JPS5950620A - Fm receiver - Google Patents
Fm receiverInfo
- Publication number
- JPS5950620A JPS5950620A JP16140882A JP16140882A JPS5950620A JP S5950620 A JPS5950620 A JP S5950620A JP 16140882 A JP16140882 A JP 16140882A JP 16140882 A JP16140882 A JP 16140882A JP S5950620 A JPS5950620 A JP S5950620A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- mute
- field strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 abstract description 13
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/341—Muting when no signals or only weak signals are present
Landscapes
- Noise Elimination (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、ＰＬＬ回路に対する８Ｄ信号をミュート信号
として用いるように構成したＰＭ受信機に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a PM receiver configured to use an 8D signal for a PLL circuit as a mute signal.
チューナ部にＰＬＬ回路を備えたＦＭ受信機においては
、ＰＬＬ回路によるチューニング（選局）動作を停止さ
せるための８Ｄ（ステーション・デテクタ）信号を中間
周波増幅回路に設けられたミュート信号出力端子から得
ている。In an FM receiver equipped with a PLL circuit in the tuner section, an 8D (station detector) signal for stopping the tuning (tuning) operation by the PLL circuit is obtained from the mute signal output terminal provided in the intermediate frequency amplification circuit. ing.
一方、選局動作における局間の雑音の出力を抑えるため
にシュート回路（スケルチ回路）が設けられているが、
従来のＦＭ受信機のミュート回路はソフトミューティン
グであり、電界強度の変化によってミュートレベルが変
化してしまうという問題があった。On the other hand, a shoot circuit (squelch circuit) is provided to suppress the output of noise between stations during the channel selection operation.
The mute circuit of a conventional FM receiver uses soft muting, and there is a problem in that the mute level changes depending on changes in electric field strength.
このため成る電界強度では雑音を出力させないようなミ
ュートレベルであっても、他の電界強度においては雑音
を出力させてしまうような欠点が生じた。For this reason, even if the mute level is such that no noise is output at the electric field strength, there is a drawback that noise is output at other electric field strengths.
本発明は以上の問題に対処してなされたもので、中間周
波増幅回路から取り出されたミュート出力信号と電界強
度出力信号とをアンド回路に加え、このアンド回路から
の出力信号をミュート回路に供給するように構成するこ
とにより従来欠点を除去するようにしたＰＭ受信機を提
供することを目的とするものである。以下図面を参照し
て本発明実施例を説明する。The present invention has been made in response to the above problems, and includes adding a mute output signal and a field strength output signal taken out from an intermediate frequency amplifier circuit to an AND circuit, and supplying the output signal from the AND circuit to the mute circuit. It is an object of the present invention to provide a PM receiver that eliminates the conventional drawbacks by configuring it to do so. Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明実施例によるＦＭ受信機を示す回路図で
、■は中間周波（ＩＦ’）増幅回路を構成するＩＣ，Ｑ
ｌ−Ｑｓはトランジスタ、ＡＮＤはアンド回路、ＳＨは
シュミット回路、Ａはミュート信号出力端子、Ｂは電界
強度信号出力端子、Ｔ工は中間周波信号入力端子、ＴＡ
はオーディオ信号出力端子、ＴＰはＳＤ信号出力端子、
ＴＭはミュート信号出力端子、ＶＲはミュート動作レベ
ル調整用ボリューム、Ｒは抵抗、Ｃはコンデンサである
。FIG. 1 is a circuit diagram showing an FM receiver according to an embodiment of the present invention, where ■ is an IC and a Q constituting an intermediate frequency (IF') amplification circuit.
l-Qs is a transistor, AND is an AND circuit, SH is a Schmitt circuit, A is a mute signal output terminal, B is a field strength signal output terminal, T is an intermediate frequency signal input terminal, TA
is the audio signal output terminal, TP is the SD signal output terminal,
TM is a mute signal output terminal, VR is a volume for adjusting the mute operation level, R is a resistor, and C is a capacitor.
以上の構成において、ＩＦＩＣＩのミュート信号出力端
子Ａおよび電界強度信号出力端子Ｂの各々から出力され
るミュート信号ｓＭおよび電界強度信号ＳＥは、第２図
に示すように反比例した値が得られるようになる。すな
わち任意の放送局が選局された場合には電界強度は大に
なるので局間雑音はなくなってミュート信号は出力され
ず、逆に選局されてないチューニング動作中の場合には
局間雑音が発生するのでこれに比例したミュート信号が
出力されると共に電界強度は小さくなる。In the above configuration, the mute signal sM and the field strength signal SE output from each of the mute signal output terminal A and the field strength signal output terminal B of the IFICI are set so that values inversely proportional to each other are obtained as shown in FIG. Become. In other words, when an arbitrary broadcasting station is selected, the electric field strength becomes large, so there is no inter-station noise and no mute signal is output; conversely, when a tuning operation is in progress and no station is selected, inter-station noise is generated. Since this occurs, a mute signal proportional to this is output and the electric field strength decreases.
ミュート信号はアンド回路ＡＮＤの一方側のトランジス
タＱ１に入力され、一方電界強度信号はインバータ回路
を構成するトランジスタＱ３を介してアンド回路ＡＮＤ
の他方側のトランジスタＱ２に入力される。The mute signal is input to the transistor Q1 on one side of the AND circuit AND, while the field strength signal is input to the AND circuit AND via the transistor Q3 constituting the inverter circuit.
is input to the transistor Q2 on the other side of the transistor Q2.
これによりチューニング動作中でミュート信号が出力さ
れている間は、電界強度信号は小さくともトランジスタ
Ｑ３により反転されてトランジスタＱ２に加えられるた
め、アンド回路ＡＮＤからはＳＤ倍信号出力される。こ
の８Ｄ信号は端子ＴＰからＰＬＬ回路に供給されてその
停止信号として働くと共に、ミュート回路（図示せず）
に供給されてミュート信号として用いられる。この場合
のミュート動作レベルの調整（ＰＬＬの停止感度も同じ
）はボリュームＶＲにより行われる。As a result, while the mute signal is being output during the tuning operation, the electric field strength signal is inverted by the transistor Q3 and applied to the transistor Q2, even if it is small, so that the AND circuit AND outputs an SD times signal. This 8D signal is supplied to the PLL circuit from the terminal TP and serves as a stop signal for the PLL circuit, as well as a mute circuit (not shown).
and is used as a mute signal. In this case, the mute operation level (the PLL stop sensitivity is also the same) is adjusted by the volume VR.
ミュート回路に供給されるに先立ってＳＤ倍信号シュミ
ット回路８Ｈに加えられ、抵抗ＲとコンデンサＣとから
成る時定数により積分されて端子ＴＭから出力されてミ
ュート信号として用いられる。このようにシュミット回
路８Ｈを経由させることによって、入力信号としての８
Ｄ信号の入力レベルが多少変動したとしても出力信号の
レベルは一定に保持されるので、電界強度が変化しても
一定レベルのミュート信号が得られる。Prior to being supplied to the mute circuit, the SD double signal is applied to the Schmitt circuit 8H, integrated by a time constant consisting of a resistor R and a capacitor C, and output from the terminal TM to be used as a mute signal. By passing the Schmitt circuit 8H in this way, the input signal 8
Even if the input level of the D signal changes somewhat, the level of the output signal is held constant, so a mute signal of a constant level can be obtained even if the electric field strength changes.
以上述べて明らかなように本考案によれば、中間周波増
幅回路から取り出されたミュート出力信号と電界強度出
力信号とをアンド回路に加え、このアンド回路からの出
力信号をミュート回路に供給するように構成したもので
あるから、電界強度が変化してもミュートレベルを一定
に抑えることができる。As is clear from the above description, according to the present invention, the mute output signal and the field strength output signal taken out from the intermediate frequency amplifier circuit are added to the AND circuit, and the output signal from the AND circuit is supplied to the mute circuit. Therefore, the mute level can be kept constant even if the electric field strength changes.
また本発明においてはＰＬＬ回路に対する８Ｄ信号を共
用してミュート信号として用いるように構成したもので
あるから、回路構成を簡単化することができるのでコス
トダウンを計ることができる。Further, in the present invention, since the 8D signal for the PLL circuit is shared and used as a mute signal, the circuit configuration can be simplified and costs can be reduced.
第１図は本発明実施例を示す回路図、第２図は本発明を
説明するための特性図である。
■・−・中間周波増幅回路用ＩＣ，ＡＮＤ・−・アンド
回路、ＳＨ・−・シュミット回路、Ｑ１〜Ｑｓ −）ラ
ンジスタ、Ａ・・・ミュート信号出力端子、Ｂ・・・電
界強度信号出力端子。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a characteristic diagram for explaining the present invention. ■--Intermediate frequency amplification circuit IC, AND--AND circuit, SH--Schmitt circuit, Q1~Qs-) transistor, A...Mute signal output terminal, B...Field strength signal output terminal .
Claims (1)
信号と電界強度出力信号とをアンド回路に加え、このア
ンド回路からの出力信号をミュート回路に供給するよう
に構成したことを特徴とするＦＭ受信機。 ２、上記アンド回路からの出力信号をシュミット回路を
介してミュート回路に供給するように構成したことを特
徴とする特許請求の範囲第１項記載のＦＭ受信機。 ３、 上記電界強度出力信号をインバータ回路を介して
アンド回路に加えるように構成したことを特徴とする特
許請求の範囲第１項又は第２項記載のＦＭ受信機。[Claims] 1. The mute output signal and the field strength output signal taken out from the intermediate frequency amplifier circuit are added to an AND circuit, and the output signal from the AND circuit is supplied to the mute circuit. Features FM receiver. 2. The FM receiver according to claim 1, characterized in that the output signal from the AND circuit is supplied to a mute circuit via a Schmitt circuit. 3. The FM receiver according to claim 1 or 2, characterized in that the field strength output signal is applied to an AND circuit via an inverter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140882A JPS5950620A (en) | 1982-09-16 | 1982-09-16 | Fm receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140882A JPS5950620A (en) | 1982-09-16 | 1982-09-16 | Fm receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950620A true JPS5950620A (en) | 1984-03-23 |
Family
ID=15734520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16140882A Pending JPS5950620A (en) | 1982-09-16 | 1982-09-16 | Fm receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950620A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549045A (en) * | 1978-10-04 | 1980-04-08 | Pioneer Electronic Corp | Muting signal generator |
-
1982
- 1982-09-16 JP JP16140882A patent/JPS5950620A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549045A (en) * | 1978-10-04 | 1980-04-08 | Pioneer Electronic Corp | Muting signal generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2174566A (en) | Automatic tuning arrangement | |
| US4362999A (en) | AM Stereo phase modulation decoder | |
| JPS5950620A (en) | Fm receiver | |
| US4404431A (en) | AM Stereo receiver | |
| JPH0132432Y2 (en) | ||
| US4457011A (en) | FM Broadcast band demodulator/stereo decoder | |
| JP3208286B2 (en) | Radio receiving circuit | |
| JPS6314502Y2 (en) | ||
| JPS58201415A (en) | Agc circuit of receiver | |
| JPH0286221A (en) | Receive and tone control circuit | |
| JPS636181B2 (en) | ||
| GB1568019A (en) | Radio and television receivers including muting circuits | |
| JPS6246359Y2 (en) | ||
| JPS6218982Y2 (en) | ||
| JPS6219013Y2 (en) | ||
| JP2774563B2 (en) | FM video signal detection circuit | |
| JP2865334B2 (en) | AM radio receiver | |
| JPH02170735A (en) | Fm stereo receiver | |
| JPH0247651Y2 (en) | ||
| JPH04274628A (en) | Am/fm tuner | |
| JPS6156904B2 (en) | ||
| JPS628576Y2 (en) | ||
| JPS6046887B2 (en) | AGC circuit | |
| JPS584496B2 (en) | Chuyuna | |
| JPS5888906A (en) | Fm receiver |