JPS5950555A - Method of producing sealed cap - Google Patents

Method of producing sealed cap

Info

Publication number
JPS5950555A
JPS5950555A JP58087829A JP8782983A JPS5950555A JP S5950555 A JPS5950555 A JP S5950555A JP 58087829 A JP58087829 A JP 58087829A JP 8782983 A JP8782983 A JP 8782983A JP S5950555 A JPS5950555 A JP S5950555A
Authority
JP
Japan
Prior art keywords
cap
pedestal
chip
integrated circuit
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58087829A
Other languages
Japanese (ja)
Other versions
JPH0329179B2 (en
Inventor
エリツク・ブル−ス・ハルトマ−ク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5950555A publication Critical patent/JPS5950555A/en
Publication of JPH0329179B2 publication Critical patent/JPH0329179B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は集積回路チップのパッケージングに関するもの
であり、更に具体的には集積回路チップを載置した基板
を封止するためのキャップの製造方法に関するものであ
る。
[Detailed Description of the Invention] [Technical Field] The present invention relates to packaging of integrated circuit chips, and more specifically to a method of manufacturing a cap for sealing a substrate on which an integrated circuit chip is mounted. It is.

現在技術は電子的装置の小型化をなし遂げた。Technology has now achieved miniaturization of electronic devices.

この小型化は集積回路チップ上に形成しうる回路数の増
大及び電子的装置中に集積回路チップの高密度パッケー
ジングによって実現された。
This miniaturization has been achieved by increasing the number of circuits that can be formed on an integrated circuit chip and by densely packaging integrated circuit chips into electronic devices.

第1図は複数個のチップ11をパッケージングするため
に用いられる従来技術の集積回路チップ・パッケージン
グ・モジュール10を示す。チップ11は半田球13又
は他の手段を介して基板12上に装着される。チップ1
1に対する電気的接続はピン14を介してなされる。
FIG. 1 shows a prior art integrated circuit chip packaging module 10 used to package a plurality of chips 11. FIG. Chip 11 is mounted onto substrate 12 via solder balls 13 or other means. chip 1
Electrical connection to 1 is made via pin 14.

すべてのチップ11はキャップ16によって気密封止さ
れるが、その代表的なキャップは焼成セラミック製であ
る。キャップはその中に空洞17を有し、封止材19に
よって基板12に取付けられる。チップ11は熱伝導グ
リース18によってキャップ16へ接続される。チップ
13からの熱は熱伝導グリース18を介してキャップ]
6へ導かれてヒートシンク21によって放熱される。
All chips 11 are hermetically sealed by caps 16, typically made of fired ceramic. The cap has a cavity 17 therein and is attached to the substrate 12 by a seal 19. Chip 11 is connected to cap 16 by thermal grease 18. Heat from the chip 13 is transferred to the cap via thermal conductive grease 18]
6 and the heat is radiated by the heat sink 21.

チップのパッケージング密度が高まるにつれてチップ・
パッケージング・モジュール10の寸法許容誤差が厳し
くなる。例えば熱伝導グリース18の熱抵抗はその厚さ
に正比例することは当業者に知られている。各集積回路
チップJ1の必要冷却度を保障するためには、熱伝導グ
リース18の厚さが精密に制御されなければならない。
As chip packaging density increases, chip
The dimensional tolerances of packaging module 10 become tighter. For example, it is known to those skilled in the art that the thermal resistance of thermal grease 18 is directly proportional to its thickness. The thickness of thermal grease 18 must be precisely controlled to ensure the required degree of cooling of each integrated circuit chip J1.

かくてチップとキャップの間の距離(第1図ではXで示
す)の厳しい制御が必要になる。将来のデータ処理装置
が必要とする高密度パッケージングに適応するためには
チップとキャップの間の距離が約01周以内に制御され
なければならない。
Tight control of the distance between the tip and the cap (indicated by X in FIG. 1) is thus required. In order to accommodate the high density packaging required by future data processing devices, the distance between the chip and the cap must be controlled to within about 0.01 turns.

〔背景技術〕[Background technology]

現在知られている技術は所望の寸法的許容誤差を有する
キャップを量産し得ない。例えば所望の空洞を有するセ
ラミック・キャップは、非焼成状態で成形した後で焼成
することが出来ない。何故ならば焼成処理によってキャ
ップが歪むからである。同様に所望寸法を有する空洞は
焼成セラミック板の研削によっては形成出来ない。何故
ならば研磨軸による回転研削は方形空洞に適合しないか
らである。
Currently known technology does not allow mass production of caps with desired dimensional tolerances. For example, a ceramic cap with a desired cavity cannot be shaped in the green state and then fired. This is because the firing process distorts the cap. Similarly, cavities with the desired dimensions cannot be formed by grinding a fired ceramic plate. This is because rotary grinding with a polishing shaft is not compatible with rectangular cavities.

所望の寸法的許容誤差を有するキャップを製造し得る1
つの方法は超音波切削である。当業者に周知の通り、超
音波切削では被加工材料と超音波切削ヘッドの間に流す
液体中に研磨砥粒が入九られる。切削ヘッドは砥粒を駆
動するように超音波で振動して切削作用を生じさせる。
Caps can be manufactured with desired dimensional tolerances 1
One method is ultrasonic cutting. As is well known to those skilled in the art, in ultrasonic cutting, abrasive grains are placed in a liquid flowing between the workpiece and the ultrasonic cutting head. The cutting head vibrates with ultrasonic waves to drive the abrasive grains to produce a cutting action.

切削ヘッドの形状が精密切削パターンを決定する。The shape of the cutting head determines the precision cutting pattern.

超音波切削方法により板体に所望の寸法的許容誤差を有
する空洞が作られてもよい。しかし残念なことに、平坦
な空洞を超音波切削すると、超音波切削ヘッドは点食(
ピッチング)及び磨滅のため2〜3回使っただけで使用
不能になる事が知られている。キャップを2〜3個作る
度毎に超音波切削ヘッドを交換しなければならないので
、平坦な空洞の超音波切削はキャップの量産には不向き
である。
Cavities with desired dimensional tolerances may be created in the plate by ultrasonic cutting methods. Unfortunately, when ultrasonically cutting a flat cavity, the ultrasonic cutting head suffers from pitting (
It is known that the product becomes unusable after only 2 or 3 uses due to pitching and wear. Since the ultrasonic cutting head must be replaced every time two or three caps are made, ultrasonic cutting of flat cavities is not suitable for mass production of caps.

〔本発明〕[Present invention]

本発明の主目的はチップを支持する基板のための封止キ
ャップの新規な製造方法を提供することである。
The main objective of the present invention is to provide a new method of manufacturing a sealing cap for a substrate supporting a chip.

本発明の他の目的は従来のチップ・パッケージング・モ
ジュールに対する所望の寸法的許容誤差を有するセラミ
ック・キャップを製造する方法を提供することである。
Another object of the present invention is to provide a method of manufacturing a ceramic cap with desired dimensional tolerances relative to conventional chip packaging modules.

本発明の他の目的は所望の寸法的許容誤差を有する封止
するキャップを量産する方法を提供することである。
Another object of the invention is to provide a method for mass producing sealing caps having desired dimensional tolerances.

上記並びに他の目的は、チップを支持する基板上の集積
回路チップの位置に相当する場所に複数個の台座を有す
る空洞を板体に超音波切削することによりキャップを作
る方法で達成される。更に具体的に言えば、キャップの
超音波切削は2工程方法である。第1の工程で溝のパタ
ーンが板体の上面に形成される。溝のパターンは基板上
の集積回路−チップ位置に相当する場所に複数個の台座
を限定する。第2の工程で、台座の各頂上がセラミック
板の上面からの臨界距離に納まるように超音波切削され
る。
The above and other objects are achieved in a method of making a cap by ultrasonically cutting a cavity in a plate having a plurality of pedestals at locations corresponding to the location of an integrated circuit chip on a substrate supporting the chip. More specifically, ultrasonic cutting of the cap is a two-step process. In a first step, a pattern of grooves is formed on the top surface of the plate. The groove pattern defines a plurality of pedestals at locations corresponding to integrated circuit-chip locations on the substrate. In a second step, each peak of the pedestal is ultrasonically cut to a critical distance from the top surface of the ceramic plate.

本発明の方法により作られた台座キャップはチップと台
座頂上の間に所望の寸法的許容誤差を保つことがわかっ
た。そればかりか、超音波切削ヘッドの磨滅は平坦空洞
型キャップの製造用切削ヘットに磨滅に較べて劇的の減
少することもわがつた。更に具体的に言えば台座キャン
プ製造用の超音波切削ヘッドの磨滅交換はキャップ20
0〜300個毎であり、平坦空洞型キャップでのキャッ
プ2〜3個毎に較べて著しく改善されることもわかった
。かくて本発明のキャップ製造方法は量産に好適である
It has been found that the pedestal cap made by the method of the present invention maintains the desired dimensional tolerance between the chip and the pedestal top. Moreover, it has been found that the wear of ultrasonic cutting heads is dramatically reduced compared to the wear of cutting heads used in the manufacture of flat cavity caps. More specifically, cap 20 is used to replace worn out ultrasonic cutting heads for manufacturing pedestal camps.
It was also found that this is a significant improvement compared to every 2 to 3 caps in the flat hollow type cap. Thus, the cap manufacturing method of the present invention is suitable for mass production.

〔実施例〕〔Example〕

第1図には、平坦底空洞17を有する封止キャップ16
を含んだ集積回路チップ・パッケージング・モジュール
10が示されている。キャップ16は当業者周知の方法
でアルミナ(AQλOx)のドライ圧縮及び焼成により
作られる。キャップ16は他のセラミック、例えばガラ
ス、窒化珪素酸化ベリリウム等で作られてもよい。キャ
ップ16は真ちゅう又は他の材料の封止材19によって
基板12上に気密封止される。複数個のチップ11が半
田球13又は他の電気的接続手段により基板12に取付
けられる。チップIJは熱伝導グリース18によってキ
ャップ16へ熱的に接続される。
In FIG. 1, a sealing cap 16 having a flat bottom cavity 17 is shown.
An integrated circuit chip packaging module 10 is shown including. Cap 16 is made by dry pressing and firing alumina (AQλOx) in a manner well known to those skilled in the art. Cap 16 may be made of other ceramics, such as glass, silicon nitride beryllium oxide, etc. Cap 16 is hermetically sealed onto substrate 12 by an encapsulant 19 of brass or other material. A plurality of chips 11 are attached to a substrate 12 by solder balls 13 or other electrical connection means. Chip IJ is thermally connected to cap 16 by thermal grease 18.

ピン14がモジュールに対する電気的コネクタとして働
らく。キャンプ16へ導かれた熱はヒートシンク21に
よって放散される。
Pins 14 serve as electrical connectors to the module. The heat guided to the camp 16 is dissipated by the heat sink 21.

従来のドライ圧縮及び焼成によって作られたセラミック
・キャンプの平坦底空洞は僅かながら歪むことがわかっ
ている。この歪みはこれまでは余り問題にならなかった
が、今後の高密度パッケージング用には不向きである。
It has been found that the flat bottom cavities of ceramic camps made by conventional dry compaction and firing are slightly distorted. Although this distortion has not been much of a problem in the past, it will not be suitable for future high-density packaging applications.

更に具体的に言えば、上述の通り将来のチップ・パッケ
ージングでは0゜1庇以内に制御されたチップ及びキャ
ップ間距離が必要とされるであろう。
More specifically, as mentioned above, future chip packaging will require chip-to-cap distances controlled to within 0.1 eave.

第2図乃至4図は上述の寸法的許容誤差に適合するセラ
ミック・キャップを製造する方法を示す。
Figures 2-4 illustrate a method of manufacturing a ceramic cap that meets the dimensional tolerances described above.

第2図は本発明のセラミック・キャップを作ることがで
きるドライ圧縮され且つ焼成されたセラミック板22を
示す。そのセラミック板22の表面は若しも必要なら歪
みを除くため研磨されてもよい。
FIG. 2 shows a dry pressed and fired ceramic plate 22 from which the ceramic cap of the present invention can be made. The surface of the ceramic plate 22 may be polished to remove distortion if desired.

第3図は本発明に従う第1の超音波切削工程を示す。超
音波切削は適当な超音波切削で実施されてよい。第3図
に於て、代表的には炭化珪素製である第1の切削ヘッド
23がセラミック板22の上面に溝26のパターンを形
成するのに使用されている。溝のパターンはセラミック
板22に複数個の台座24を限定する。台座24はセラ
ミック・キャップが取付けられることになる基板上の集
積回路チップ位置に相当する場所に設けら汎る。
FIG. 3 shows a first ultrasonic cutting step according to the invention. Ultrasonic cutting may be performed with any suitable ultrasonic cutting. In FIG. 3, a first cutting head 23, typically made of silicon carbide, is used to form a pattern of grooves 26 in the top surface of the ceramic plate 22. In FIG. The groove pattern defines a plurality of pedestals 24 in the ceramic plate 22. The pedestal 24 is provided at a location corresponding to the integrated circuit chip location on the substrate to which the ceramic cap will be attached.

超音波切削ヘッド23は200−300個のキャップを
切削すると磨滅してしまう。これは点食(ピッチング)
及びヘッド腐蝕に起因して2−3個のキャップを切削し
ただけで磨滅してしまう平坦底空側切削用超音波切削ヘ
ッドと対比されるべきである。早すぎる磨滅は超音波振
動中に切削ヘッドと被加工板の間に流す液体中に形成さ
れる渦電流によって生じるものと考えられる。切削ヘッ
ド23の溝付構成がこれらの渦電流を排除しかくて早す
ぎるヘッド腐蝕を防止する。切削ヘッド23が磨滅した
とき(キャップ200−300個製造毎)必ずしも交換
する必要はなく1点食(ピッチング)した表面を削取る
ことによって再使用可能である。
The ultrasonic cutting head 23 wears out after cutting 200-300 caps. This is pitting
Contrast this with ultrasonic cutting heads for flat-bottom hollow-side cutting, which wear out after only cutting a few caps due to head corrosion. Premature wear is believed to be caused by eddy currents formed in the liquid flowing between the cutting head and the workpiece during ultrasonic vibration. The grooved configuration of the cutting head 23 eliminates these eddy currents, thus preventing premature head corrosion. When the cutting head 23 wears out (every 200 to 300 caps manufactured), it is not necessarily necessary to replace it, and it can be reused by scraping off the pitted surface.

第4図に於て、台座24の頂上が第2の超音波切削ヘッ
ド27によって超音波切削される。各台座はセラミック
板22の頂上表面を含む平面から臨界距離(第4図中に
yで示す)だけ離隔されるように切削されうる。
In FIG. 4, the top of the pedestal 24 is ultrasonically cut by a second ultrasonic cutting head 27. Each pedestal may be cut a critical distance (indicated by y in FIG. 4) from a plane containing the top surface of ceramic plate 22.

第4図に於て台座24はすべて同一の臨界距離yになる
ように削取られていることに注意されたい。しかし台座
24は、キャップ22がチップ・パッケージング・モジ
ュールへ組込まれるときすべての台座とそれらの対応す
る集積回路チップの間に異った量の熱伝導グリースが入
れら九るように異った臨界距離になるように切削されて
もよいことは当業者なら理解できよう。基板上のすべて
のチップが異った量の電力を消費するとき又は異った動
作温度で動作するときには、不均一な台座高さが望まし
い。台座24の切削高さが同じであるか又は相異するか
に拘らず、本発明を実施するときは臨界距離が0.0I
n+m以内に制御されるのがよい。平坦底空洞は決して
切削しないので、渦電流又は他の効果に起因する早すぎ
る切削ヘッド磨滅は生じない。このため切削ヘッドは2
00−300個のヘッドを切削する毎に交換又は再生を
行だけでよいことも注意されたい。
Note that in FIG. 4 the pedestals 24 have all been cut to the same critical distance y. However, the pedestals 24 were different such that a different amount of thermal grease was placed between all the pedestals and their corresponding integrated circuit chips when the caps 22 were assembled into the chip packaging module. Those skilled in the art will understand that the critical distance may be cut. Non-uniform pedestal heights are desirable when all chips on the substrate consume different amounts of power or operate at different operating temperatures. Regardless of whether the cutting heights of the pedestals 24 are the same or different, when practicing the present invention, the critical distance is 0.0I.
It is preferable to control within n+m. Because the flat bottom cavity never cuts, premature cutting head wear due to eddy currents or other effects does not occur. Therefore, the cutting head is 2
It should also be noted that it only needs to be replaced or regenerated every time 00-300 heads are cut.

第5図は本発明によって製造された完成キャップを示す
。溝26の数、相対的な寸法、及びその位置はそのキャ
ップを使用する個々の集積回路パッケージング・モジュ
ール毎に決定されることは当業者なら理解できるであろ
う。キャップ22は代表例としてアルミナのドライ圧縮
及び焼成によって作られたが他のセラミック、例えばガ
ラス、窒化珪素又は酸化ベリリウム又は他の材料が使わ
れてもよい。
FIG. 5 shows a completed cap made in accordance with the present invention. Those skilled in the art will appreciate that the number, relative dimensions, and location of grooves 26 will be determined for the particular integrated circuit packaging module in which the cap is used. Cap 22 was typically made by dry pressing and firing alumina, but other ceramics such as glass, silicon nitride or beryllium oxide or other materials may be used.

第6図には本発明に従って作られてチップ・パッケージ
ング・モジュール30に組込まれたキャップ22を示す
。第6図に示す通り、複数個のチップ31が半田球33
によって基板32上に装着されている。基板32には複
数本のピン34が取付けられている。キャップ22は真
ちゅう封止材39によって基体32に封止されている。
FIG. 6 shows a cap 22 made in accordance with the present invention and incorporated into a chip packaging module 30. As shown in FIG. 6, a plurality of chips 31 are connected to solder balls 33
It is mounted on the board 32 by. A plurality of pins 34 are attached to the board 32. Cap 22 is sealed to base body 32 by brass sealant 39.

キャンプ22は複数個の溝26及び台座24を有する。The camp 22 has a plurality of grooves 26 and a pedestal 24.

各台座24と対応するチップ31の間に予定量の熱伝導
性化合物38が存在する。キャップが本発明に従って作
られたとき、台座24とチップ31の間の臨界距l!7
11Xは精密に維持される。
A predetermined amount of thermally conductive compound 38 is present between each pedestal 24 and the corresponding chip 31 . When the cap is made according to the invention, the critical distance l! between the pedestal 24 and the tip 31! 7
11X is precisely maintained.

キャンプを作るための上述の方法には多くの変形が考え
られる。例えば溝26の寸法は台座24の高さ程には臨
界的でない。かくて第3図で述べた第1の超音波切削工
程は、若しもセラミック板22が第3図の溝26及び台
座24と共に最初からモールド又はプレス成形されてい
るならば除かれてもよい。例えば第3図に示す形状を有
するドライプレスされ且つ焼成されたセラミック板が用
意されてもよい。その後に唯一つの超音波切削工程だけ
を用いて第4図に示されるような臨界距離に台座24を
超音波切削されてもよい。
Many variations on the above-described method of creating a camp are possible. For example, the dimensions of groove 26 are not as critical as the height of pedestal 24. Thus, the first ultrasonic cutting step described in FIG. 3 may be omitted if the ceramic plate 22 is originally molded or press-formed with the groove 26 and pedestal 24 of FIG. . For example, a dry pressed and fired ceramic plate having the shape shown in FIG. 3 may be provided. The pedestal 24 may then be ultrasonically cut to a critical distance as shown in FIG. 4 using only one ultrasonic cutting step.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は平坦底空側を有する封止キャップを含む従来技
術の集積回路チップ・パッケージング・モジュールの断
面図、第2図乃至第4図は本発明に従う封止キャップ製
造工程を示す図、第5図は本発明に従って製造された封
止キャップを示す図、第6図は本発明に従って製造され
たセラミック・キャップを含む集積回路チップ・パッケ
ージング・モジュールを示す図である。 22・・・・セラミック板、23・・・・第1の超音波
切削ヘッド、24・・・・台座、26・・・・溝、27
・・・・第2の超音波切削ヘッド。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人 弁理士 篠  1) 文  雄FIG、 5 FIG、 6
FIG. 1 is a cross-sectional view of a prior art integrated circuit chip packaging module including a sealing cap with a flat bottom empty side; FIGS. 2-4 are diagrams illustrating a sealing cap manufacturing process according to the present invention; FIG. 5 shows a sealing cap made in accordance with the present invention, and FIG. 6 shows an integrated circuit chip packaging module including a ceramic cap made in accordance with the present invention. 22... Ceramic plate, 23... First ultrasonic cutting head, 24... Pedestal, 26... Groove, 27
...Second ultrasonic cutting head. Applicant International Business Machines
Corporation Sub-Agent Patent Attorney Shino 1) Yu Fumi FIG, 5 FIG, 6

Claims (1)

【特許請求の範囲】[Claims] 集積回路チップを載置した基板を封止する為のキャップ
の製造方法であって、上記基板上の複数個の集積回路チ
ップの位置に相当する場所に夫々台座を限定する溝のパ
ターンを上面に有する板体を形成する工程と、上記台座
の頂上面を含む平面より下方の予定距離に位置するよう
に該台座の頂上を超音波切削する工程とより成る封止キ
ャップの製造方法。
A method for manufacturing a cap for sealing a substrate on which integrated circuit chips are mounted, the cap comprising a groove pattern on the top surface that defines a pedestal at a position corresponding to a plurality of integrated circuit chips on the substrate. A method for manufacturing a sealing cap comprising the steps of: forming a plate having a top surface of the pedestal; and ultrasonically cutting the top of the pedestal so as to be located at a predetermined distance below a plane containing the top surface of the pedestal.
JP58087829A 1982-09-07 1983-05-20 Method of producing sealed cap Granted JPS5950555A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41476482A 1982-09-07 1982-09-07
US414764 1982-09-07

Publications (2)

Publication Number Publication Date
JPS5950555A true JPS5950555A (en) 1984-03-23
JPH0329179B2 JPH0329179B2 (en) 1991-04-23

Family

ID=23642857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58087829A Granted JPS5950555A (en) 1982-09-07 1983-05-20 Method of producing sealed cap

Country Status (1)

Country Link
JP (1) JPS5950555A (en)

Also Published As

Publication number Publication date
JPH0329179B2 (en) 1991-04-23

Similar Documents

Publication Publication Date Title
US4374457A (en) Method of fabricating complex micro-circuit boards and substrates
US8141240B2 (en) Manufacturing method for micro-SD flash memory card
US7795077B2 (en) Memory card and method for fabricating the same
US4703920A (en) Manufacturing method for integrated circuit chip carriers and work holder for use in the method
US7632716B2 (en) Package for high frequency usages and its manufacturing method
EP0439134A2 (en) Substrate for packaging a semiconductor device, packaging structure and method
KR100339473B1 (en) Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
US4994215A (en) Method of fabricating complex microcircuit boards, substrates and microcircuits and the substrates and microcircuits
US20070045791A1 (en) Semiconductor device and manufacturing method thereof
US4531145A (en) Method of fabricating complex micro-circuit boards and substrates and substrate
KR20010008946A (en) Semiconductor package and method for manufacturing thereof
US4810616A (en) Manufacturing method for integrated circuit chip carriers
US5271887A (en) Method of fabricating complex micro-circuit boards, substrates and microcircuits and the substrates and microcircuits
JP6517942B2 (en) Multi-cavity wiring substrate, wiring substrate, and method of manufacturing multi-cavity wiring substrate
US7563646B2 (en) Molded ceramic surface mount package
JPS5950555A (en) Method of producing sealed cap
JP2004118511A (en) Memory card and its manufacturing method
US5234655A (en) Method of forming a mold
WO2022029843A1 (en) Semiconductor device module and method for manufacturing same
SE516748C2 (en) Flip-chip type assembly connection with elastic contacts for mounting integrated circuits
GB2136210A (en) Method of Forming Substrates
JP2003124149A (en) Method for manufacturing semiconductor device
IE54714B1 (en) Leadless chip carrier semiconductor integrated circuit device
JP2932995B2 (en) Method of manufacturing semiconductor device and substrate holder for mounting semiconductor element
JP2943774B2 (en) Semiconductor device external shape holding member, semiconductor device, and method of manufacturing the same