JPS59501132A - 従属自由コ−ドのためのデ−タアイテムを再ネ−ミングするシステムおよび方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本願と直接または間接に関連づ−る米国特許出願は以下のとおりである。

１９８２年６月８日に△１ｆｒｅｄ　Ｊ　、　［）ｅ　３ａｎｔｔｓ等によって 出願された「多重処理エレメントのための従属自由コードを発生する機構」とい う名称の出願番号第３８６．３３９号。

１９８２年６月８日にＡ　１ｆｒｅｄ　Ｊ　、　［）ｅ　３ａｎｔｉｓ　ニよっ て出願された「従属自由コードを用いるための同時処理エレメント」という名称 の出願番号第３８６．３３６号。

この発明は、従属自由コードを発生するための機構に関し、より特定的には複数 の同時処理エレメントを用いるためのそのような機構に関する。

先ユ目九止」旧ｌ貝− 今日でもなほとんどのコンピュータは、本質的に類１次的である命令言語によっ て駆動されまたはそのような命令言語を実行するｖＯｎＮｅＵＩＩｌａｎタイプ のものである。さらに、そのような順次的な言語は、個々の命令の間に多くの従 属性を含み、それによって個々の命令は順序を無視し工実行されることはできな い。たとえば以下のようなシーケンスを考察する。

Ｃ：　＝Ｆｎ　、（Ａ、Ｂ） Ｄ　ニーＦｎ　＋ｉ　（Ｃ，Ｅ） この２つの関数ＦｎおよびＦｎ　＋ｉは、関数Ｆｎの結果が次の関数Ｆｎ　＋ｉ に対する入力として用いられるので、論理的な従属性を有している。

さらに、順次言語の欠点は、シーケンスまたはループが繰返されるときにメモリ 取出しおよびコード処理に冗長性が存在するということであり、もしそれが改良 されるならば、プロセッサの処理高は増大されるであろう。

処理システムの処理高を増大させる１つの方法は、複数のプロセッサを多重処理 モードで用いることである。しかしながら、個々のプロセッサはなお命令を順次 的に実行しな【プればならず、唯一の同時処理は、個々のプロセッサがプログラ ムの別々のセグメン１〜を実行しているときかまたは全く別のプログラムを実行 しているときにのみ存在する。

そのような多重処理システムは、たとえば、Ｍｏｔｔ等の米国特許第３，３１９ ，２２６号およびＡ　ｎｄｅｒｓｏｎ等の米国特許第３，４１９，８４９号に開 示されている。

処理高を増大させるさらに他の試みは、命令実行の種々の副関数がオーバラップ するパイプライニングを採用することである。これらのステップを一連の命令と オーバラップさせることによって、命令実行は各クロック時間行なわれることが でき、それによってプロセッサの処理高を増大させる。

処理高を増大させるためのこれらのすべての方法は、上述したような命令間の論 理的従属性のゆえに、順次的な命令実行のために設計されている。論理的な従属 性のため、種々の命令が互いに従゛属牲なく実行されて一群のまたは多数の処理 エレメントによる処理を容易に適合させる真の同時処理は達成されることができ ない。

応用古語は、各ステートメントが本質的に互いに無関係であり、したがってその ような応用ステートメントを縮小するように設計された処理エレメントの回路網 によって同時に実説されることができるという点において、命令言語とは異なっ ている。そのような応用言語プロセッサの例は、１３０１ｔｏｎ等の米国特許出 願第２’８１．０６４号およびｌ−１８ｆｌｅｎｌｌｌａｉｅｒ等の米国特許出 願第２８１．０６５号において与えられている。これらの両出願は、１９８１年 ７月７日に出願され、本願の譲受人に譲渡された。そのような応用言語は、それ らが設訂によってＶ　ｏｎ　Ｎ　ｅｕｍａｎ的意味における順次的でないという 点において、命令言語とは異なっている。しかしながら、今日用いられるほとん どのプログラムライブラリは、命令ｉ　ｎで書かれており、またそれらのライブ ラリを用いるべきデータ処理システムの更新またはさらに別の世代は、命令言語 を実行するようにされなければならない。

処理高が増大され得る１つの方法は、前の処理の結果に依存しないオブジェクト コードのセグメントを認識し、それらのセグメントを複数の処理エレメントによ って同時に処理され得る非従属シーケンスまたは待ち行列に形成することである 。このことはもちろん、オペランドがメモリに存在するときのそのもとの値を破 壊することなく処理がオペランドに対して実行さ、れ得るといった方法のオペラ ンドの取゛扱いを必要とする。異なった記号名が、この目的のために任意のデー タアイテムを参照するのに指定され得る。

コードまたは記号のそのような待ち行列の配列は、処理装置による同時処理をさ ら゛に適合させる。

この発明の目的は、従属自由命令コードを発生するための改良された機構を提供 することである。

この発明の他の目的は、多重処理エレメントによる実行のため従属自由命令コー ドを提供することである。この発明のさらに他の目的は、従属自由命令コードを 複数の処理エレメントに同時的態様で与えるための改良された機構を提供するこ とである。

この発明のさらに他の目的は、冗長なメモリ取出しがなく、かつそのコードが一 連のそのようなコードの処理のために再処理されなくてもよい特性である命令コ ードを発生するための機構を提供することである。

１１九１Ｌ 上述した目的を達成するために、この発明は、オブジェクトイードのストリング を受けそれらを高レベルのタスクに形成し、論理的に非従属であるそのようなタ スクのシーケンスを決定し、それによってそれらが別々に実行されるようにする 、データプロセッサのためのキャッシュ機構に向けられている。このキャッシュ 機構は、種々のタスクによって必要とされるすべてのメモリアクセスを行ない、 かつこれらのタスクを、種々のデータアイテムがストアされなかったローカルメ モリに対する対応するポインタまたはリファレンスとともにストアする。このキ ャッシュ機構は、記号翻訳テーブルを利用し、そこではタスクは、ローカルメモ リに対する種々のリファレンスまたはポインタを表わす記号とともに待ち行列の 態様でストアされる。この方法において、種々のデータアイテムは別々のタスク に用いるための別々の記号または記号名を割当てられることができ、したがって 種々のタスク間の依存性を限定しかつデータ変更を制御する。

この発明の特徴は、一群の処理エレメントに対するキャッシュ機構を与えること であり、そのキャッシュ機構は順次的なオブジェクトコードのストリングをタス クの待ち行列に形成し、各待ち行列は他のものとは論理的に非従属である。

晟１１０１虱左」υ１ この発明の上述の目的およびその他の目的、効果および特徴は、図面を参照して 行なう以下の詳細な説明から一層明らかとなろう。

第１図は、この発明が設計されるためのオブジェクトコードのストリングおよび そのオブジェクトコードがら形成される対応する論理的非従属待ち行列である。

第２図は、この発明によるシステムの概略ブロック図である。

第３図は、この発明により形成される持ち行列のフォーマットを示す。

第４図は、この発明に利用される記号翻訳テーブルモジュールの概略ブロック図 である５ 第５図は、この発明に用いられる処理■レメントの概略ブロック図である。

第６図は、この発明を示すタイミング図である。

１１悲１１Ｌ１ 上述の目的、効果および特徴を達成するために、この発明は３つの異なった見地 、すなわち多重処理エレメントによる改良されたコード処理、リファレンス処理 および並列的実行を有する。コード処理において、この発明はまず連結によって 命令ストリングを予備処理し、一連の連結された命令の間の関係を調べて、それ らの命令を互いにつないで従属命令の待ち行列を形成する。連結された命令が互 いにつながれるべぎかどうかを決定するために用いられる機構は、続く連結され た命令に対する出力を与える１つの連結された命令への従属である。一旦非従属 性が位置決めされると、Ｗち行列が形成される。一旦待ち行列が形成されると、 この発明による機構はその全待ち行列を１つのステップで処理することによって 効果的である。連結された命令を通常的に再処理するため数サイクルを必要とす るのが、今では１サイクルでなされ、また待ち行列は一連のシーケンスの実行に 対し再発生される必要がない。

さらに、コードの処理の間、前に参照されかつ処理ニレメン１〜に対しローカル であるオペランドリファレンスは認識され得る。このことは各リファレンスを受 けかつそのアイテムがプロセッサのローカルメモリにあるかどうかをみるために 翻訳テーブルをスキャンすることによって達成される。もしリファレンスがプロ セッサのローカルメモリに常駐しなければ、この発明はそのリファレンスに記号 を割当て、任意の待ち行列に対応する個々の記号は１つの処理エレメントに対す る後続の転送のためそこに付加される。

一旦対応する待ち行列が形成されると、それらは複数の処理エレメントによって 同時に実行されることができる。

今日の処理システムの設計において、スタック配向プロセッサを用いる傾向が多 く、そこにおいては、ブツシュダウンスタック、または先入れ後出しスタックが 与えられて、特定の高レベルプログラム言語によって用いられる再帰的手順およ びネスティッド処理を適合させる。このようなスタック配向プロセッサが与えら れると、親制御プログラムおよび処理システムの一部を形成する他のルーチンは 、アルゴル６０のような本質的に再帰的である特定の高レベル言語で書かれるこ とができる。この形式の特定のプロセッサモジュールは、Ｂ　ａｒｔｏｎ等の特 許第３．４６．１．’４２３号、　３，５４６．６７’７号、および３，５４８ ，３８４号に開示されている。

スタック機構の機能、先入れ後出し機構は、命令および関連のパラメータを、特 定の高レベル言語のネストされた構造を反射する方法で操作することである。そ のようなスタックは主メモリに概念的に常駐し、プロセッサのスタック機構はス タック内のトップデータアイテムに対するリファレンスを含むようにされている 。この方法において、データアイテムの多くの種々のスタックはメモリ内に常駐 し、プロセッサはそれらをプロセッサ内に存在するスタックレジスタのトップに 対するアドレスに従ってアクセスし、種々のスタックはそのレジスタの内容の変 化によって別々のときアクセスされることができる。

もしプロセッサがそのようなスタック機構を与えられな（プれば、プロセッサは 再帰タイプの言語を、その一般目的のレジスタをそれらがハードウェアスタック 機構であるにもかかわらずアドレスすることによって実行する。

この発明の好ましい実施例は高レベル再帰的言語で書かれたプログラムを実行す るためのそのようなスタック配向プロセッサに向けられているが、この発明の内 容は再帰的なものとは別の高レベル言語プログラムの形式を実行する加計された 他の形式のプロセッサにも用いることができる。

一旦プログラムがこの高レベル言８台で書かれると、それはプロセッサのコンパ イラによってオブジェク１〜コードまたは機械言語コードのストリングにコンパ イラされ、その形式は特定のプロセッサの設泪に従って設計されならびに制御さ れる。上述したように、今日設計されるほとんどのプロセッサはなおＶ　ｏｎ　 Ｎ　ｅｕｍａｎタイプのものであり、それは本来的に順次的でありかつ多くの論 理的従属性を含む。

この発明が「デコンパイルコされた高レベル言語コードの形式で従属自由コード をいかに与えるかということを一般的に示すために、ここで第１図を参照する。

第１図の左欄は、Ｃ［１，Ｊ］　：＝Ａ［Ｉ、Ｊ］＋Ｂ［Ｉ、Ｊ］の計算のため の機械言語コードのストリングを表わす。この計算は多くのアドレスに対するも のであるので、第１図の左端に示された機械言語フードのストリングはループの 一連のシーケンスまたはシリーズにおいて実行されるムこのコードのストリング は４つのコードのグループまたはサブセラ１−に分割され、その各々のグループ は第１図の中央部分のブロック図によって示されるように他のものと大部分論理 的に非従属である。一般的にこの発明の機構は、次の処理が前の処理またはスト アされた処理と非従属であるとき、論理的に非従属のストリングの端部を決定す る。

この発明において、機構は、第１図の右欄に示されるように、値呼出しまたは・ メモリ取出しを実行しかつオペレータの待ち行列またはデータアイテム（または データアイテムに対するローカルアドレス）を形成する。これらのオペレータお よびそのデータアイテムは互いに連結され、以下に説明する方法で処理エレメン トに転送され得る。このような連結された命令は、以後タスクとして参照される 。

第１図の例において、４つの別々の待ち行列ば従属連結命令の論理的に非従属な グループであり、以下に説明するように別々の処理エレメントによって同時に実 行され得る。

第１図の左欄におけるコードのストリングはループのシーケンスにおいて実行さ れるべきであるので、第１図の右欄における新しく発生された待ち行列は再発生 される必要はない。各一連のループにとって必要なことは、新たな値およびアレ イアイテムがメモリから取出されるということである。また、新たなポインタ値 は、ストアされる変数に割当てられなければならない。

１貝」」１１虹五Ｊ− この発明によるプロセツザシステムは第２図に示されており、キャッシュ１１１ ｍ１０はオペレータの個々の待ち行列および複数の小さい処理エレメント１１ａ 、ｂおよびＣに対するデータリファレンス、ならびに待ち行列処理エレメント１ ３ａを供給するための機構であり、それらの各々はそれ自身のローカルメモリ１ ２ａ、ｂおよびＣならびにローカルメモリ１３ｂにそれぞれ与えられる。キャッ シュ機構１０は、主メモリ（図示せず）と直接に通信し、個々の処理エレメント はまた直接ストレージモジュール１４によって主メモリと通信する。

機構１０は４つのユニットから構成されており、その４つのユニツＩ〜は待ち行 列タスクモジュール１０ａ、命令リファレンスモジュール１０ｂ、記号翻訳モジ コールＩＯＣ。

およびジョブ待ち行列１０ｄを含む。ここで、これらの個々のユニツ１−の機能 を概略的に説明する。オブジェク１−コードまたは機械言語コードの個々のスト リングは待機タスクモジコール１０ａによってメモリから受取られ、待機タスク モジュール１０ａは、各命令を直列的に受けてそれらをタスクの待ち行列にアセ ンブルするバッファまたはキャッシュメモリであり、タスクの待ち行列の長さは 一連の連結されたキャラクタの間の論理的依存性による。待機タスクモジュール １０ａは、命令のつながれたグループが以前の計算の結果を必要としないときを 決定するのに充分なデコード回路を含む。つながれたタスクのそのような待ち行 列がアセンブルされてしまうと、そのオペランドリファレンスは命令リファレン スモジュール１０ｂに転送され、命令リファレンスモジュール１０ｂは個々の命 令および割当記号によって要求される任意のメモリ取出しを実行する。

待機タスクモジュール１０ａはまた、記号翻訳モジュール１０Ｃに待ら行列番号 を割当てる。

命令リファレンスモジュール１０ｂは絶対メモリアドレスが論理的に保持されて いるかどうかを決定する連想メモリであり、もし保持されていなければ命令塞準 モジュール１０ｂはそのアドレスを主メモリに送り、そのアドレスをストアし、 そこに記号を割当てることによってそのメモリア、クセスを行なう。この連想メ モリは次に、記号翻訳モジュール１０ｃに対応するタスクとともにその記号を転 送する。記号翻訳モジュール１０ｃはその記号に対しポインタ（ローカルメモリ アドレス）を割当て、そのポインタを主メモリに転送し、それによって主メモリ はローカルメモリ内にデータアイテムをストアすることができる。オブジェクト コードのストリングの最初の実行の間、一連の命令に対する待ち行列は記号翻訳 モジュール１０ｃにおいて形成されている。これらの待ち行列が形成される一方 、個々のタスクおよびポインタはジョブ待ち行列ｌＱｄに転送される。

記号翻訳モジュールＩＯＣは、待機タスクモジュール１０ａによって参照され得 る種々の待ち行列記憶位置を有するテーブルルツアップメモリである。これらの 記憶位置は、処理エレメントのローカルメモリに保持されたつながれた命令およ びアイテムの記号のリストを含む。各持ち行列が読出されると°き、待ち行列に 対する記号は、以下に詳細に説明するように、記号によって参照されるアイテム の実際の記憶位置に対するポインタを含むルックアップテーブルに対する読出し アドレスとして用いられる。第１図のオブジェクトコードストリングの最初の処 理の終わりに、ジョブ待ち行列１０ｅは個々の作り出された待ち行列を含み、そ の作り出された待ち行列はタスクおよびポインタによって同時実行のため各処理 エレメント１１ａ、、１１ｂ、およ−び１１Ｃに直列的に送られ得る。一方、実 行のため必要とされる個々のデータアイテムは主メモリから取出されてローカル メモリ１２ａ、１２．ｂおよび１２ｃの、適当な記憶位置でストアされており、 その記憶位置はジョブ待ち行列１０ｄにおけるポインタによってアクセスされる 。

オブジェクトコードの最初のループまたは実行の完了により、すべてのタスク処 理が完了されてしまうまで記号翻訳モ、ジュールＩＯＣからジョブ待ち行列１０ ｄへ以前に作り出された待ち行列を供給することによって、一連のループが実行 され得る。　゛ 第２図のジョブ待ち行列１０ｄに待ち行列が常駐するときのそのフォーマットは 第３図に示されている。左から右へ読出される各フィールドは、乗算命令、加算 命令、減算命令、およびＩ、ＪおよびＣフィールドに対するポインタが続くイン デックス命令である。これらは第１図にお゛ける第１の待ち行列（Ｑｏ）に対応 し、そこでは８ビツトリテラルは各乗算および加算命令の一部となる。

このようにして形成された待ち行列は、将来の実行のため命令を保持するのみな らず、スタック環境ならびにそのアドレスおよび実行されるべき次の持ち行列の 記憶位置を識別する。ステップごとに１一つの持ち行列を利用可能処理エレメン トに与えること以外、コード処理のため他のいがなる処理ステップも必要とされ ない。

第２図の記号翻訳モジュール１０ｃは、第４図に詳細に示すれている。第４図に 示されるように、このモジュールはテーブルルックアップ機禍であり、待ち行列 記号テーブル１６の列はつながれたタスクに対する記憶位＠ならびに第２図の命 令リファレンスモジュール１０ｂによって割当てられる記号名を表わし、また対 応する行は第２図の待機タスクモジュール１０ａによって割当てられる各待ち行 列番号を表わす。上述したように、記号翻訳モジュールにお【プるこのようにし て形成された待ち行列は、行なわれるべき計算の各一連のループに対し、第２図 のジョブ待ち行列１０ｄに対する転送のため、ポインタテーブル１７におけるポ インタをアクセスする準備ができているム第４図において、種々の記号は間接ロ ーカルメモリリファレンスであり、したがってそこにストアされたアイテムは巽 なったポインタを与えられ得るということに注意されたい。このことは、２つの 利点をもたらす。まず第１は、異なったポインタを再ネーミングまたは割当てし てそれを表わすことによって、任意のデータアイテムがローカルメモリ内の１つ 以上の記憶位置にストアされるということである。第２の利点は、任意の変数が １つの記憶位置にストアされてそのポインタを変化することなくそこから出てい クシとができる一方、その変数に対して行なわれる処理の結果が同一の記号名で あるが異なったポインタを有する別の記憶位置にストアされ得るということであ る。

第２図の個々の処理エレメントは、第５図に示されている。要約すれば、それら は複数のマイクロプログラム化されたマイクロプロセッサから形成されており、 マイクロプロセッサはインテル８０８６のような商業的に利用可能なものであり 、またはそれらはＦａｂｅｒ等の米国特許第３，９８３．５３９号に開示された カストマイズされたマイクロプログラム化されたプロセッサであってもよい。個 ４のプロセッサは異なった関数を実行するようにされるので、それらはその各関 数を実行するのに必要とされるのみの論理回路を含む特別目的のマイクロプロセ ラ勺であってもよい。

各回路１８は、演算論理ユニット、シフトユニット、乗算ユニット、インデキシ ングユニット、ストリングプロセッサ、およびデコードユニットである。さらに 、シーケンシングユニット１９は第２図のジョブ持ち行列１０（Ｉがら命令を受 けて、制御ストア２ｏにストアされたマイクロ命令をアクセスする。制御ストア からのマイクロ命令は命令バスＩＢを介して各ユニットに供給され、ユニットに よって発生された任意の状態信号は状態バスＣＢを介して転送される。対応する ローカルメモリからのデータは、ＡバズＡＢで受けられ、実行された結果は１Ｂ バスＢＢに供給される。

第１図に戻って、第２図の待機タスクモジュール１０ａによって受けられている コードストリングにおける種々の命令およびそのモジュールによって形成される より高レベルの命令またはタスクのより詳細な説明をここで行なう。

第１ｍの左欄に示されるように、コードストリングの最初の３つの命令はデータ アイテムＩの値呼出しまたはメモリ取出し、８ビツト値、および乗算命令である 。それらは次のタスク、すなわち第１図の右欄の第１のタスクによって示される リテラル値をＩに乗算するタスク、に・）ながれている。処理は、加算タスクお よび減算タスクに対し続【プられる。名前呼出し命令は、データアイテムアドレ スをスタックのトップにおく命令であり、インデックス命令はメモリ内にあるデ ィスクリブタにおけるポインタを挿入する結果となる。このようにして、第１の 持ち行列Ｑ。が形成される。

Ｑｌの配列は、名前呼出し命令の後命令ＮＸＬＶが実行されてインデックス処理 およびデータの取出しを生じるということ以外、同様である。このようにして、 第２の待ち行列Ｑ、が形成される。第３の待ち行列Ｑ２の配列において、加算命 令が存在し、この加算命令によって、スタックのトップにおける値を破壊するメ モリの破壊記憶（ＳＴＯＤ）の前にＡおよびＢに対しこのように計算された値が 加算される。

がローカルメモリにストアされる計算Ｑ。、およびＱｌの結果を必要とする。そ の記憶位置およびそれらの各ローカルメモリは、リファレンスが実際にそこにス トアされているかどうかを示すためのインデックスフラグに与えられる。

この方法において、処理エレメントが同時的な方法で処理されるとき、Ｑ２のル ーチンは必要な値が計算されかつローカルメモリにストアされてしまう前に第２ のまたはＲ柊の加算タスクに達することが可能である。対応する処理エレメント はそれらの値がまだ利用可能でないということを検出し、その値が利用可能にな るまでそれらの記憶位置をアクセスし続ける。

第４の待ち行列またはＱｌｌは、値Ｊを取出しそれに１を加算し、スタックのト ップにおける値を残したままメモリ内の非破壊ストアを行なう前に、スタックの トップにそのアドレスを挿入する。。最後の４つの命令は、メモリから値Ｋを取 出し、それを値Ｊ　（ＬＳＥＱ）と比較し、もし値Ｋが値Ｊよりも大きければ次 の命令、すなわち偽への分校により、プログラムカウンタが再ロードされ、その ルーチンが繰返される。一方、コードストリングにおける最後の命令は、ルーチ ンの終了を生じる無条件分枝である。

第６図は個々の待ち行列に対する持ち行列実行時間のタイミング図であり、特定 のタスクに対する各クロック時間は２つの番号によって表わされている。第１の 番号は実行されている特定のループまたはシーケンスを表わし、第２の番号は命 令を実行している特定の処、環エレメントを表わす。待ち行列の配列の結果とな るコードストリングの最初の伝送ならびにタスクの実行はけば１７クロツク時間 を必要とし、一方一連のループは実行のため５クロック時間のみを必要とする。

というのは、タスクはＱＴＭおよびＩＲＭにおいて完全に再処理される必要がな いので、個々の従属自由持ち行列が同時的に実行されるからである。

一般的に、待機タスクモージ−ニールはタスク・、これらのタスクの待機、待ち 行列実行、タグ予測および分校訂正に対する命令の同時的なステップを実行する 。命令基準モジュールは、再ネーミング、記号マネージメントおよび取替の機構 を実行する。記号翻訳モジュールは、並列アクセス、ポインタ割当およびタスク 割当を与える。小さな処理エレメントは、独特な処理エレメントが頻繁でないタ スク実行およびストリングの関数部分に対し用いられている間、頻繁なタスク実 行のため設けられる。第２図の直接リファレンスモジュール１５は、ノンスタッ クリファレンスの評価のため設けられる。

最後に コンパイルされたオブジェクトコードを受けてそのコードのシーケンスをより高 レベルのタスクに形成し、かつそれがオブジェクトコ−トス１−リングの前の実 行の結果を必要としないという意味において他の待ち行列と論理的に無関係であ るようなタスクの待ち行列を形成する、データプロセラすのための機構が説明さ れてきた。この方法において、そのような待ち行列のシーケンスは、同時実行の ため、非従属処理エレメントに供給され得る。

記号翻訳テーブルが設【プられて、それによってデータアイテムが参照され、そ の記号はローカルメモリに対する任意のポインタを割当てられ、そのポインタは 変化されて、それによってデータアイテムは１つ以上のメモリ記憶位置に常駐す ることができ、またデータアイテム←Ｊそのアイテムに対する処理の結果が他の 記憶位置にス１−アされ得る一方でメモリ内に残ることができる。

この発明の一実施例が説明されたが、請求の範囲に記載された発明の精神から逸 脱することなく変更および修正が可能であるということは当業者にとって明らか であろう。

凡　■ −ｆ々ｌ −ｆ々２ −ｆ〜Ｊ ＋ＴＩ”　ｉｌ；　ｘ！：：　Ｑ　Ｆ　＞　２　ＣＩ　Ｆ　５　Ｑ　（：Ｉ　Ｑ 　２　ＬＬＩ；３Ｓ写　；Ｓｓ芽　ヲ♀８グ♀民　？存ヨ（）　（＞　：□　− θ− 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　ローカルメモリおよび主メモリを含むプロセッサを有するデータ処理シス テムであって、 主メモリアドレスを受けてそれをその内容と比較し、そのアドレスがそこに存在 しなければ、そのメモリアドレスに対する記号名を表わすコードを割当ててその 主メ′モリにそのアドレスを転送する、連想メモリ手段と、前記連想メモリ手段 に接続されて、前記記号名コードを受けかつそれに対するローカルメモリアドレ スを割当てるテーブルルックアップ手段とを備えるシステム。 ２、　前記連想メモリ手段は、受けた主メモリアドレスが前記連想メモリ手段内 に既にストアされているとき、前記テーブルルックアップ手段に予め割当てられ た記号名コードを転送するようにされている、請求の範囲第１項記載のシステム 。 ３、　前記テーブルルックアップ手段は、前記記号名コードの待ち行列を形成す るようにされている、請求の範囲第１項記載のシステム。 ４、　前記記号名コードに対応する前記ローカルメモリアドレスをストアするた めの手段をさらに含む、請求の範囲第３項記載のシステム。 ５、　ジョブ持ち行列手段と、 前記ジョブ持ち行列手段に対する転送のため、記号名コードの前記持ち行列によ って前記ローカルメモリアドレスをアドレスする手段とをさらに含む、請求の範 囲第４項記載のシステム。 ６、　前記順次的なコードを受（プて、オペレータが前の処理の結果を必要とし ないときを決定し、論理的な非従属性のスＩ・リングを形成し、かつ論理的非従 属性待ち行列内に後続の論理的従属性オペレータを形成する手段をさらに含み、 前記ルックアップ手段は、前記論理的非従属性待ち行列を受けて、そこに対応す るローカルメモリアドレスを与えるようにされている、請求の範囲第５項記載の システム。 ７、　ローカルメモリと、主メモリと、連想メモリ手段と、テーブルルックアッ プ手段とを含むプロセッサを有するデータ処理システムにおける処理方法であっ て、前記連想メモリ手段によって主メモリアドレスを受け、それをその内容と比 較し、前記アドレスがそこに存在しないとき前記メモリアドレスに対する記号名 を表わすコードを割当て、前記アドレスを前記主メモリに転送し、前記記号名コ ードを前記テーブルルックアップ手段に転送し、それにローカルメモリアドレス を割当てる方法。 ８、　さらに、受けられた主メモリアドレスが前記連想メモリ手段内に既にスト アされているとき、前記テーブルルックアップ手段に予め割当てられた記号名コ ードを特徴する請求の範囲第７項記載の方法。 ９、　さらに、前記記号名コードの待ち行列を特徴する請求の範囲第８項記載の 方法。 １０、　さらに、前記記号名コードに対応する前記ローカルメモリアドレスを特 徴とする請求の範囲第９項記載の方法。