JPS59500988A - ボイスエンコ−ダおよびシンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ボイスエンコーダおよびシンセサイザ 技術分野 本発明は音声（スピーチ）技術に関し、詳しくいうと、音声を合成するためのデ ィジタルコード化技術および方法に関する。

発明の背景 米国政府は米国空車によって認定された契約ＡＦ１９（６２Ｂ）−’７６−Ｃ− ０００２によりこの発明に対する権利を有する。

音声帯域幅を圧縮・する種々の方法が記載されている「ボコーダ・インプルメン テーションズ・オン・ザ・リンカーン・ディジタル・ボイス・ターミナル（Ｖｏ ｃｏｄｅｒｉｍｐｌｅｍｅｎｔａｔｉｏｎｓ　ｏｎ　ｔｈｅ　Ｌｉｎｃｏｌｎ　 ｌ）ｉｇｉｔａｌ　ＶｏｉｃｅＴｅｒｍｉｎａｌ　）　Ｊ　７’ロシーデイング ス・オン・イー・エイ・ニス・シー・オー・エヌ（ＥＡＳ　ＣＯＮ　）　１９７ ５年、ワシントン・ディー・シー（１９７５年９月）と題する本発明者の１人で あるイー・エム・ホフステッター、ならびにビー・イー・プランケンシップ等に よる論文に注目されたい。また、音声の線形予測コード化に対する専用（デジケ ーテッド）マイクロプロセッサが記載されている［マイクロプロセッサ・リアラ イゼーション・オン・ア・リニアー・プレディクチイブ・ボコーダ（Ｍｉｃｒｏ ｐ−ｒｏｃｅｓｓｏｒ　Ｒｅａｌｉｚａｔｉｏｎ　ｏｆ　ａ　Ｌｉｎｅａｒ　Ｐ ｒｅｄｉｃｔｉｖｅ　Ｖｏｃｏｄｅｒ）Ｊリンカーン・ラボラトリイ・テクニカ ル・ノー）　１９７６−３ｙ（１ｑ７６年９月）と題するホフステッター等によ る論文に注目されたい。これら論文は両方とも参考として本明細書に取り入れら れている。

現在まで、電子的に音声を送信する主な方法し１マイクロホンのようなトランス ジューサへの音声圧力に比例するアナログ信号によっている。帯域幅圧縮用の電 子装置は１９３９年以来知られており、また音声をディジタルにコード化するた めの多くのアルゴリズムが１９６０年代以来提案されているけれど、過去１５年 間のディジタル電子技術の指数関数的なコストの低減によって始めて、低価格の 、低電力の、コンパクトな、信頼できるボコーダの実現が予見できるようＫなっ た。

音声をコード化するための種々の方法の中で好ましい１つの方法は線形予測コー ド化（ＬＰＧ）である。この技術の含蓄のある記述についてはジエイ・ディー・ ７−ケルおよびエイ・エッチ・グレイ・ジュニアの「リニア・プレディクチイブ ・オン−スピーチ（Ｔ、１ｎｅａｒ　Ｐｒｅｄｉｃｔｉｏｎｏｆ　５ｐｅｅｃｈ 　）　Ｊ　（スプリンガー・ヘルラーク、エヌ・ティー１９６７年）を参照され たい。本質的に、ＬＰＣは音沖の非常に短かい加重されたセグメントを使用して 自己相関係数を形成することによって時間変化線形全極フィルタとして声道の模 型を作成しようとするものである。

これら係数から、フィルタの臨界周波数極が回帰（帰納）分析を使用して推定さ れる。

フィルタとして声道の模型を作成することに加えて、ボイスエンコーダは声帯の ピッチ周期およびボイシング状態を決定しなければならない。これを遂行する１ つの方法ハエム・エル・マルバスの論文［す・コールド・ピッチ・デテクター・ イン・す・リアル・タイム・エンビロンメント（Ｔｈｅ　Ｇｏｌｄ　Ｐｉｔｃｈ 　］）ｅｔｅｃｔｏｒ　ｉｎ　ａ　Ｒｅａｌ　ＴｉｍｅＥｎｖｉｒｏｎｍｅｎｔ 　）　Ｊプロシーディンゲス・オン・イー・エイ・ニス・シー・オー・エヌ１９ ７５年（１９７５年９月）に記載されたゴールドの方法である。この論文も参考 として本明細書に取り入れられている。また、ビイ・ゴールドの「ディスクリブ ジョン・オン・ア・コンピュータ・プログラム・フォー・ピッチ・デテクション （１’）ｅｓｃｒｉｐｔｉｏｎ　ｏｆ　ａ　Ｃｏｍｐｕｔｅｒ　Ｐｒｏｇｒａｍ 　ｆｏｒ　ＰｉｔｃｈＪ）ｅｔｅｃｔｉｏｎ　）　Ｊ第４回国際音響大会、コペ ンハー“７７１９６２年８月２１−２８日、およびビイ・ゴールドの「ノート・ オン・バズ−ヒス・デテクション（Ｎｏｔｅ　ｏｎ）３ｕｚｚ（（ｉｓｓ　Ｉ） ｅｔｅｃｔｉｏｎ　）　Ｊアメリカ音響学会誌第３６巻第１６５９−１６６．１ 頁（１９６４年）も一般的に参照されたい。

通信処理の目的のために、上記したコード化技術は音声を合成するためには反対 方向に遂行されなければならない。

多くの通信および関連した領域にボイスエンコーダおよびシンセサイザ（以後「 ボコーダ」と称す）が必要である。帯域幅の圧縮は１つの明白な利点である。デ ィジタル音声信号は政府の防衛関係の、産業関係のおよび財政関係のデータの秘 密の、安全な通信を保証するために暗号化装置にも結合することができる。その 上、音声システムによるデータの入力は、秘密（プライベート）であってもなく ても、多くの適用例におけるキーバンチングに勝る重要な改善を童味する。また 、自動化プロセスの音声確認および音声制御も高品質のボコーダに依存する。同 様に、ボコーダは娯楽、教育、およびビジ木ス関係の適用装置においてかなりの 用途がある。

従って、高品質のボコーダ、好ましくは低価格の、かつ標準の信号処理チップの ようなストックのある電子部品から製造できるボコーダが必要である。

発明の概要 本発明者は商業的に入手できるデバイスのみを使用して非常にコンパクトな、融 通性のある、完全にディジタルな、完全に二重の２．４　Ｋビット／秒の、線形 予測コード化ボコーダを開発した。１８平方インチの面積を占有し、かつ５．５ ワツトの電力を消費する合計１６の集積回路と４つの別個の部品担持体が使用さ れる。好ましい一実施例においては、その設計は制御および通信のタスクのため の１つのインテル８０８５，８ビツトマイクロコンピユータおよび３つの日本電 気製信号処理インターフｘ−ス（ＳＰＩ　）　μＰＤ７７２０．　１　（Ｓビッ ト、２５０ｎｓ　サイクル時開信号処理単一チツブマイクロコンピュータに基づ いた分散信号処理アーキテクチャである。

マイクロプログラムされる性質の設計を活用することによって非常にすぐれた徹 通性が得られる。初期設定オプションはインテル８ｏ８５から３つのＳＰＩチッ プヘラン時間にダウンロードされ、線形予測モデルオーダー（１６より小さい） 、分析および合成フレームサイズ、音声サンプリング周波数、音声入力および出 力コード化フォーマット（線形またはμｍ２５５法）ならびに与えられた入力音 声のバックグラウンド雑音条件に対してボコーダの性能を改善するパラメータを 選択する。終りに、商用狭帯域ボコーダの小売り価格は通常１０．０００ドル以 上であるけれど、本明細書に記載するボコーダは大量生産によりこれより１桁程 度安価になるように計画されている。

本発明を図面に示す好ましい実施例に関して記載するが、特許請求の範囲の精神 および範囲から逸脱することなしに種々の変形および変更がこの分野の技術者に よってなし得ることは明らかなことである。

図面の簡単な説明 第１図は本発明によるボコーダの概略構成図、第２図は本発明によるボコーダの ＬＰＣ分析器、ピッチ検出器およびシンセサイザの詳細な構成図である。

好ましい実施例の詳細な説明 第１図にはボコーダ１ｏの全体の構成が示されている。

アナログ信号はコーグ・デコーダ（ＣＯＤＥＣ）モジュール１２Ｖｃより処理さ れる。フィルタ１４を通った入力信号ハモジュール１２内のコーグ１６においテ ティジタルパルス列に変換される。ニーダ１乙の出力はＬＰＣ分析器１８および ピッチ検出器２ｏに入力する直列データ流である。

各分析フレームにおいて、結果として生じる線形予測反射係数（Ｋ　−ハラメー タ）、エネルギおよびピッチの推定値は４チツプインテル８０８５に基づいたマ イクロコンピュータ２２の制御のもとで端末プロセッサ２６または８ビット並列 インターフェースを介して外部へ転送される。同様の態様で、制御コンピュータ ２２は外部または端末プロセッサ２６から各フレームごとに合成パラメータを受 信し、それらをＳＰＩシンセサイザチップ２８に送信する。このシンセサイザチ ップ２８は合成音声を構成し、この合成音声をその直列出力口を介してディジタ ル−アナログ変換モジュール１２に出力する。このディジタル−アナログ変換モ ジュール１２はデコーダ３０および出力フィルタ３２を含む。初期設定パラメー タを３つのＳＰＩチップにダウンロードするために、および正常な動作中ＳＰＩ チップフレーム同期を保持するために８ビツトバスがマイクロコンピュータ２２ によりて使用される。ボコーダ全体に対するタイミング信号はタイミングサブシ ステム２４によって提供される。モジュール１２はフィルタを具備するＡＭＩ　 ８３５０５＄　−グソプＣＱＤＥＣに基づくものでよく、アナログまたはディジ タルに構成されたプレエンファシスユニット３４およびデエンファシスユニット ３８を選択するためのスイッチ３６を含む。

第２図に示すように、ＬＰＣ分析器１８は次のように機能する。初期設定パラメ ータはサンプリングレー）Ｋ関係する相関およびフィルタオーダ一定数を設定す るプロセッサ２６から受信される。コーグ・デコーダモジュール１２からのディ ジタル信号は初めにデコーダ４０によって線形処理のためにデコードされ、次に 相関係数が相関器４２によって確立され、回帰分析器４４によって分析されてフ ィルタモデルの極を定めるに一パラメータを得る。

ピッチ検出器２０はマイクロコンピュータ２２から初期設定パラメータを受信し 、かつコーグ・デコーダモジュール１２からディジタル信号を受信する。ディジ タル信号はデコーダ５０によって線形処理のためにデコードされ、ピーク検出器 ５２によって処理され、そしてゴールドのアルゴリズムを実施するユニット５４ においてピッチおよびボイシングの決定がなされる。

Ｉ、ＰＣ分析器１８およびピッチ検出器２０の出力はマイクロコンピュータ２２ によって通信チャネル２６へ送信するためにフレーム化され、記録され、そして パックされる。

音声を合成する際に、シンセサイザ２８は通信チャネル２６から、信号がマイク ロコンピュータ２２によって同期され、アンパックされ、そしてデコードされた 後で、該信号を受信する。シンセサイザ２８はマイクロコンピュータ２２から初 期設定パラメータも受信する。ピッチおよびボイシング命令が励起発生器５８に 送られ、Ｋ−パラメータがインタボレータロｏによって再構成される。

結果はフィルタ６４によって結合されて適正な音響管モデルを生じさせる。フィ ルタ６４の出力はコータ６８　ｉｃよってＣＱｌ）ＥＣモジュール１２の非線形 フォーマットでコード化され、アナログ変換のためにＣ０ＤＥＣモジユール１２ に送られる。

ＬＰＣ分析器１８、ピッチ検出器２ｏ、シンセサイザ２８およびＣ０ＤＥＣモジ ユール１２の動作は説話風にさらに後述する。この記載は種々の参照をＮＥＣチ ップアーキテクチャに対して行なっているので、ＮＥＣによって発行された書類 「μＰＤ７７２０信号処理インターフェース（ＳＰＩ’）ユーサース・マニュア ルＪＫｌ注意が向けられている。

Ｔ、　Ｐ　Ｃ分析器１８は新しいサンプルがＡ／Ｄコンバータ１２によって発生 されるときごとに挿入される割込みサービスルーチンと、制御マイクロコンピュ ータからの指令について各分析フレーム（すなわち約２０ｍ５）ごとに１回実行 されるバックグラウンドプログラムとよりなる。分析のためのパラメータは動作 の始動段階中１回実行される初期設定プログラムによって制御マイクロコンピュ ータ２２から’　７７２０　に転送される。分析のために必要なパラメータは後 で定義される２つのハミング・ウィンド定数ＳおよびＣ１フィルタ・オーダーＰ （１６より小さい）、使用されるディジタル・プリエンファシスの程度を決定す る定数、ならびに事前相関ダウンスケーリングファクタである。送られる最後の パラメータは２つのモードビットを含むワードである。一方のモードピットは’ ７７２０　にＡ／Ｄコンバータデータフォーマットの形式を報知して８ビットμ ｍ２５５コード化あるいは１６ピツト線形を予期する。他方のビットは残ってい る、すなわち未処理のとのＬＰＣエネルギパラメータが各フレームの終了時に制 御プロセッサ２２に伝送されるかを決定する。制御プロセッサ２２に送られる残 りの分析パラメータはＰ反射係数である。

Ａ／Ｄ割込みサービスルーチンは初めにモードピットをチェックし、入力データ が８ビットμｍコード化であるか、１６ピツト未コード化であるかを決定する。

このデータは必要ならばデコードされ、そしてハミング・ウィンドルーチンに送 られる。このルーチンは音声データに適当なハミング・ウェイトを掛算する。こ れらウェイトは、量２π／Ｎ−１のサインおよびコサインをそれぞれ指示する記 憶された定数ＳおよびＣを使用して、回帰的に計算される。なお、Ｎは１つの分 析フレームにおけるサンプル点の数である。

ウィンド付音声データは記憶された事前相関ダウンスケーリングファクタと掛算 され、自己相関ルーチンに送もれる。ダウンスケーリングファクタの値はフレー ム長に依存し、相関器のオーバーフローをさけるように選択されなければならな い。相関ルーチンはウィンド付のスケールされた音声データを使用して現フレー ムに対して計算されているｐ＋１相関係数を回帰的に更新する。全６２ビツトの 積がこの計算で使用される。この計算は割込みサービスルーチンのタスクを終了 させる。

バックグラウンドルーチンは割込みサービスルーチンによって送られた相関係数 からＪ、　Ｐ　Ｃ反射係数および残りのエネルギを計算する。この計算は制御マ イクロコンピュータ２２からの指令でフレーム当り１回実行される。

この指令を受信したときに、バックグラウンドルーチンはアイドル・ループを放 置して割込みサービスルーチンから放置された集合体（アグリゲート）処理時間 を使用することに移り、ＬＰＣパラメータを計算する。このプロセスにおける第 １の段階は最新のｐ＋１　５２　ビット相関係数を取り出してそれらを１６ビツ トのブロック浮動点フォーマツ）Ｋ置くことである。その結果のスケールされた 相関係数はルルー・ゲガーン（Ｊ、ｅＲｏｕｘ−Ｇｕｅｇｕｅｎ）アルゴリズム を実施するルーチンに送られる。一般的にはジエイ・ルルーおよびシイ−・ゲガ ーンの［ア・フィックスト・ポイント・コンピユーティジョン・オン・パーシャ ル・コレレイジョン・コエフイシエンツ・イン・リニアー・グレデイクション（ Ａ　Ｆｉｘｅｄ　Ｐｏ１ｎｔ　Ｃｏｍｐｕｔａ−ｔｉｏｎ　ｏｆ　Ｐａｒｔｉａ ｌ　Ｃｏｒｒｅｌａｔｉｏｎ　Ｃｏｅｆｆｉｃｉｅｎｔｓ　ｉｎ　Ｉ、１ｎｅａ ｒＰｒｅｄｉｃｔｉｏｎ）　Ｊ　１９７７年アイ・イー・イー・イー（■ＥＥＥ ）・インターナショナル・コンフエランス・オン・アコウスティックス、スピー チ・アンド・シグナル・プロセッシング・レコード、コネチカット州ハートフォ ード１９７７年５月９−１１日、第７４２頁〜第７４３頁を参照されたい。この 計算の最終結果はＰ反射係数と予測残留エネルギとからなるアレイである。この エネルギは前に実行されたブロック浮動点動作に対して補正される。この−組の パラメータおよび未処理のエネルギ（０の相関係数）Ｋよって置換された残留エ ネルギは、適当なモードピットによってそのように指令された場合には、制御マ イクロコンピュータに送られる。ＳＰＩ分析器の融通性を保持するためにパラメ ータのコード化が制御プロセッサ２２において実施される。

この分析器の性能の２つの面がＳＰＩハードウェアのビンＰＯおよびＰｌによっ て監視できる。ビンＰＯは相関器がオーバーフローする各フレーム中１に設定さ れる。

その他の場合にはクリアされる。従って、ビンＰＯは相関器のオーバーフローを 制限するために使用される相関器ダウンスケーリング・ファクタを選択する際に 有用である。実時間の使用が割込みサービスルーチン中１に設定され、かつその 他のときには０に設定されるビン１から監視できる。

ピッチ検出器 各分析フレームにおいて、ピッチ検出器２０は入力音声が有声化されるべきか無 声化されるべきかを宣告し、有声化の場合にはサンプリング時間の単位でピッチ 周期の概算を計算する。ゴールドのアルゴリズムが使用され、単一のＮＥＣμＰ Ｄ７７２０で実施される。フォアグラウンド・ルーチンは各サンプルととに実行 される計算と、フィルタされた入力音声波形にピークが検出されたときに実行さ れる追加のタスクより構成されている。最悪の場合にはピッチ検出器フォアグラ ウンド・プログラムの実行時間が実際には１サンプル期間を超過することがある けれど、ＳＰＩの直列入力口バッファ能力が引続くサンプリング期間にわたって 処理負荷を平均化させることによって実時間の制約を弛緩する。フォアグラウン ド・ルーチンはサンプリングクロック２４によって作動される。前のサンプルの 処理が完了する前に新しいサンプルが到来するときには（’７７２０直列入カア クルツジ・フリップフロップをチェックすることによって検出される）、フォア グラウンド・ルーチンはバックグラウンド・タスクに戻ることなしに即座に繰返 される。ピッチ検出器チップ２０にダウンロードされた初期設定パラメータは実 時間の制約内で随意のサンプリング周波数での動作を可能にする。これらパラメ ータにはサード・オーダー・バターワース・ローパス・プレフィルタならびに最 大限および最小限の許容し得るピッチ推定値に対する内部クランプに対する係数 および利得がある。ボイシング決定無音スレシホールドが入力音声バックグラウ ンド雑音条件およびオーディオ・システムの感度の異なる組合せに対するピッチ 検出器の性能を最適化するためにダウンロードされる。与えられた一組の初期設 定パラメータに対するＳＰＩピッチ検出器２０の実時間の使用はＳＰＩデバイス の２つの出力ビンを通じて容易に監視できる。ＰＯ出力ピンはバックグラウンド ・ルーチンが活動しているときに高ＴＴＬレベルに設定され、Ｐ１ビンはフォア グラウンド・ルーチンが活動しているときに高レベルに設定される。ピッチ検出 器に対する実時間の制約は主として公称フォアグラウンド処理時間によって決定 される。

何故ならば、ときたま生じる最悪時の処理負荷が引続くサンプリング期間にわた って平均化されるからである。

各フレームにおいて、ＳＰ・■シンセサイザ２日は制御および通信マイクロプロ セッサ２２からエネルギ推定値、ピッチ／ダイシング決定値および一組の反射係 数を受信し、合成音声を構成し、それをＳＰＩ直列出力口を介して出力する。シ ンセサイザ２８はデュアル・ソース励起発生器、ラティス・フィルタおよびワン ・ポール・ディジタル・デエンファシス・フィルタより構成されている。

ラティス・フィルタ係数は過去および現在のフレームの反射係数の線形補間から 得られる。有声化フレームにおいて、フィルタの励起は過去および現在のフレー ムのエネルギ推定値の線形補間に基づいたピッチの推定値および振幅に等しい周 期を持つパルス列であり、一方無声化フレームにおいては擬似ランダム雑音波形 が使用される。

各サンプリング期間において、ＳＰＩ割込み駆動されるフォアグラウンド・ルー チンは励起発生器ならびにラティスおよびデエンファシス・フィルタを更新し、 合成音声サンプルを発生する。フォアグラウンド・ルーチンはまた、１フレーム 当り６回反射係数を補間し、また、各ピッチ周期ごとにピッチパルス振幅を補間 する。補間が生じるサンプリング期間において、かつ新しい反射係数がバックグ ラウンド・ルーチンから得られるフレームの境界において、フォアグラウンド励 起時間が１サンプリング期間を超過し得る。ピッチ検出器２０の場合のように、 実時間を保持するためにフォアグラウンド処理負荷平均化戦略が使用される。バ ックグラウンド・プログラムは、フォアグラウンド・プログラムが制御マイクロ プロセッサからフレームマークを受信したときに作動され、そのときにフル・ノ ーンドシエイク・プロトコールのもとで一組の合成パラメータを入力し、二重バ ッファする。

制御プロセッサにおいてパラメータのデコードが実行され、Ｓ、ＰＩシンセサイ ザの多様性を保持する。バックグラウンド・ルーチンはまた、有声化フレーム中 エネルギ推定パラメータをピッチパルス振幅に、また無声化フレーム中工ゝネル ギ推定パラメータを擬似ランダム雑音振幅に変換する。これら振幅はエネルギ推 定、ピッチ周期およびフレームサイズに基づいている。

ボコーダ初期設定時間にラティス・フィルタ・オーダー、合成フレームサイズお よび補間周波数をコントローラ２２からダウンロードすることによって犬℃・に プログラム可能なシンセサイザの構成がこの実施態様にお℃・て達成される。他 のプログラム可能な特徴として、１６ビツト線形または８ビットμｍ２５５法合 成音声出カフオーマットの選択およびワン・ポール・デエンファシス・フィルタ に対するフィードバックおよび利得係数の選択がある。ディジタル・デエンファ シスはフィートノくツク係数を０に設定することによって事実上ノ（イノくスで きる。

終りに、エネルギの推定は残留エネルギとしであるいは０の自己相関係数として 解釈できる。ＳＰＩピッチ検出器の場合のように、）・−ドウエアのビンＰＯお よびＰｌはバックグラウンドおよびフォアグラウンド・プログラムの活動を指示 することによって実時間の使用を監視する。シンセサイザの実時間制約はその公 称フォアグラウンド処理負荷によって決定される。何故ならば、最悪の場合の処 理負荷はフレームおよび補間の境界においてのみ生じ、引続くサンプリング期間 にわたって平均化されるからである。

制御マイクロコンピュータ 各分析フレームごとに、制御マイクロコンピュータ２２は分析器１８セよびピッ チ検出器２０から、ＳＰＩのエネルギ推定、Ｐ反射係数、ピッチ推定およびボイ シング決定を受信し、それらを通信チャネルに送信する。

同様の態様で、制御マイクロコンピュータ２２は各フレームごとに通信チャネル ２６からこれらパラメータを受信し、それらをシンセサイザ２日へ送る。分析器 およびピッチ検出器パラメータのコード化およびパック、ならびに合成パラメー タのデコードおよびアンパックは３つのＳＰＩデバイスの融通性を保持するため に制御マイクロコンピュータにおいて行なわれる。分析および合成の両方に対す るフレームの同期もまた、制御マイクロコンピュータ２２の責任であり、タイミ ング・サブシステム２４から、あるいは通信チャネル２６それ自体から得ること ができる。終りに１制御マイクロコンピユータ２２ば、サンプリング・レート、 フレームサイズ、線形予測モデル・オーダー、ならびに音声入力および出力コー ド化フォーマットを決定する定数でＳＰＩを初期設定する始動ルーチンを含む。

制御マイクロコンピュータ２２はインテル８０８５Ａ−２８ビツトマイクロプロ セツサに基づいている。

アナログ／ディジタル変換サブシステムこの設計においては２４ビンのＤＩＰで ８ビットμｍ２５５法エンコーダ（Ａ／Ｄコンバータ）おヨヒテコーダ（Ｄ／Ａ コンバータ）、ならびにスイッチされるコンデンサ入力および出力帯域制限フィ ルタを具体化するフィルタ付のＡＭＩ　５３ｓｏｓ　Ｃ０ＤＥＣの使用により非 常にコンパクトなアナログ・サブシステムが得られる。このＣ０ＤＥＣのアナロ グ入力には１−ｏ（ｓｏｏＨｚ）、ワンポール（６ＫＨｚ）７’レニンフアシス ・フィルタが前置されている。５３５０５のアナログ出力の後に対応するワンポ ール（ｓｏｏＨｚ）デエンファシス・フィルタが続いている。アナログ・プレエ ンファシスおよびデエンファシスはＳＰＩチップの内部ディジタル・プレエンフ ァシスおよびデエンファシスが使用されるときに切換えることができる。アナロ グ・サブシステムは全体として、１つの２４ビンＡＭＩ　８３５０５　Ｃ０ＤＥ Ｃと、１つの１４ピンのフォード演算増幅器ＤＩＰと、２つの１４ピンの別個の 部品担持体とを必要とする。

浄書（内容に変更なし） 手続補正書（方式） 特許庁長官　若　杼　和　夫　殿 事件との関係　特許出願人 名称　マサチューセッツインステイテユートオンテクノロジー同 補正の対象 、６−　； 一吻；−−：二一−一　〜　−−−一一一一゛′：″Ｊ−□゛− 一□□−−司ヲ通−一 特許法第１８４東の５第１項の規定による書面の特許出願人の欄明細書、請求の 範囲及び図面の翻訳文　各１通委任状及び翻訳文　各１過 補正の内容　別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、アナログ・ボイス信号をサンプリングし、個々のサンプルを発生するための サンプリング手段と、該サンプリング手段からのサンプルを相互に関係付け、回 帰的に分析することによって前記ボイスの多極のフィルタモデルを生じさせるた めの分析手段と、ボイシングの決定を行なうとともに、有声化されたときに前記 サンプリング手段の前記サンプルから前記ボイスのピッチを決定するためのピッ チ検出器と、前記分析手段および前記ピッチ検出器の出力をディジタル伝送に適 したフォーマットに構成するための制御装置 とを具備することを特徴とするディジタル・ボイスエンコーダ。 ２　前記サンプリング手段が非線形のコード化フォーマツ、トでサンプルを発生 する請求の範囲第１項記載のボイスエンコーダ。 ３、　前記サンプリング手段が前記アナログ・ボイス信号の一部分をプレエンフ ァシスする手段を具備する請求の範囲第１項記載のボイスエンコーダ。 ４　前記分析手段が相関および回帰分析において線形予測コードを使用する請求 の範囲第１項記載のボイスエンコーダ。 ｂ　前記ヒツチ検出器がローパス・フィルタと、ピーク検出器と、ピッチおよび ポイシング推定器と、フレームごとの結果を平滑にするための手段とを有する請 求の範囲第１項記載のボイスエンコーダ。 ＆　前記制御装置が伝送する前にディジタル出力をフレーム化し、パックし、コ ード化するための手段を含む請求の範囲第１項記載のボイスエンコーダ。 Ｚ　前記制御装置がサンプリング・レートに関係した相関およびフィルタ・オー ダ一定数に対する初期設定パラメータを得るための手段を有する請求の範囲第１ 項記載のボイスエンコーダ。 ８　ボイシング、ピッチおよびフィルタ・モデル情報を提供するディジタル信号 を受信するだめの制御装置と、該制御装置からのポイシングおよびピッチ指令に 応答して声帯励起信号を発生するための励起発生器と、前記制御装置からの指令 に応答して該発生器の出方をフィルタするための可変ディジタルフィルタと、該 ディジタルフィルタの出力をアナログ・ボイス信号に変換するためのコンバータ とを具備することを特徴とするディジタル・ボイス合成装置。 ９　前記フィルタが前記制御装置からの引続くエネルギおよびに一パラメータ入 力を補間して前記コンバータにより高品質の出力信号を発生するための補間手段 を有する請求の範囲第８項記載のボイス合成装置。 １０　前記制御装置がディジタル久方信号をデコードし、アンパックし、同期を とるための手段を特する請求間第８項記載のボイス合成装置。 １１　請求の範囲第１項記載の装置と、請求の範囲第８項記載の装置とからなる ボイスコード化および合成装置。 Ｉｔ（ｎｉｌ″″″！’−ｃＬ）ｎ表明５９−！’１ｉＪｆｌ！１８８　（２）