JPS5949603B2 - フリツカ防止装置 - Google Patents

Description

【発明の詳細な説明】 本発明は熔接機等によつて発生する電圧フリッカを除去
するためのフリッカ防止装置に関し、更に詳細には、フ
リッカ吸収用コンデンサの電気的接続に伴なつて発生す
る電圧変動を抑えたフリッカ防止装置に関する。

電送路に接続された電気炉、熔接機又は電動機などが使
用されれば、電圧フリッカが生じ、多く） の他の電気
的装置に悪影響を与える。

電圧フリッカの発生原因は電流の急変によるもので、特
に遅れ電流によるものが多い。そこで、負荷電流の変動
に応じてコンデンサをフリッカ発生負荷に並列接続して
フリッカを除去する方式が既に採用され・ ている。と
ころで、コンデンサ容量値の連続的制御は実際上困難で
あるからサイリスタスイッチとコンデンサとから成るフ
リッカ吸収回路を単数又は複数接続しコンデンサを段階
的に接続するのが一般である。このような場合、負荷電
流検出レベルを設け、この検出レベル以上に負荷電流が
なつたときにサイリスタスイツチをオンにしてコンデン
サを接続している。サイリスタはオンになると保持電流
以下になるまで電流を流し続けるので、電源電圧零時点
より９０度進んだ時点からコンデンサ電流が流れるよう
にサイリスタスイツチをオンにしたとすれば、交流サイ
リスタスイツチの場合ｌサイクルはコンデンサが接続さ
れた状態に保たれる。しかし、次のサイクルで負荷電流
が検出レベル以下であれば、コンデンサは回路から切り
離される。この時、負荷電流が検出レベルより大幅に低
ければ、コンデンサを切離した方が望ましいが、負荷電
流が検出レベルよりあまり低くない場合には、コンデン
サを接続状態に保つておいた方が良いことが分つた。そ
こで、本発明の目的は、電圧変動の少ない状態にコンデ
ンサを接続してフリツカを防止する装置を提供すること
にある。

上記目的を達成するための本発明は、フリツカ発生負荷
が接続されている交流給電線間に接続されたフリツカ吸
収用コンデンサと、前記給電線と前記コンデンサとの間
に接続されたコンデンサ接続用サイリスタスイツチと、
前記負荷に流れる電流を検出する負荷電流検出回路と、
前記サイリスタの陽極−陰極間電圧が零近傍になる時点
を直接又は間接に検出するサイリスタ陽極一陰極間電圧
零近傍時点検出回路と、前記負荷電流検出回路の出力側
に接続され、前記コンデンサを電気的に接続することが
望ましい負荷電流範囲内に設定された第１の負荷電流検
出レベルと前記負荷電流範囲の最低レベルから前記第１
の負荷電流検出レベルまでの範囲内に設定された第２の
負荷電流検出レベルとを有し、前記負荷電流が前記第１
の負荷電流検出レベル址上になつたらコンデンサ接続用
信号を発生すると同時に前記第２の負荷電流検出レベル
に転換し、前記負荷電流が前記第２の負荷電流検出レベ
ル以下になつても前記コンデンサ接続用信号を発生し続
け、また前記負荷電流が前記第２の負荷電流検出レベル
以下になつても、前記第２の負荷電流検出レベルになつ
た時点から前記給電線の交流約１周期に相当する保持時
間内に前記負荷電流が前記第２の負荷電流検出レベル以
上になれば、引き続き前記コンデンサ接続用信号を発生
し続け、前記負荷電流が前記保持時間以上に渡つて前記
第２の負荷電流検出レベル以下に保たれると前記コンデ
ンサ接続用信号の発生が消滅するように構成されたコン
デンサ接続用信号発生回路と、前記零近傍時点検出回路
と前記コンデンサ接続用信号発生回路とがその入力端子
に夫々接続され、その出力端子が前記サイリスタスイツ
チのゲート回路に接続され、前記コンデンサ接続用信号
と前記零近傍時点の検出信号との両方が同時に入力され
たときに前記サイリスタスイツチをオンにする信号を発
生する論理ゲートと、前記論理ゲートの出力を入力とし
て前記サイリスタスイツチのトリガ信号を発生するトリ
ガ回路とから成るフリツカ防止装置に係わるものである
。

上記本発明によれば、負荷電流が第１の検出レベル以上
になると直ちに検出レベルがそれよりも低い第２の検出
レベルになり、且つ一定の保持時間内はこの第２の検出
レベル状態に保たれるので、コンデンサを接続した方が
望ましい範囲の大部分においてコンデンサを接続した状
態に保つことが可能になり、電圧変動も少なくなる。

以下、図面を参照して本発明の実施例に付いて述べる。

本発明の実施例に係わるフリツカ防止装置を示す第１図
に於いて、交流電源端子１を有する２本の交流給電線２
、３には電気熔接機等のフリツカ発生負荷４が接続され
ている。

また一方の給電線２と他方の給電線３との間にはサイリ
スタスイツチ５を介してフリツカ吸収用コンデンサ６が
接続されている。コンデンサ６は第１、第２、及び第３
のコンデンサ６ａ、６ｂ、６ｃから成り、給電線間に選
択的に接続される。３つのコンデンサ６ａ、６ｂ、６ｃ
に対応してサイリスタスイツチ５も第１、第２、及び第
３のサイリスタスイツチ５ａ、５ｂ、５ｃが設けられて
いる。

夫々のサイリスタスイツチ５ａ）５ｂ） ５ｃはサイリ
スタｓとダイオードＤとの逆並列回路で構成されている
。勿論サイリスタのみの逆並列回路で構成してもよい。
サイリスタのみの逆並列回路でスイツチ５ａ、５ｂ）
５ｃを構成する場合には、スイツチ・オフ時にコンデン
サ６ａ、６ｂ、６ｃの充電の極性を常に一定にするため
に逆並列サイリスタの一方を動作的にダイオードのよう
に使用することが望ましい。点線で囲んで示す負荷電流
検出回路７は、負荷４とコンデンサ６との間の一方の給
電線３に直列接続された変流器８と平滑回路を含まない
全波整流回路９とから成る。

負荷電流検出回路７の出力側に接続されたコンデンサ接
続用信号発生回路１０は所定のコンデンサを接続したい
期間のみ信号を発生する回路であり、３つのコンデンサ
６ａ、６ｂ、６ｃに対応した３つのコンデンサ接続用信
号発生回路１０ａ、１０ｂ、１０ｃから成る。この信号
発生回路１０から発生する信号はそのままサイリスタＳ
のゲート信号にはならず、信号発生回路１０の出力側に
接続された論理ゲート１１に制御されてトリガ信号とな
る。論理ゲート１１は３つのコンデンサ６ａ、６ｂ、６
ｃに対応して３つのＡＮＤゲート１１ａ、１１ｂ、１１
ｃから成る。

１２はサイリスタ陽極−陰極間電圧零近傍時点検出回路
であつて、サイリスタＳの陽極一陰極間電圧が零近傍に
なる時点を直接又は間接に検出する回路である。

この零近傍時点検出回路１２の出力はＡＮＤゲート１１
ａ、１１ｂ、１１ｃに夫々入力されるので、零近傍時点
検出回路１２とコンデンサ接続用信号発生回路１０ａ、
１０ｂ、１０ｃとの両方から出力が発生している期間の
みＡＮＤゲート１１ａ、１１ｂ、１１ｃから出力が発生
する。論理ゲート１１の出力側にはトリガ回路１３が設
けられている。このトリガ回路１３は３つのサイリスタ
スイツチ５ａ、５ｂ、５ｃに対応して設けられた３つの
トリガ回路１３ａ１１３ｂ１１３ｃから成り、ＡＮＤゲ
ート１１ａ１１１ｂ、１１ｃから出力が発生している期
間にサイリスタＳにトリガ信号を付与する。第２図は第
１図の装置の負荷電流検出回路７及びコンデンサ接続用
信号発生回路１０を詳細に示す回路である。向第２及び
第３のコンデンサ接続用信号発生回路１０ｂ、１０ｃの
詳細な回路が図示されていないが、第１の回路１０ａと
実質的に同一である。負荷１４に直列接続された変流器
８で検出された負荷電流は４つのダイオードから成る全
波整流回路９で全波整流され、平滑はされずに整流回路
９の出力側に接続された出力抵抗２０によつて電流に対
応した電圧に変換される。抵抗２０には３つのコンデン
サ接続用信号発生回路１０ａ、１０ｂ、１０ｃが夫々接
続されている。従つて、負荷電流は３段階に検出され、
各段階に対応したコンデンサがサイリスタスイツチによ
つて電気的に接続される。例えば負荷電流が１１Ａ′〜
１５Ａの範囲のときには第１のコンデンサ６ａのみをス
イツチ５ａによつて給電線間に接続し、負荷電流が１６
Ａ〜２０Ａの範囲のときには第２のコンデンサ６ｂをス
イツチ５ｂによつて接続し、負荷電流が２１Ａ〜２５Ａ
のときには第３のコンデンサ６ｃを接続する。このため
例えば、第１の信号発生回路１０ａは１３Ａの第１の検
出レベルと１１Ａの第２の検出レベルとを有し、第２の
信号発生回路１０ｂは１８Ａの第１の検出レベルと１６
Ａの第２の検出レベルを有し、第３の信号発生回路１０
ｃは２３Ａの第１の検出レベルと２１Ａの第２の検出レ
ベルを有する。抵抗２０には抵抗２１と２２とから成る
電圧分割回路が並列接続され、この抵抗２１と２２との
接続点に検出用ＮＰＮトランジスタ２３のベースが接続
されている。

またトランジスタ２３のエミツタは抵抗２４を介して０
ボルトライン３０に接続され、そのコレクタは抵抗２５
を介して＋Ｂ電源ライン２６に接続されているので、負
荷電流がある値以上になると、トランジスタ２３がオン
になる。トランジスタ２３のコレクタは抵抗２７を介し
て次段のＮＰＮトランジスタ２８のベースに接続され、
このトランジスタ２８のエミツタは前段のトランジスタ
２３のエミツタに接続され、またこのトランジスタ２８
のコレクタは抵抗２９を介して電源ライン２６に接続さ
れ、トランジスタ２８のベースと０ボルトライン３０と
の間には抵抗３１が接続されているので、トランジスタ
２３がオンになると逆にトランジスタ２８はオフになる
。第１段目の検出用トランジスタ２３のエミツタ抵抗２
４には抵抗３２とトランジスタ３３とから成る検出レベ
ル変更回路が並列接続されている。

トランジスタ３３がオフの時には抵抗２４のみによつて
トランジスタ２３の導通レベルが決定さ江トランジスタ
２３は第１の負荷電流検出レベル以上で導通する。これ
に対してトランジスタ３３がオンの時には抵抗２４と抵
抗３２の並列回路でトランジスタ２３の導通レベルが決
定され、トランジスタ２３は第１の負荷電流検出レベル
よりも低い第２の負荷電流検出レベルで導通する。この
回路に於いては後述から明らかになるように、トランジ
スタ２３が第１の負荷電流検出レベルで一旦オンになる
と、トランジスタ３３が一定保持時間ＴＨの間はオンに
保たれ、トランジスタ２３は第２の負荷電流検出レベル
でオンになることが可能な状態となる。トランジスタ２
８のコレクタはツエナーダイオード３４と抵抗３５とを
介してフリツプフロツプ回路のトリガ入力端子として働
くトランジスタ３６のベースに接続されている。

フリツプフロツプ回路はトランジスタ３６とこれに対向
するトランジスタ３？とをスイツチング素子として具備
し、トランジスタ３６のエミツタはダイオード３８、３
９を介して０ボルトライン３０に接続され、コレクタは
抵抗４０を介してブラスライン２６に接続されている。
またトランジスタ３Ｔのエミツタはトランジスタ３６の
エミツタに接続され、そのコレクタは抵抗４１を介して
プラスライン２６に接続されている。トランジスタ３６
のベースと０ボルトライン３０との間に抵抗４２が接続
され、同様にトランジスタ３Ｔのベースと０ボルトライ
ン３０との間に抵抗４３が接続されている。またトラン
ジスタ３６のベースとトランジスタ３７のコレクタとは
コンデンサ４４と抵抗４５との並列回路で結合され、同
様にトランジスタ３Ｔのベースとトランジスタ３６のコ
レクタとはコンデンサ４６と抵抗４Ｔとの並列回路で結
合されている。フリツプフロツプの出力はトランジスタ
３６のコレクタに接続された出力端子４８から得られる
。固この実施例では低レベル信号を電流検出信号として
得ている。フリツプフロツプがセツトされたときにトラ
ンジスタ２３の電流検出レベルを第１の検出レベルから
第２の検出レベルに転換するための回路は、トランジス
タ３Ｔのベースに接続することによつて構成している。
フリツプフロツプのりセツトはトランジスタ３Ｔのベー
スに高レベルのりセツトパルスを付与してトランジスタ
３Ｔをオンにし、トランジスタ３６をオフにすることに
よつて行う。このりセツトパルスはＵＪＴ即ちユニジヤ
ンクシヨン．トランジスタの発振回路から付与される。
保持機能を有する発振回路は、ＵＪＴ４９の一方の電極
を抵抗５０を介してプラスライン２６に接続し、ＵＪＴ
４９の他方の電極を抵抗５１を介して０ボルトライン３
０に接続し、プラスライン２６と０ボルトライン３０と
の間に抵抗５２とコンデンサ５３との直列回路を接続し
、ＵＪＴ４９のエミツタをコンデンサ５３の一端に接続
することによつて構成されている。固ＵＪＴ４９の下側
の電極とトランジスタ３Ｔのベースとの間がダイオード
５４と抵抗５５とで結合されているので、ＵＪＴ４９が
オンになつたときにトランジスタ３Ｔをオンにする信号
（りセツトパルス）が発生する。コンデンサ５３に並列
接続されたトランジスタ５６はＵＪＴ発振器をりセツト
し、ＵＪＴ発振器から発振パルスが得られる時点を決定
するものである。

従つて、このトランジスタ５６がオンからオフに転換し
た時点から所定時間（例えば交流半サイクル）経過する
とＵＪＴ発振器からフリツプフロツプのりセツトパルス
が発生する。電流検出回路の２段目のトランジスタ２８
のコレクタと０ボルトライン３０との間にはツエナーダ
イオード５Ｔと抵抗５８及び５９との直列回路が接続さ
Ｋ抵抗５８と抵抗５９との接続点にトランジスタ５６の
ベースが接続されている。従つて、トランジスタ２８が
オフになるとツエナーダイオード５Ｔが導通してトラン
ジスタ５６にベース電流が付与され、トランジスタ５６
がオンになる。この実施例では第１段目のコンデンサ６
ａがサイリスタ５ａで接続されているときには別のコン
デンサ６ｂ） ６ｃを接続しないために、信号発生回路
１０ａ、１０ｂ、１０ｃ間がダイオードによつて相互に
接続されている。即とトランジスタ３７のコレクタと出
力端子４８に対応する第２の信号発生回路１０ｂの出力
端子４８ｂとの間にダイオード６０が接続され、トラン
ジスタ３６のベースと出力端子４８ｂとの間にダイオー
ド６０が接続されている。またトランジスタ３Ｔのコレ
クタと出力端子４８に対応する第３の信号発生回路１０
ｃの出力端子４８ｃとの間にダイオード６２が接続され
、トランジスタ３６のベースと出力端子４８ｃとの間に
ダイオード６３が接続されている。またトランジスタ３
Ｔに対応する第２の信号発生回路１０ｂのトランジスタ
３Ｔｂのコレクタと出力端子４８ｃとの間にダイオード
６４が接続され、トランジスタ３６に対応する第２の信
号発生回路１０ｂのトランジスタ３６ｂのベースと出力
端子４８ｃとの間にダイオード６５が接続されている。
第３図は第１図に於ける第１段目のスイツチ５ａの制御
系の零近傍検出回路１２、ＡＮＤゲート１１ａ及びトリ
ガ回路１３ａを示すものである。

第２段目及び第３段目のスイツチ５ｂ、５ｃの制御系の
詳細は図示されていないが第１段目と同様の構成である
。第２図に於ける出力端子４８はゲート用ＮＰＮトラン
ジスタ６６のベースに接続され、ゲート用トランジスタ
６６のエミツタは０ボルトライン６７に接続され、その
コレクタは抵抗６８を介してプラスライン６９に接続さ
れているので、フリツプフロツプの低レベル出力時にト
ランジスタ６６はオフに保たれ、それ以外の期間はオン
になる。ライン６９とライン６７との間には抵抗７０と
トランジスタ７１との直列回路が接続され、トランジス
タ７１のベースはツエナーダイオード７２と抵抗７３と
を介してサイリスタ陽極−陰極間零近傍時点検出回路１
２の負出力端子に接続されているので、低レベルの零近
傍時点検出信号によつてトランジスタ７１はオフに保た
れ、それ以外の期間はオンになる。ＡＮＤゲート１１ａ
の一対のトランジスタ６６と６７とのコレクタは共通に
接続され、抵抗７４とダイオード７５を介してトリガ回
路１３に接続されている。従つて、信号発生回路１０か
ら低レベル出力信号が発生し、同時に零近傍時点検出回
路１２から低レベルの零近傍信号が発生した時のみトラ
ンジスタ６６と７１とのコレクタ電位が高レベルとなり
トリガ回路１３ａに信号を付与する。トリガ回路１３ａ
は、矩形波発振器７６、トランジスタJモV、ダイオード
７８、７９、トランジスタ８０、トランス８１、整流器
８２、コンデンサ８３、８４、及び抵抗８５、８６、８
７から成る公知のサイリスタトリガ回路であり、ＡＮＤ
ゲート１１ａから高レベル信号が発生している期間のみ
サイリスタＳのゲートにトリガ信号を付与する。

サイリスタＳは一旦導通すると交流半サイクルは導通し
続ける。第３図に於ける零近傍時点検出回路１２は、交
流給電線２、３間にトランス８８で得られる交流電圧の
零近傍点を微分回路にて検出し、この電圧零近傍信号を
９０度進ませた信号を低レベルのサイリスタ陽極一陰極
間零近傍検出信号として送出する回路である。

この装置に於いては、サイリスタＳがオフになつた後に
、ダイオードＤを介してコンデンサ６ａが第３図に示す
極性で交流電源電圧の負の最大値に充電されるため、交
流電源電圧の負の最大値時点でサイリスタＳの陽極一陰
極間電圧が最小即ち零近傍になる。従つて、上述の如く
電源電圧に基づいてサイリスタ陽極一陰極間電圧の零近
傍時点を検出することが出来る。勿論、交流電源電圧が
低い場合には、点線で示す如くサイリスタＳに並列に零
近傍検出回路１２ａを接続し、直接にサイリスタＳの陽
極一陰極間電圧が零近傍になる時点を検出してもよい。
次に、第１図〜第３図の各部の波形を示す第４図を参照
して動作を説明する。

今、給電線２、３に第４図Ａの波形８９で示す電圧が印
加され、負荷電流検出回路７で第４図Ａの波形９０で示
す電流が検出されたとすれば、ｔ１時点で負荷電流波形
９０が第２の負荷電流検出レベルＬ２を横切るが、直ち
にサイリスタスイツチ５ａがオンにならない。この第２
の負荷電流検出レベルＬ２は第１段目のコンデンサ６ａ
を接続することが望ましい最低レベルである。Ｔ２時点
になれば、第１の負荷電流検出レベルＬ１を電流波形９
０が横切るために、トランジスタ２３がオン、トランジ
スタ２８がオフ、トランジスタ３５がオン、トランジス
タ３７がオフとなり、フリツプフロツプがセツト状態と
なる。従つて出力端子４８から第４図Ｂに示す低レベル
のコンデンサ接続用（サイリスタオン用）信号が発生す
る。これと共にトランジスタ３３がオンになり、トラン
ジスタ２３の検出レベルは第２の負荷電流検出レベルＬ
２に転換する。またトランジスタ２３がオンしているＴ
２〜Ｔ４の期間に於いてはトランジスタ５６もオンにな
り、コンデンサ５３は放電状態である。検出レベルはＴ
２でＬ１からＬ２に転換するからＴ３でレベルＬ１以下
に負荷電流がなつてもトランジスタ２３はオンを保ち、
レベルＬ２以下になるＴ４でオフになる。しかし、第４
図Ｃに示すフリツプフロツプのセツト信号が消滅しても
、りセツト信号がフリツプフロツプに付与されない限り
、フリツプフロツプはセツト状態に保たれ、第４図Ｂの
出力を発生し続ける。向Ｔ４でトランジスタ２３がオフ
になり、トランジスタ２８がオンになれば、トランジス
タ５６がオフになるため、コンデンサ５３の充電が開始
される。ＵＪＴ発振器はコンデンサ５３が所定電位まで
充電されるまでは発振パルスを発生しないので、直ちに
りセツト信号は生じない。コンデンサ５３の充電開始か
らＵＪＴ４９がオンになるまでの時間は交流電源電圧の
約半サイクルである。電源電圧波形８９が０レベルＬＯ
を横切つてから９０度経過したＴ５時点即ち電圧波形８
９の負のピーク時点Ｔ５になれば、サイリスタの陽極−
陰極間電圧の零近傍検出信号が第４図Ｅに示す如く発生
し、ＮＯＲ構成のＡＮＤゲートＩｌａに２つの入力が入
り、第４図Ｆに示すトリガ信号がサイリスタｓに付与さ
れる。従つてサイリスタｓはＴ５からＴ７までの半サイ
クルの期間導通し続ける。Ｔ７からＴ８の期間はダイオ
ードＤを通つてコンデンサ６ａに電流が流れる。Ｔ６時
点で電流波形９０が第２の検出レベルＬ２を横切ると、
トランジスタ２３は再びオンになり、且つトランジスタ
５６もオンになるため、ＵＪＴ発振用のコンデンサ５３
が放電する。このように半サイクル内にトランジスタ２
３がオンになればコンデンサ５３がＵＪＴ発振レベルに
なる前に放電されてしまうため、フリツプフロツプのり
セツト信号が生じない。Ｔ９時点で電流波形９０が第２
の検出レベルＬ２以下となり、コンデンサ５３の充電が
開始され、半サイクル後のＴｌＯまでにトランジスタ５
６のオンによる放電回路が形成されなければ、第４図Ｄ
に示す如くＴｌＯ’（’ＵＪＴ４９がオンになつてフリ
ツプフロツプのりセツト信号が生じる。

これは負荷電流波形９０がＴ９からＴｌＯの保持時間Ｔ
Ｈに於いては第２の検出レベルＬ２を横切らないためで
ある。負荷電流が第２の検出レベルＬ２以下であるとい
うことは最早フリツカ防止コンデンサ６ａを接続してお
く必要がないことを意味するので、ＴｌＯで第４図Ｂに
示す如くコンデンサ接続用信号は高レベルに反転する。
従つて、Ｔｌｌで零近傍信号が発生しても、サイリスタ
ｓのトリガ信号が発生することはなく、サイリスタが半
サイクル導通し、ダイオードが半サイクル導通した後に
サイリスタスイツチ５ａは実質的にオフになる。土述の
如くサイリスタスイツチ５ａが制御されれば、第４図Ｇ
に示す進み電流がコンデンサ６ａに流れ、フリツカ電圧
を補償する。第４図Ｈは本発明による交流給電線２、３
間の電圧変動分を原理的に示すものであり、ｔｌ 〜Ｔ
５の期間に於いては、負荷電流が大であるにも拘らず、
コンデンサ６ａが接続されていないので、電圧が低下し
ている。Ｔ５〜ｔイの区間では負荷電流が第２の検出レ
ベルＬ２以−Ｌであり、これに対応してコンデンサ６ａ
が接続されているから、電圧は適当な値に補償されてい
る。Ｔ９’〜Ｔｌｌの区間は負荷電流が第２の検出レベ
ル以下であるにも拘らず、コンデンサ６ａが接続されて
いるので、過補償となり、電圧が高過ぎる状態である。
本発明によれば、Ｔ５〜Ｔ９’の区間で電流が第１の検
出レベルＬ１以下になつても、第２の検出レベルＬ２以
上であれば、コンデンサ６ａの接続が保たれるので、電
圧の変動が少ない。第４図Ｉ及びＪは比較のために、従
来の制御方法によるコンデンサ６ａの接続及び電圧変動
を示す。

従来は第１の検出レベルＬ１のみしか設けられていない
ので、第１の検出レベルＬ１以−ｈになつたときのみサ
イリスタがオンしてコンデンサ６ａに第４図Ｉに示す如
き電流が流れ、電圧変動は第４図Ｊとなる。第４図Ｈの
波形と第４図Ｊの波形の比較から明らかなように本発明
によれば、大幅に電圧変動が少なくなり、効果的に電圧
フリツカを除去することが出来る。以上本発明の１実施
例に付いて述べたが、本発明は上述の実施例に限定され
るものではなく、更に変形可能なものである。

例えば、第２図に於いて、電流検出回路Ｔの整流回路９
を半波整流回路とし、且つコンデンサ５３の充電時定数
で決定する第２の検出レベルＬ２の保持時間ＴＨを電源
電圧の１サイクルとしてもよい。この場合には第４図に
対応して第５図の波形が得られ、同様にフリツカ防止が
出来る。また電流レベルの検出回路及びフリツプフロツ
プ回路更に第２の検出レベルの保持回路等を種々変形し
ても差支えない。

また論理ゲート１１をＮＯＲ構成に限ることなく、ＡＮ
Ｄ構成、ＮＡＮＤ構成等としてもよい。また実施例では
電圧補償用コンデンサ６ａ、６ｂ、６ｃが同時に接続さ
れないように構成されているが、３つのコンデンサの組
合せで補償するようにしてもよい。

【図面の簡単な説明】

第１図は本発明の１実施例に係わるフリツカ防止装置の
プロツク図、第２図は第１図の装置の電流検出回路及び
信号発生回路を示す回路図、第３図は第１図の装置の零
近傍時点検出回路、論理ゲート、及びトリガ回路を示す
回路図、第４図は第１図〜第３図の回路の各部の波形図
、第５図は変形例を示す波形図である。 ２、３は給電線、４はフリツカ発生負荷、５はサイリス
タスイツチ、６はフリツカ吸収用コンデンサ、７は負荷
電流検出回路、１０はコンデンサ接続用信号発生回路、
１１は論理ゲート、１２は零近傍時点検出回路、１３は
トリガ回路である。

Claims (1)

【特許請求の範囲】
1. １ フリッカ発生負荷が接続されている交流給電線間に
   接続されたフリッカ吸収用コンデンサと、前記給電線と
   前記コンデンサとの間に接続されたコンデンサ接続用サ
   イリスタスイッチと、前記負荷に流れる電流を検出する
   負荷電流検出回路と、前記サイリスタスイッチの陽極−
   陰極間電圧が零近傍になる時点を直接又は間接に検出す
   るサイリスタ陽極−陰極間電圧零近傍時点検出回路と、
   前記負荷電流検出回路の出力側に接続され、前記コンデ
   ンサを電気的に接続することが望ましい負荷電流範囲内
   に設定された第１の負荷電流検出レベルと前記負荷電流
   範囲の最低レベルから前記第１の負荷電流検出レベルま
   での範囲内に設定された第２の負荷電流検出レベルとを
   有し、前記負荷電流が前記第１の負荷電流検出レベル以
   上になつたらコンデンサ接続用信号を発生すると同時に
   前記第２の負荷電流検出レベルに転換し、前記負荷電流
   が前記第２の負荷電流検出レベル以下になつても前記コ
   ンデンサ接続用信号を発生し続け、また前記負荷電流が
   前記第２の負荷電流検出レベル以下になつても、前記第
   ２の負荷電流検出レベルになつた時点から前記給電線の
   交流約１周期に相当する保持時間内に前記負荷電流が前
   記第２の負荷電流検出レベル以上になれば、引き続き前
   記コンデンサ接続用信号を発生し続け、前記負荷電流が
   前記保持時間以上に渡つて前記第２の負荷電流検出レベ
   ル以下に保たれると前記コンデンサ接続用信号の発生が
   消滅するように構成されたコンデンサ接続用信号発生回
   路と、前記零近傍時点検出回路と前記コンデンサ接続用
   信号発生回路とがその入力端子に夫々接続され、その出
   力端子が前記サイリスタスイッチのゲート回路に接続さ
   れ、前記コンデンサ接続用信号と前記零近傍時点の検出
   信号との両方が同時に入力されたときに前記サイリスタ
   スイッチをオンにする信号を発生する論理ゲートと、前
   記論理ゲートの出力を入力として前記サイリスタスイッ
   チのトリガ信号を発生するトリガ回路とから成るフリッ
   カ防止装置。