JPS5948416B2 - Image display device using a light pen - Google Patents
Image display device using a light penInfo
- Publication number
- JPS5948416B2 JPS5948416B2 JP57028398A JP2839882A JPS5948416B2 JP S5948416 B2 JPS5948416 B2 JP S5948416B2 JP 57028398 A JP57028398 A JP 57028398A JP 2839882 A JP2839882 A JP 2839882A JP S5948416 B2 JPS5948416 B2 JP S5948416B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- color
- light pen
- circuit
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/037—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor using the raster scan of a cathode-ray tube [CRT] for detecting the position of the member, e.g. light pens cooperating with CRT monitors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Position Input By Displaying (AREA)
Description
【発明の詳細な説明】
本発明はライトペンを用いてCRT画面での表示画像の
制御を行なう画像表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display device that uses a light pen to control a display image on a CRT screen.
この種画像表示装置は、その汎用性の点から各方面に多
用されており、特にカラー化された表示装置はグラフィ
ックディスプレイ分野で不可欠なものとなりつつある。
このカラー表示装置の場合、単純な色画像を表示させる
にはそれほど問題とはならないが、複雑な色画像のとき
は単に色合いの一定した指定色だけでは微妙な色画像が
できない場合がある。そのような場合には最終的なCR
Tにおいて赤、緑、青の各色ごとの色合いをアナログ的
に微調整するしか方法はなく、一般性に欠ける問題点が
あつた。This type of image display device is widely used in various fields due to its versatility, and color display devices in particular are becoming indispensable in the field of graphic displays.
In the case of this color display device, there is not much of a problem when displaying a simple color image, but in the case of a complex color image, it may not be possible to produce a subtle color image simply by using designated colors with a constant hue. In such cases, the final CR
In T, the only way to do this is to fine-tune the hue of each color of red, green, and blue in an analog way, which caused the problem of lack of generality.
本発明はこのような問題点に鑑みてなされたもフ ので
あつて、ライトペンの指示によつて赤、緑、青の3原色
のそれぞれについての階調の制御が行なえるようにした
画像表示装置を提供するものである。The present invention has been made in view of these problems, and provides an image display in which the gradation of each of the three primary colors of red, green, and blue can be controlled by instructions from a light pen. It provides equipment.
第1図は本発明装置によるCRT画面を示してワ おり
、Iは画像情報が表示される画像領域、…はこの画像領
域Iでの表示動作の指示をする指示領域、である。FIG. 1 shows a CRT screen according to the present invention, where I is an image area where image information is displayed, and . . . are instruction areas for instructing display operations in this image area I.
そしてこの指示領域■には第2図にその詳細が示されて
いるように、表示色を指定する色指定領域A、該色指定
領域Aでの指定色の各3原色ごとの階調を示すとともに
その各色ごとの階調の制御を行なう階調制御領域B、ラ
イトペンで描画する際の描画線の太さを指示する太さ領
域C、別途ライトペンで指示された間隔のメツシユを表
示せしめるメツシユ領域D、予め定められた間隔のスケ
ールを表わすスケール領域E1テレビカメラからの入力
を有効とするカメラ領域F、このカメラ入力を固定画像
としてメモリに取込むフリーズ領域G、上下左右の直線
書きを指示する水平垂直直線指定領域H、直線書きの始
点と終点、あーよびメツシユ表示の際の間隔指定のため
の定点指定領域J、該定点指定された2点間の直線を描
かせる直線領域K1中抜き円を描かせる中空円領域L、
中抜き矩形を描かせる中空矩形領域M、画像の拡大を指
示する拡大領域N、表示線で囲まれた表示箇所を塗りつ
ぶす塗布領域0、塗りつぶし円を描かせる円領域P、塗
りつぷし矩形を描かせる矩形領域Q、表示色の変更を指
示するカラーチエンジ領域R、予め定められた表示ブロ
ツクを転送するムーブ領域S、不要色は除き、必要色の
みを転送するムーブスーパ領域T、拡大転送するムーブ
エンラージ領域U、必要色のみを拡大転送するムーブエ
ンラージスーパ領域V、単位動作間の待ち時間を制御指
示する第1タイマ領域W、動作速度を制御指示する第2
3tイマ領域X、およびこれらのタイマ領域でのタイマ
時間の指示をするメイマ時間領域Y、とが区画されてい
る。次のこのような各表示領域が区画されて表示する画
像表示装置の内部構成について第3図を参照しつつ説明
する。As shown in detail in Fig. 2, this instruction area (■) shows a color specification area A for specifying the display color, and the gradations for each of the three primary colors of the specified color in the color specification area A. At the same time, a gradation control area B controls the gradation of each color, a thickness area C specifies the thickness of the line to be drawn when drawing with a light pen, and a mesh at intervals specified with a separate light pen is displayed. mesh area D, scale area E that represents a scale at predetermined intervals; camera area F that enables input from the television camera; freeze area G that captures this camera input into memory as a fixed image; A horizontal/vertical straight line designation area H for specifying, a fixed point designation area J for specifying the starting point and end point of straight line drawing, and an interval when displaying an a-yomime, and a straight line area K1 for drawing a straight line between the two designated fixed points. Hollow circular area L for drawing a punched circle,
A hollow rectangular area M for drawing a hollow rectangle, an enlargement area N for instructing to enlarge the image, a coating area 0 for filling in the display area surrounded by the display line, a circular area P for drawing a fill-in circle, and a fill-in rectangle for drawing. a rectangular area Q for changing the display color, a color change area R for instructing a change in display color, a move area S for transferring a predetermined display block, a move super area T for transferring only necessary colors without unnecessary colors, and a move enlarge area for enlarging and transferring. area U, move enlarge super area V for enlarging and transferring only necessary colors, first timer area W for controlling and instructing waiting time between unit operations, and second timer area for controlling and instructing operation speed.
A 3t timer area X and a timer time area Y for instructing timer times in these timer areas are divided. Next, the internal configuration of an image display device that displays partitioned display areas will be described with reference to FIG. 3.
1,2は主、補助CRTで、各CRT1,2の画面を指
示するライトペン3が設けられている。1 and 2 are main and auxiliary CRTs, and a light pen 3 for indicating the screen of each CRT 1 and 2 is provided.
ライトペン3で指示することによつて得られるライトペ
ン信号は主、補助判定回路4に印加され、ウイトペン3
が指示しているCRTが判定されるとともにライトペン
信号処理回路5、ライトペンアドレス決定回路6を経て
中央処理装置(CPU)に与えられ、最終的にはこのC
PUに連なつたフロツピーメモリ7,7,7にコントロ
ーラ8を介して記憶される。またこのフロツピーメモリ
7,7,7に蓄えられている画像情報はCPUを経て入
力切換回路9に与えられ、1対のRAM10,10,1
1,11によつて構成されているビデオRAM12,1
3に一時的に読出され、各RAM10,10,11,1
1に対応して設けられたシフトレジスタ14,15,1
6,17、いずれのビデオRAM12,13の内容を読
出すのかの選択を行なうセレクタ18,19および主、
補助各CRT1,2にそれぞれ対応づけられた表序溝1
御回路20,21を経て各CRT1,2に供給され、表
示される。22はA/D変換回路23を介して上記入力
切換回路9に連なつたテレビカメラで、フロツピーメモ
リ7,7,7からの画像情報に代えて該カメラ22での
撮像画像情報が入力され、CRT1,2で表示されると
ともに、その撮像画像情報は必要に応じてCPUを経て
フロツピーメモリ7,7,7に貯えられる。A light pen signal obtained by instructing with the light pen 3 is applied to the main and auxiliary judgment circuits 4,
The CRT indicated by the CRT is determined and sent to the central processing unit (CPU) via the light pen signal processing circuit 5 and the light pen address determination circuit 6, and finally the CRT
The data is stored via a controller 8 in floppy memories 7, 7, 7 connected to the PU. Further, the image information stored in the floppy memories 7, 7, 7 is given to the input switching circuit 9 via the CPU, and is sent to a pair of RAMs 10, 10, 1.
Video RAM 12, 1 configured by 1, 11
3, and each RAM 10, 10, 11, 1
Shift registers 14, 15, 1 provided corresponding to 1
6, 17, selectors 18, 19 for selecting which of the video RAMs 12, 13 the contents are to be read out;
Table ordinal groove 1 corresponding to each auxiliary CRT 1 and 2
The signal is supplied to each CRT 1, 2 via control circuits 20, 21 and displayed. Reference numeral 22 denotes a television camera connected to the input switching circuit 9 via an A/D conversion circuit 23, to which image information captured by the camera 22 is input in place of the image information from the floppy memories 7, 7, 7. , CRTs 1 and 2, and the captured image information is stored in floppy memories 7, 7, 7 via the CPU as necessary.
24は士記主CRT1とその対応表示制御回路20との
間に設けられたフラツシユ禁止回路で、ライトペン3で
CRT画面を指示したときにその指示箇所を明らたにす
るために通常フラツシユさせる動作をこの主CRT1に
限つて禁止せしめるものである。Reference numeral 24 denotes a flash prohibition circuit provided between the main CRT 1 and its corresponding display control circuit 20, which normally flashes to make the indicated location clear when the light pen 3 indicates the CRT screen. The operation is prohibited only for this main CRT 1.
このフラツシユ禁止回路24を設けた理由はこの主CR
T1が外部システム、たとえば放送局であれば送信装置
とか多数のモニタテレビとか直接多数の人に見られる画
像そのものを表示しているので、斯るフラツシングは画
像を見づらいものとしているという考え型に起因して}
り、当然オペレータ用の補助CRT2に対してはフラツ
シユは禁止されていない。したがつてこのフラツシユ禁
止回路24から外部システムヘのRGB信号ならびにカ
ラーエンコーダ25を介してのNTSC信号が出力され
ている026は上記CPUに連なつたI/0回路で、ラ
イトペン3で指示された箇所をフラツシユさせるフラツ
シユ回路27、および上記したメツシユ領域Dで指示さ
れたときにメツシユを表示させるメツシユ回路28を経
て表示制御回路20,21に信号が供給される。29は
■/0回路26にランプ回路30を介して連なつたラン
ブで、各種の状態表示が行なわれる。The reason for providing this flash prohibition circuit 24 is this main CR.
Since T1 is an external system, for example, a broadcasting station, it is a transmitting device or a large number of monitor televisions that display the image itself that can be seen directly by many people, so this flashing is caused by the idea that it makes the image difficult to see. do}
Of course, flashing is not prohibited for the auxiliary CRT 2 for the operator. Therefore, 026, from which the RGB signals to the external system and the NTSC signals via the color encoder 25 are output from the flash prohibition circuit 24, is an I/0 circuit connected to the above-mentioned CPU. A signal is supplied to the display control circuits 20 and 21 through a flash circuit 27 that flashes the area where the mesh is displayed, and a mesh circuit 28 that displays a mesh when instructed to do so in the mesh area D mentioned above. A lamp 29 is connected to the /0 circuit 26 via a lamp circuit 30, and is used to display various statuses.
31は操作面に設けられたスイツチで、スイツチ回路3
2を介してCPUに連なつている〇33はCPUに連な
つたCRT制御回路、34はこのCRT制御回路33と
CPUとに関連づけられたRAM制御回路、35はCR
T制御回路33ならびに外部回路からの同期信号を受取
る同期分離回路36に関連したクロツク回路、37はC
PUに連なり、上記セレクタ18,19のセレクト動作
を制御する主、補助切換回路、38は斯るシステムの動
作を司どるプログラムが格納されたROMである〇次に
第4図は土記した表示制御回路20,21の内部構成の
一部を示しており、同図において、40は通常の表示情
報d。31 is a switch provided on the operation surface, switch circuit 3
2, 33 is a CRT control circuit connected to the CPU, 34 is a RAM control circuit associated with this CRT control circuit 33 and the CPU, and 35 is a CR
A clock circuit 37 is associated with the T control circuit 33 and the synchronization separation circuit 36 that receives synchronization signals from an external circuit.
The main and auxiliary switching circuits are connected to the PU and control the selection operations of the selectors 18 and 19, and 38 is a ROM in which a program that controls the operation of the system is stored.Next, Figure 4 shows the indicated display. A part of the internal configuration of the control circuits 20 and 21 is shown, and in the figure, 40 is normal display information d.
,d,,d2,d3をラツチするラツチ回路、41,4
2,43はこの表示情報d。,d1,d2,d3が入力
される赤、緑、青の3原色にそれぞれ対応したカラーレ
ジスタでそれぞれ各色の対応したD/A変換回路(図示
せず)に連なつている。44は上記ラツチ出力と階調変
更時に入力される変更入力m。, d, , d2, d3 latch circuit, 41, 4
2, 43 is this display information d. , d1, d2, and d3 are color registers corresponding to the three input primary colors of red, green, and blue, respectively, and are connected to D/A conversion circuits (not shown) corresponding to each color. 44 is the latch output and a change input m that is input when changing the gradation level.
,m1,m2,m3とを切換えるセレクタ回路で、上記
各カラーレジスタ41,42,43のアドレス端子に連
なつている。45はラツチ回路40、セレクタ回路44
、卦よび各カラーレジスタ41,42,43の動作を制
御するコントローラである。, m1, m2, and m3, and is connected to the address terminals of each of the color registers 41, 42, and 43. 45 is a latch circuit 40 and a selector circuit 44
, and the operation of each color register 41, 42, 43.
次に本発明の主要部である色指定領域Aならびに階調制
御領域Bについての説明を加える。Next, the color specification area A and the gradation control area B, which are the main parts of the present invention, will be explained.
色指定領域Aは図示のごとく、16色の指定箇所があり
、その左端から順々にCRT地色の灰色、白色、および
赤、緑、青の3原色の5箇所が固定色として定められて
おり、残る11箇所は任意に設定することができる。ま
た階調制御領域Bは、赤、緑、青の3原色にそれぞれ対
応したスケール箇所BS1,BS2,BS3とが区画さ
れて}り、さらに各スケール箇所に対応して階調を数字
表示する数字箇所BN1,BN2,BN3が設けられて
いる。そして各スケール箇所BSはそれぞれ各色ごとに
棒グラフ表示で16階調が表示可能であり、また数字箇
所BNもそれぞれO−Fの16階調表示される。たとえ
ば3原色がすべて最高階調のときはすべてのスケール箇
所BS1,BS2,BS3の全領域が各色で表示されて
おり、またすべての数字箇所BN1,BN2,BN3も
すべてF表示であり、またそのときの表示色は最高調の
白色である。また赤色のみの表示でも濃い最高調の表示
から淡い赤表示が可能である。そしてこの各色ごとの階
調の変更は、スケール箇所BSの上側をライトペン3で
指示することによつて階調はその指示回数に応じて上昇
し、また下側を指示することによつてその指示回数に応
じて階調は低下する。ノ
つ
第5図は斯る機能を達成せしめるための構成の一例を示
しており、たとえば3原色のうちの赤色のみについて詳
述する。As shown in the figure, the color designation area A has 16 color designation locations, and five locations, starting from the left end, are defined as fixed colors: gray and white of the CRT background color, and the three primary colors of red, green, and blue. The remaining 11 locations can be set arbitrarily. In addition, the gradation control area B is divided into scale locations BS1, BS2, and BS3 corresponding to the three primary colors of red, green, and blue, respectively, and a number that numerically displays the gradation corresponding to each scale location. Locations BN1, BN2, and BN3 are provided. Each scale location BS can display 16 gradations in a bar graph display for each color, and the numerical location BN can also be displayed in 16 gradations from O to F. For example, when all three primary colors are at the highest gradation, the entire area of all scale points BS1, BS2, and BS3 is displayed in each color, and all number points BN1, BN2, and BN3 are also all displayed in F, and The display color is the highest tone white. Furthermore, even if only red is displayed, it is possible to display from the darkest tone to the lightest red. To change the gradation for each color, by pointing the upper side of the scale point BS with the light pen 3, the gradation will increase according to the number of times the instruction is made, and by pointing the lower side, the gradation will increase according to the number of times the instruction is made. The gradation level decreases depending on the number of instructions. FIG. 5 shows an example of a configuration for achieving such a function, and for example, only red among the three primary colors will be described in detail.
ビデオRAM12,13からのカラービデオ信号は第1
のセレクメ50を経てカラーレジスタ41に供給される
0また赤色、ならびに灰色の固定データが導入されてい
る固定レジスタ51,52は第2のセレクタ53を介し
て第1セレクタ50に連なつて訃り、適宜赤色、灰色の
色情報を供給している。54はライトペン3が階調制御
領域Bの赤色に該当するスケールBS指示アドレスを判
定する判定回路で、上側の色示のときはアツプ信号uを
、下側指示のときはダウン信号dを、それぞれ出力する
。The color video signals from the video RAMs 12 and 13 are
Fixed registers 51 and 52 into which 0, red, and gray fixed data are supplied to the color register 41 via the selector 50 are connected to the first selector 50 via the second selector 53. , and supplies red and gray color information as appropriate. 54 is a determination circuit for determining the scale BS instruction address corresponding to the red color of the gradation control area B by the light pen 3; when the light pen 3 indicates the upper color, it sends an up signal u; when it indicates the lower color, it sends a down signal d; Output each.
55は初期データが導入されているアツプダウンカウン
タで、判定回路54からのアツプ、ダウン信号u,dに
よつてその内容を1つずつ加減算する。Reference numeral 55 denotes an up/down counter into which initial data is introduced, and its contents are incremented or subtracted one by one according to the up and down signals u and d from the determination circuit 54.
56は階調制御領域をゲートするゲート回路で、RAM
12,13の読出しアドレスが導入されるとともに士記
第1セレクタ50のセレクト動作を制御する信号を出力
する。56 is a gate circuit that gates the gradation control area;
The read addresses 12 and 13 are introduced, and a signal for controlling the selection operation of the first selector 50 is output.
57は階調制御領域Bの赤色スケールBS0Y方向の最
下位アドレスが導入されゲー卜回路56のゲート出力に
よつて計数動作をするカウン夕、58はこのカウンタ5
7と上記アツプダウンカウンタ55との内容を比較する
比較回路で、その比較出力によつて土記第2のセレクタ
53のセレクト動作が制御される。57 is a counter into which the lowest address in the direction of the red scale BS0Y of the gradation control area B is introduced and performs a counting operation based on the gate output of the gate circuit 56; 58 is the counter 5;
7 and the up-down counter 55, and the selection operation of the second selector 53 is controlled by the comparison output.
またアツプダウンカウンタ55のカウント出力ならびに
判定回54のアツプ、ダウン信号u,d<7)OR出力
は直接カラーレジスタ41に供給されてその時々に応じ
た色表示を設定している〇次にメツシユ領域Dならびに
メツシユ回路28に関連する箇所の説明を行なう。In addition, the count output of the up-down counter 55 and the up and down signals u, d<7) OR output of the judgment circuit 54 are directly supplied to the color register 41 to set the color display according to the occasion. The parts related to area D and the mesh circuit 28 will be explained.
このメツシユ領域Dを指示することによつて予め定点指
定領域Jの指示によつて指定されたピツチのメツシユを
表示するのであるが、このときのメツシユ表示色はその
箇所の表示色と区別しやすいものが好ましい。一方、色
指定領域Aの色決定は上述したごとく、任意ではあるが
、両側がらそれぞれ反対色を配置するのが使用上便利で
ある0すなわち補色関係もしくはそれに近い色が対称位
置に配置されている。したがつてこのメツシユ表示色は
その対称位置の色とするのがメツシユを明確なものとす
る意味から好適である。このようなメツシユ表示を行な
わしめるための内部構成の一例を第6図に示す。ビデオ
RAM12,13に貯えられたビデオ信号は直接、なら
びに上記した対称位置の色信号に表示色を反転する反転
回路60を介してセレクタ61に供給されている。62
はメツシユ位置を示すアドレス信号が導入されるメツシ
ユレジスタでこのレジスタ62に貯えられたメツシユア
ドレスはピデオRAM12,13の読出しアドレスとの
比較が行なわれる比較回路63に供給され、その比較出
力がセレクタ61のセレクト動作を制御している。By designating this mesh area D, the mesh at the pitch specified in advance by the instruction in the fixed point designation area J is displayed, and the mesh display color at this time is easy to distinguish from the display color at that location. Preferably. On the other hand, as mentioned above, the color of the color specification area A is determined arbitrarily, but it is convenient for use to arrange opposite colors on both sides. . Therefore, it is preferable that the mesh display color be the color of the symmetrical position, in order to make the mesh clear. FIG. 6 shows an example of an internal configuration for performing such mesh display. The video signals stored in the video RAMs 12 and 13 are supplied to the selector 61 both directly and via an inversion circuit 60 that inverts the display color to the color signal at the symmetrical position described above. 62
is a mesh register into which an address signal indicating the mesh position is introduced; the mesh address stored in this register 62 is supplied to a comparison circuit 63 which compares it with the read address of the video RAMs 12 and 13, and the comparison output is It controls the selection operation of the selector 61.
すなわち読出しアドレスがメツシユアドレスと一致した
ときに反転回路60側に切換わつて反転色表示がなされ
る。また本発明装置においては主、補助CRT1,2間
で交互に部分的に画像転送が可能であり、ライトペン3
でムーブ領域Sを指示したときに行なわれる。That is, when the read address matches the mesh address, the display is switched to the inverting circuit 60 and an inverted color display is performed. In addition, in the device of the present invention, partial image transfer is possible alternately between the main and auxiliary CRTs 1 and 2, and the light pen 3
This is carried out when the move area S is designated with .
すなわちオペレーシヨンとしては、たとえば主CRT1
からの補助CRT2へ転送の場合は主CRT1の転送す
べき箇所をライトペン3で指示した後、このムーブ領域
Sを指示し、次にその画像の転送先をライトペン3で指
示することによつて画像転送が完了する。この転送動作
を行なわしめるための内部構成を第7図に示す。70は
転送すべき箇所を指示するレジスタで、該レジスタ70
の内容は各CRT1,2にそれぞれ対応したビデオRA
M12,13のアドレス信号と比較回路71で比較され
、その比較結果に基づいて書込み読出し制御回路72が
作動し、該制御回路72からのリード、ライト信号R/
Wが上記各ビデオRAM12,13に供給されている。In other words, as an operation, for example, the main CRT1
In the case of transferring the image to the auxiliary CRT 2, use the light pen 3 to indicate the part of the main CRT 1 that should be transferred, then indicate this move area S, and then indicate the destination of the image using the light pen 3. The image transfer is completed. FIG. 7 shows the internal configuration for performing this transfer operation. 70 is a register that indicates the location to be transferred;
The contents are video RA corresponding to each CRT1 and 2.
A comparison circuit 71 compares the address signals of M12 and M13, and a write/read control circuit 72 operates based on the comparison result, and a read/write signal R/W from the control circuit 72 is activated.
W is supplied to each of the video RAMs 12 and 13.
また上記比較回路71での比較結果によつてビデオRA
M12,13に対するバス制御回路73が駆動される構
成になつている〇次にこのような画像の転送の際に必要
色のみを転送することのできるムーブスーパ領域Tに関
連するオペレーシヨンならびにその動作について考えて
みる。Also, based on the comparison result of the comparison circuit 71, the video RA
The configuration is such that the bus control circuit 73 for M12 and M13 is driven.Next, we will explain the operation related to the move super area T that can transfer only the necessary colors when transferring such an image, and its operation. I'll think about it.
転送すべき箇所をライトペン3で指示し、次にムーブス
ーパ領域T、色指定領域Aの転送不要色、の順で指示し
た後、最後に転送画像の転送先箇所をライトペン3で指
示することによつて、必要色のみの画像転送が実行され
る。第8図に斯る動作を実行せしめるための内部構造の
一例を示す。同図は主CRT1から補助CRT2への画
像転送の際の例示がなされており、80は転送不要色が
入力される色レジスタで、各CRT1,2に対応したビ
デオRAM12,13へのビデオ信号とこの色レジスタ
80との一致が一致回路81で検出され、一致が検出さ
れた時点でビデオRAM13への書込み信号WRを禁止
する禁止ゲート82が設けられている。次にタイマ領域
W,Xについての説明を加える。Indicate the area to be transferred with the light pen 3, then instruct the move super area T, the color not to be transferred in the color specified area A, and finally specify the destination area of the transfer image with the light pen 3. Accordingly, image transfer of only the necessary colors is executed. FIG. 8 shows an example of an internal structure for executing such an operation. The figure shows an example of image transfer from the main CRT 1 to the auxiliary CRT 2. 80 is a color register into which colors not required to be transferred are input, and the video signals to the video RAMs 12 and 13 corresponding to each CRT 1 and 2 are input. A match with this color register 80 is detected by a match circuit 81, and an inhibit gate 82 is provided to inhibit the write signal WR to the video RAM 13 at the time when the match is detected. Next, timer areas W and X will be explained.
ライトペン3による第1のタイマ領域Wの指示によつて
たとえば1本の直線書きから次の直線書きに移る時間の
制御が行なわれるのであるが、その時間の指示はタイマ
時間領域Yをライトペンで指示することによつてO.1
秒間から最長9.9秒間の選択が行なえる。また第2の
タイマ領域Xの場合はたとえば直線書きそのものの速度
の遅延が行なわれるもので、この場合も同様に0,1秒
から9.9秒に至る時間設定がタイマ時間領域Yの指示
によつて行なえる。また塗布領域0の指示があつたとき
は図形の塗布動作はライトペン3で指示された箇所から
左上方向ならびに右上方向に図形の上端部を探し、その
箇所から指定色の塗布動作が開始される。For example, the time required to move from one straight line writing to the next straight line writing is controlled by the instruction in the first timer area W by the light pen 3. O. 1
You can select from seconds up to 9.9 seconds. In the case of the second timer area You can do it by twisting it. Furthermore, when an instruction for coating area 0 is given, the operation of applying the figure searches for the upper end of the figure in the upper left and upper right directions from the specified location with the light pen 3, and starts applying the specified color from that location. .
また円内を塗りつぶす円領域0の指示があつたときはそ
の中心位置と該中心位置からの半径に該当する位置をラ
イトペン3で指示することによつてまず円の外周が描か
れ、太さ領域Cの指示によつて指示された太さの線で順
々に円の内側が塗りつぶされていく。また矩形の内部を
塗りつぶす矩形領域Qの指示のときもライトペン3でそ
の矩形の対角頂点の2点を指示することによつてまずそ
の外周が描かれ、然る後その矩形の内部が下側もしくは
上側から順々に塗りつぶされていく。なお、この塗りつ
ぶし方向もライトペン3の指示で行なわれるが、この塗
りつぶし方向の選択はたとえば棒グラフを描いていく際
に有効であろう。第9図はさらに本発明装置の持つ編集
機能を実行するための内部構成が示されて}り、たとえ
ば主CRT1で図形、文字等の原図を画面いつぱいに作
成し、それを補助CRT2の一部に縮小転送せしめるこ
とによつて補助CRT2画面に多数の縮小図形、文字を
集めたデータバンクを作成せしめるための構成である0
図は主CRT1画面で表示された図形、文字を補助CR
T2画面に転送して同画面上にデータバンクを作成する
場合を示して訃り、90は縮小転送すべき補助CRT2
画面の箇所をライトペン3が指示した際のアドレスを判
定するアドレス判定回路で、該回路90での判定に基づ
いてアドレス発生回路91から補助CRT2に対応した
ビデオRAM13に対する書込みアドレスが発生される
。Also, when a circle area 0 is specified to be filled in, the outer circumference of the circle is first drawn by specifying the center position and a position corresponding to the radius from the center position with the light pen 3, and the thickness is The inside of the circle is successively filled with lines of the thickness specified by the area C instruction. Also, when specifying a rectangular area Q to fill in the inside of a rectangle, by specifying the two diagonal vertices of the rectangle with the light pen 3, the outer circumference is first drawn, and then the inside of the rectangle is drawn downward. It is filled in sequentially from the sides or top. Note that this filling direction is also specified by the light pen 3, and selection of this filling direction may be effective when drawing a bar graph, for example. FIG. 9 further shows the internal configuration for executing the editing function of the apparatus of the present invention. This is a configuration for creating a data bank that collects a large number of reduced figures and characters on the auxiliary CRT 2 screen by reducing and transferring them to
The figure shows the figures and characters displayed on the main CRT1 screen as an auxiliary CR.
90 shows the case of transferring to the T2 screen and creating a data bank on the same screen, and 90 is the auxiliary CRT2 to be reduced and transferred.
An address determination circuit determines the address when the light pen 3 indicates a location on the screen, and an address generation circuit 91 generates a write address for the video RAM 13 corresponding to the auxiliary CRT 2 based on the determination in the circuit 90.
同時にこの書込みアドレスはアドレス変換回路92にも
供給される。このアドレス変換回路92はビデオRAM
13のアドレスに対応する主CRT1のビデオRAM1
2の代表的なアドレスを発生するもので、該RAM12
ヘそのアドレスを供給している。そしてこのアドレス変
換回路92にはその代表的なアドレスを作成するための
CRT1画面のX方向ピツチデータを与えるXレジスタ
93、Y方向ピツチデータを与えるYレジスタ94}よ
び初期値が設定される初期値レジスタ95が接続されて
いてX方向、Y方向、それぞれの縮小比等の設定が行な
われる。な}、上記アドレス発生回路91からはビデオ
RAM13への書込み信号WR、およびビデオRAM1
2への読出し信号RD、が発生する〇本発明は以上の説
明から明らかなごとく、表示色の各3原色ごとにそれぞ
れの階調を制御することができる構成であるので、任意
の色表示が可能であると同時にその階調制御もライトペ
ンによるデジタル的な方法で行なえる。したがつてオペ
レータに対する負担もわずかでまたその階調の状況表示
は面積で行なわれるので、その状況を一目で知ることが
でき、この主画像表示装置の汎用性を高めることができ
る。さらに本発明装置に}ける各色ごとの階調の制御は
階調表示領域の士側を指示することによつて高まク、下
側を指示することによつて低下せしめる構成であるので
、階調制御が極めて容易となる〇At the same time, this write address is also supplied to address conversion circuit 92. This address conversion circuit 92 is a video RAM.
Video RAM 1 of main CRT 1 corresponding to 13 addresses
2 representative addresses, and the RAM 12
supplying that address. This address conversion circuit 92 includes an X register 93 that provides X-direction pitch data of the CRT 1 screen to create a representative address, a Y register 94 that provides Y-direction pitch data, and an initial value register 95 that stores an initial value. are connected, and settings such as the reduction ratio in the X direction and Y direction are performed. }, the address generation circuit 91 sends a write signal WR to the video RAM 13, and a write signal WR to the video RAM 1.
As is clear from the above description, the present invention has a configuration in which the gradation can be controlled for each of the three primary colors of the display color, so that any color display can be performed. Not only is this possible, but the gradation can also be controlled digitally using a light pen. Therefore, the burden on the operator is small, and since the gradation status is displayed by area, the status can be known at a glance, and the versatility of this main image display device can be increased. Furthermore, the gradation control for each color in the apparatus of the present invention is configured such that the gradation is increased by specifying the lower side of the gradation display area, and decreased by specifying the lower side of the gradation display area. Adjustment control becomes extremely easy〇
第1図はCRT画面の正面図、第2図はCRT画面の指
示領域の拡大正面図、第3図は本発明装置の内部構成を
示すブロツク図、第4図、第5図、第6図、第7図、第
8図ならびに第9図はそれぞれ本発明装置の内部構成の
各部の詳細ブロツク図であつて、1,2はCRT、3は
ライトペン、12,13はビデオRAM、20,21は
表示制御回路、41,42,43はカラーレジスタ、5
0,53はセレクタ、54は判定回路、55,57はカ
ウンタ、58は比較回路、60は反転回路、61はセレ
クタ、63は比較回路、71は比較回路、72,73は
制御回路、80は色レジスタ、81は一致回路、90は
アドレス判定回路、91はアドレス発生回路、92はア
ドレス変換回路、をそれぞれ示している。FIG. 1 is a front view of the CRT screen, FIG. 2 is an enlarged front view of the instruction area of the CRT screen, FIG. 3 is a block diagram showing the internal configuration of the device of the present invention, and FIGS. 4, 5, and 6. , FIG. 7, FIG. 8, and FIG. 9 are detailed block diagrams of each part of the internal configuration of the apparatus of the present invention, in which 1 and 2 are CRTs, 3 is a light pen, 12 and 13 are video RAMs, 20, 21 is a display control circuit; 41, 42, 43 are color registers; 5
0 and 53 are selectors, 54 is a determination circuit, 55 and 57 are counters, 58 is a comparison circuit, 60 is an inversion circuit, 61 is a selector, 63 is a comparison circuit, 71 is a comparison circuit, 72 and 73 are control circuits, and 80 is a A color register, 81 a coincidence circuit, 90 an address judgment circuit, 91 an address generation circuit, and 92 an address conversion circuit are shown, respectively.
Claims (1)
行なわれるライトペンを備えた画像表示装置において、
上記CRT画面には画像情報が出力される画像領域と、
表示動作の指示をする指示領域と、が区画されており、
該指示領域には少なくとも表示色を指定する色指定領域
と、該色指定領域で指示した色の階調の制御を行なう階
調制御領域と、が設けられており、さらにこの階調制御
領域は、赤、緑、青の3原色に対応してその各色ごとの
階調に応じた面積で表示が行なわれるとともにその各3
原色ごとの階調の制御がライトペンの指示によつて行な
われることを特徴としたライトペンを用いた画像表示装
置。 2 上記各3原色ごとの階調制御はライトペンで各3原
色に割当てられた表示領域の上側を指示することによつ
て高まり、下側の指示によつて低下する構成であること
を特徴とした特許請求の範囲第1項記載のライトペンを
用いた画像表示装置。[Claims] 1. An image display device equipped with a light pen in which information is written by pointing on a CRT screen,
The CRT screen has an image area where image information is output,
An instruction area for instructing display operations is divided,
The instruction area is provided with at least a color specification area for specifying a display color, and a gradation control area for controlling the gradation of the color specified in the color specification area. , the area corresponding to the gradation of each color corresponds to the three primary colors of red, green, and blue, and each of the three primary colors is displayed.
An image display device using a light pen, characterized in that the gradation of each primary color is controlled by instructions from the light pen. 2. The gradation control for each of the three primary colors is increased by indicating the upper side of the display area assigned to each of the three primary colors with the light pen, and is decreased by indicating the lower side. An image display device using a light pen according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57028398A JPS5948416B2 (en) | 1982-02-23 | 1982-02-23 | Image display device using a light pen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57028398A JPS5948416B2 (en) | 1982-02-23 | 1982-02-23 | Image display device using a light pen |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58144942A JPS58144942A (en) | 1983-08-29 |
JPS5948416B2 true JPS5948416B2 (en) | 1984-11-26 |
Family
ID=12247554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57028398A Expired JPS5948416B2 (en) | 1982-02-23 | 1982-02-23 | Image display device using a light pen |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5948416B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU586948B2 (en) * | 1987-03-16 | 1989-07-27 | Sharp Kabushiki Kaisha | Image signal processor |
-
1982
- 1982-02-23 JP JP57028398A patent/JPS5948416B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS58144942A (en) | 1983-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4808989A (en) | Display control apparatus | |
US4754204A (en) | Digital apparatus for convergence correction | |
KR100362071B1 (en) | Single frame buffer image processing system | |
US4868552A (en) | Apparatus and method for monochrome/multicolor display of superimposed images | |
US4524414A (en) | Numerical controller | |
JPS6178294A (en) | Correcting device for digital convergence | |
JPS6022864B2 (en) | image combination device | |
US4837562A (en) | Smoothing device | |
US5889527A (en) | Image-processing apparatus for displaying overlapped images and an image-processing method therein | |
KR920004118B1 (en) | Teletext receiver | |
US5774189A (en) | On screen display | |
US4763118A (en) | Graphic display system for personal computer | |
JPS5948416B2 (en) | Image display device using a light pen | |
JP3496100B2 (en) | Screen display circuit | |
JP2001103392A (en) | Image frame generating circuit and digital television system using it | |
JP2689165B2 (en) | Beam current adjuster for accelerator | |
JPH01273489A (en) | High definition television receiver | |
JPS5929894B2 (en) | Video display device | |
JPS6017112B2 (en) | Video display device | |
JPS6118549Y2 (en) | ||
JP2997601B2 (en) | Pseudo multiple scroll method by color change | |
JPS62198895A (en) | Half tone color processor | |
JPS6194891U (en) | ||
JPH0250487B2 (en) | ||
JPH08106544A (en) | Image processing method and image processor |