JPS5946128B2 - variable resistance circuit - Google Patents
variable resistance circuitInfo
- Publication number
- JPS5946128B2 JPS5946128B2 JP50038759A JP3875975A JPS5946128B2 JP S5946128 B2 JPS5946128 B2 JP S5946128B2 JP 50038759 A JP50038759 A JP 50038759A JP 3875975 A JP3875975 A JP 3875975A JP S5946128 B2 JPS5946128 B2 JP S5946128B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- effect transistor
- variable
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/12—One-port networks comprising only passive electrical elements as network components with at least one voltage- or current-dependent element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
Description
【発明の詳細な説明】
本発明は電子回路により構成される可変抵抗回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a variable resistance circuit constituted by an electronic circuit.
特に、双曲線的な可変特性を得ることのできるもので、
ディジタルコード信号あるいはパルス時間幅信号により
制御することのできる可変抵抗回路に関する。In particular, it is possible to obtain hyperbolic variable characteristics,
The present invention relates to a variable resistance circuit that can be controlled by a digital code signal or a pulse duration signal.
トランジスタのコレクタ・エミッタ間、あるいは電界効
果トランジスタのドレイン・ソース間に現われろ等価抵
抗値を、ベースあるいはゲート電極の入力信号により制
御して可変抵抗値を得る回路が従来から知られている。BACKGROUND ART Conventionally, circuits have been known in which a variable resistance value is obtained by controlling the equivalent resistance value appearing between the collector and emitter of a transistor or between the drain and source of a field effect transistor using an input signal to the base or gate electrode.
これらは、トランジスタや電界効果トランジスタ等の素
子の特性を直接に利用するもので、抵抗可変範囲が狭く
、多くは2乗特性あるいは372乗%性等、制御信号に
対して単純な応答の得られない欠点がある。These devices directly utilize the characteristics of elements such as transistors and field-effect transistors, and have a narrow resistance variable range, and most of them do not provide simple responses to control signals, such as square-law characteristics or 372nd power percent characteristics. There are no drawbacks.
またこれらの制御信号はアナログ電圧あるいは電流であ
り、適用される回路と調和しないことが多い。Additionally, these control signals are analog voltages or currents, which are often incompatible with the circuitry in which they are applied.
本発明は、電界効果トランジスタあるいはトランジスタ
等の素子の特性にかかわらず、入力信号に対して広い範
囲で反比例(双曲線)特性を有する可変抵抗回路を提供
することを目的とする。An object of the present invention is to provide a variable resistance circuit that has inversely proportional (hyperbolic) characteristics over a wide range to an input signal, regardless of the characteristics of elements such as field effect transistors or transistors.
また、入力制御信号として、ディジタルコード信号ある
いはパルス時間幅信号によることのできる可変抵抗回路
を提供することを目的とする。Another object of the present invention is to provide a variable resistance circuit that can use a digital code signal or a pulse duration signal as an input control signal.
本発明は電界効果トランジスタのドレイン電極とゲート
電極に設けられたループ回路を制御し、この電界効果ト
ランジスタのドレイン電極およびソース電極の間に生じ
る等価抵抗と、ソース電極に直列に接@された基準抵抗
R6の和を利用するよう備えられたものである。The present invention controls a loop circuit provided at the drain electrode and gate electrode of a field effect transistor, and controls the equivalent resistance generated between the drain electrode and source electrode of this field effect transistor and the reference connected in series with the source electrode. It is provided to utilize the sum of the resistors R6.
以下図面を用いて詳しく説明する。This will be explained in detail below using the drawings.
第1図は本発明の実施例回路構成図である。FIG. 1 is a circuit configuration diagram of an embodiment of the present invention.
図で1,2は可変抵抗回路の抵抗値を与えるための端子
、3は入力信号端子を示す。In the figure, 1 and 2 are terminals for providing the resistance value of the variable resistance circuit, and 3 is an input signal terminal.
AHe Az G2増幅器、Fは可変電位変換回路、Q
は電界効果トランジスタ、Roは基準抵抗器を示す。AHe Az G2 amplifier, F is variable potential conversion circuit, Q
indicates a field effect transistor, and Ro indicates a reference resistor.
端子1はバッファ増幅器A1を介して可変電位変換回路
Fに導かれている。Terminal 1 is led to variable potential conversion circuit F via buffer amplifier A1.
この制御入力は端子3より導かれ、出力は差動増幅器A
2の正入力端子に導かれている。This control input is led from terminal 3, and the output is the differential amplifier A.
2 positive input terminal.
増幅器A2の出力は電界効果トランジスタQのゲート電
極に結合され、ソース電極と増幅器A2の負人力が結ば
れている。The output of amplifier A2 is coupled to the gate electrode of field effect transistor Q, and the source electrode is connected to the negative voltage of amplifier A2.
ソース電極は基準抵抗R6を介して共通電位に接@され
ている。The source electrode is connected to a common potential via a reference resistor R6.
電界効果トランジスタQはNチャネル形である。Field effect transistor Q is of N-channel type.
ここで可変電位変換回路Fは、増幅回路でもあるいは減
衰回路でもよく、入力電圧に変換率Xを乗じた電圧を出
力する回路である。Here, the variable potential conversion circuit F may be an amplifier circuit or an attenuation circuit, and is a circuit that outputs a voltage obtained by multiplying the input voltage by a conversion rate X.
具体例については後の実施例で述べる。Specific examples will be described later in Examples.
このように構成された回路の動作を述べると、端子1お
よび端子20間に電圧が与えられ、そのときに端子1,
2の間を流れる電流をiとし、端子1,2間を外部から
見た等価抵抗實R0を求める。To describe the operation of the circuit configured in this way, a voltage is applied between terminals 1 and 20, and at that time, terminals 1 and 20
Let i be the current flowing between terminals 1 and 2, and find the equivalent resistance R0 between terminals 1 and 2 as seen from the outside.
端子1の電圧をEl とすれば、で、増幅器A、は単な
るバッファ増幅器であるので出力は同じ<El である
。If the voltage at terminal 1 is El, then since amplifier A is just a buffer amplifier, the output is the same <El.
可変電圧変換回路Fの出力点の電圧をR2とすれば
E =E −X ・・・・・・・・・・・・・
・・・・・・・・・・・・・・(の1
(ただしXは可変電圧変換回路Fの変換率)となる。If the voltage at the output point of variable voltage conversion circuit F is R2, then E = E −X ・・・・・・・・・・・・・・・
.........(1) (where X is the conversion rate of the variable voltage conversion circuit F).
増幅器A2は帰還量の十分大きい差動増幅器であり、電
界効果トランジスタQのゲート電極にはほとんど電流は
流れないので、増幅器A2の両人力点で
1Ro=E2 ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・(3)となる。Amplifier A2 is a differential amplifier with a sufficiently large amount of feedback, and almost no current flows through the gate electrode of field effect transistor Q, so at the power point of both amplifiers A2, 1Ro=E2...・・・・・・・・・
・・・・・・・・・・・・(3)
(21式、(3)式を(1)式に代入して等価抵抗値R
8を求めると
となる。(Equation 21, substituting equation (3) into equation (1), equivalent resistance value R
To find 8, we get 8.
すなわち、等価抵抗値が変数Xに逆比例して変化する可
変抵抗回路を得ることができろ。That is, it is possible to obtain a variable resistance circuit whose equivalent resistance value changes in inverse proportion to the variable X.
第2図は本発明実施例の回路構成図である。FIG. 2 is a circuit configuration diagram of an embodiment of the present invention.
この例では可変電位変換回路Fが、ディジタルコード信
号により制御されるよう構成されたものである。In this example, the variable potential conversion circuit F is configured to be controlled by a digital code signal.
この可変電位変換回路Fには梯子型ディジタル・アナロ
グ変換器(例えばアナログ・ディバイス社AD7520
)が使用され、ディジタルコード信号により人出力の電
圧比が制御される。This variable potential conversion circuit F uses a ladder type digital-to-analog converter (for example, Analog Devices AD7520).
) is used, and the voltage ratio of the human output is controlled by a digital code signal.
ここで、ディジタルコード列をり。Here, read the digital code string.
、Dl、・・・D、とすれば、上述べ4)式で
x=−(Do2° +D12−’ +・−+D R2
−nと表わすことができる。, Dl,...D, x=-(Do2° +D12-' +・-+D R2
-n.
第3図は本発明実施例回路構成図である。FIG. 3 is a circuit configuration diagram of an embodiment of the present invention.
この例では、可変電位変換回路FがカウンタCOの出力
により制御されるよう構成されている。In this example, the variable potential conversion circuit F is configured to be controlled by the output of the counter CO.
このように制御することにより、第4図または第5図に
示すような変化を示す可変抵抗値を得ることができる。By controlling in this way, it is possible to obtain a variable resistance value that shows changes as shown in FIG. 4 or FIG. 5.
第4図、第5図は可変抵抗値の時間変化を示す図である
。FIG. 4 and FIG. 5 are diagrams showing changes in variable resistance value over time.
また第3図の例では、増幅器A2の出力を抵抗器R1と
R2により電圧分割して増幅器A3に与えるよう構成さ
れている。Further, in the example shown in FIG. 3, the output of the amplifier A2 is voltage-divided by the resistors R1 and R2 and is applied to the amplifier A3.
R1とR2の値を適当に選ぶことにより、可変抵抗の変
化幅(レンジ)を任意に選ぶことができる。By appropriately selecting the values of R1 and R2, the variation width (range) of the variable resistance can be arbitrarily selected.
すなわち、この例では等価抵抗値RF、は(→の代りに となる。That is, in this example, the equivalent resistance value RF is (instead of → becomes.
第6図は本発明実施例の回路構成図である。FIG. 6 is a circuit configuration diagram of an embodiment of the present invention.
この例は可変電位変換回路Fに、増幅器A3による積分
回路を用い、スイッチSWを制御するよう構成したもの
である。In this example, the variable potential conversion circuit F is configured to use an integrating circuit including an amplifier A3 to control the switch SW.
スイッチSWを周期Ts、デユーティTXのパルス時間
幅信号で制御すれば、抵抗値RF、はパルス時間幅によ
り可変できることになる。If the switch SW is controlled by a pulse time width signal with a period Ts and a duty TX, the resistance value RF can be varied by the pulse time width.
すなわち、この可変電位変換回路Fの変換率Xは であるから、等価抵抗値R9は(→式からとなる。That is, the conversion rate X of this variable potential conversion circuit F is Therefore, the equivalent resistance value R9 is obtained from the formula (→).
なお、第6図の回路は可変電位変換回路Fの人出力で極
性が反転するので、反転増幅器A4を用いている。Note that the circuit shown in FIG. 6 uses an inverting amplifier A4 because the polarity is inverted by the output of the variable potential conversion circuit F.
このほか、可変電位変換回路Fに減衰回路を用い、これ
をパルス時間幅信号により制御するような回路を構成し
ても、同様に実施することができる。In addition, the same implementation is possible by using an attenuation circuit in the variable potential conversion circuit F and configuring a circuit that controls this by a pulse time width signal.
以上述べたように、電界効果トランジスタの素子単独の
ドレイン・ソース電極間の等価抵抗特性より広い変化幅
を備え、かつ素子単独の特性のいかんにかかわらず、人
力信号に対して双曲線的に変化することのできる可変抵
抗回路を得ることができる。As mentioned above, it has a wider range of change than the equivalent resistance characteristic between the drain and source electrodes of a field effect transistor element alone, and changes hyperbolically in response to a human input signal, regardless of the characteristics of the element alone. It is possible to obtain a variable resistance circuit that can be used as a variable resistance circuit.
なお、本発明の回路は演算増幅器の帰還回路抵抗として
、あるいは各種渭淀器の補償抵抗として使用し特に優れ
た効果がある。The circuit of the present invention has particularly excellent effects when used as a feedback circuit resistor of an operational amplifier or as a compensation resistor of various wave filters.
なお、上記実施例に述べた構成のほか、各種の変形回路
構成により本発明を実施することができる。In addition to the configurations described in the above embodiments, the present invention can be implemented with various modified circuit configurations.
特に、バッファ増幅器、反転増幅器あるいは減衰器等を
本発明による電流通路に挿入、省略あるいは置換し、こ
れに伴い増幅器の正負入力を入れ換える等による組合せ
は、無数に考えられることは言うまでもない。In particular, it goes without saying that countless combinations can be considered, such as inserting, omitting, or replacing a buffer amplifier, inverting amplifier, or attenuator, etc. in the current path according to the present invention, and accordingly swapping the positive and negative inputs of the amplifier.
また、上記説明は電界効果トランジスタQKNチャネル
形のものを用いた例を示したが、Pチャネル形のもので
あっても、エンハンスメント形でもディプレッション形
でも、またソース電極とドレイン電極を入れ換えても、
これに対応して差動増幅器A2の正負入力を適当に選ぶ
等により、同様に本発明の回路を構成することができる
。In addition, although the above explanation shows an example using a QKN channel type field effect transistor, it can be applied to a P channel type, enhancement type or depletion type, or even if the source and drain electrodes are interchanged.
Correspondingly, by appropriately selecting the positive and negative inputs of the differential amplifier A2, the circuit of the present invention can be constructed in a similar manner.
【図面の簡単な説明】
第1図は本発明実施例の回路構成図。
第2図は本発明実施例の回路構成図(ディジタルコード
信号制御)。
第3図は本発明実施例の回路構成図(バイナリカウンタ
制御)。
第4図、第5図は発生する抵抗値波形図。
第6図は本発明実施例の回路構成図(パルス時間幅信号
制御)。
1.2・・・等価抵抗端子、3・・・入力信号端子、A
1−A4・・・増幅器、Q・・・電界効果トランジスタ
、F・・・可変電位変換回路、CO・・・カウンタ、R
o・・・:基準抵抗器、R1,R2・・・抵抗器、C・
・・・コンデンサ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit configuration diagram of an embodiment of the present invention. FIG. 2 is a circuit configuration diagram (digital code signal control) of an embodiment of the present invention. FIG. 3 is a circuit configuration diagram (binary counter control) of an embodiment of the present invention. FIGS. 4 and 5 are diagrams of generated resistance value waveforms. FIG. 6 is a circuit configuration diagram (pulse time width signal control) of an embodiment of the present invention. 1.2...Equivalent resistance terminal, 3...Input signal terminal, A
1-A4...Amplifier, Q...Field effect transistor, F...Variable potential conversion circuit, CO...Counter, R
o...: Reference resistor, R1, R2... Resistor, C.
...Capacitor.
Claims (1)
のドレイン・ソース回路に直列に接続された抵抗、前記
電界効果トランジスタのドレインとソースのうち前記抵
抗が接続されない方の電極の電位に外部入力信号によっ
て制御される変換率を掛けて出力する可変電位変換回路
、および、非反転入力端子には前記可変電位変換回路の
出力電圧が加えられ反転入力端子には前記電界効果トラ
ンジスタのドレインとソースのうち前記抵抗が接続され
た力の電極の電位が加えられこれら2つの端子の電位が
等しくなるように前記電界効果トランジスタのゲートに
制御信号を出力する差動増幅器を具備し、前記電界効果
トランジスタと前記抵抗の直列回路の両端を抵抗発現端
子とする可変抵抗回路。1 a field effect transistor, a resistor connected in series to the drain-source circuit of the field effect transistor, and a potential of the electrode of the drain and source of the field effect transistor to which the resistor is not connected controlled by an external input signal; a variable potential conversion circuit that multiplies a conversion rate and outputs the output voltage; an output voltage of the variable potential conversion circuit is applied to a non-inverting input terminal; and an inverting input terminal is connected to the resistor of the drain and source of the field effect transistor; a differential amplifier that outputs a control signal to the gate of the field effect transistor so that the electric potential of the electrode of the applied force is applied to make the electric potential of these two terminals equal, and the series circuit of the field effect transistor and the resistor; A variable resistance circuit with both ends as resistance developing terminals.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50038759A JPS5946128B2 (en) | 1975-03-31 | 1975-03-31 | variable resistance circuit |
GB10657/76A GB1514136A (en) | 1975-03-31 | 1976-03-17 | Variable resistance circuit |
BR7601801A BR7601801A (en) | 1975-03-31 | 1976-03-24 | VARIABLE RESISTANCE CIRCUIT AND AMPLIFIER CIRCUIT ARISING OUT OF VARIABLE GAIN |
US05/670,673 US4013975A (en) | 1975-03-31 | 1976-03-26 | Variable resistance circuit |
AU12517/76A AU480986B2 (en) | 1975-03-31 | 1976-03-31 | Variable resistance circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50038759A JPS5946128B2 (en) | 1975-03-31 | 1975-03-31 | variable resistance circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51114048A JPS51114048A (en) | 1976-10-07 |
JPS5946128B2 true JPS5946128B2 (en) | 1984-11-10 |
Family
ID=12534201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50038759A Expired JPS5946128B2 (en) | 1975-03-31 | 1975-03-31 | variable resistance circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5946128B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5038761A (en) * | 1973-06-27 | 1975-04-10 |
-
1975
- 1975-03-31 JP JP50038759A patent/JPS5946128B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5038761A (en) * | 1973-06-27 | 1975-04-10 |
Also Published As
Publication number | Publication date |
---|---|
JPS51114048A (en) | 1976-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4110641A (en) | CMOS voltage comparator with internal hysteresis | |
JP3337669B2 (en) | Semiconductor integrated circuit | |
JPH0119297B2 (en) | ||
JPS58111416A (en) | Gain controlled amplifier | |
US4396890A (en) | Variable gain amplifier | |
KR830001935B1 (en) | Voltage comparator | |
JPH1084233A (en) | Waveform shaping circuit for function arithmetic circuit | |
GB2047492A (en) | Complementary transistor circuit | |
KR20030055758A (en) | Variable gain amplifier circuitry in automatic gain control | |
JPS5946128B2 (en) | variable resistance circuit | |
KR850000772B1 (en) | Differential amplifier having a lowpass characteristic | |
US4408094A (en) | Output circuit | |
WO2020172173A1 (en) | Compensation for binary weighted divider | |
EP0389943B1 (en) | Field effect transistor limiter circuitry | |
JPS5846888B2 (en) | Kahenteiko Cairo | |
TWI234337B (en) | Voltage to current converter | |
SU632050A1 (en) | Electrometric amplifier | |
KR900002019Y1 (en) | Electronic variable resistor | |
SU886207A1 (en) | Regulating device | |
JP2976439B2 (en) | Multi-gain amplifier | |
SU959231A1 (en) | Controllable voltage divider | |
KR900006822B1 (en) | Muting circuit fabricated in cmos lsi | |
JPH10276076A (en) | Semiconductor circuit | |
JPS5951166B2 (en) | Width increase circuit | |
SU1700750A1 (en) | Commutator with output voltage inversion |