JPS5945255B2 - Output pulse time width control circuit that takes monotonically increasing waveform pulses as input - Google Patents

Output pulse time width control circuit that takes monotonically increasing waveform pulses as input

Info

Publication number
JPS5945255B2
JPS5945255B2 JP52096659A JP9665977A JPS5945255B2 JP S5945255 B2 JPS5945255 B2 JP S5945255B2 JP 52096659 A JP52096659 A JP 52096659A JP 9665977 A JP9665977 A JP 9665977A JP S5945255 B2 JPS5945255 B2 JP S5945255B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
input
constant current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52096659A
Other languages
Japanese (ja)
Other versions
JPS5359349A (en
Inventor
孚 高橋
孝男 橋本
明憲 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
NEC Corp
Original Assignee
Kyocera Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Nippon Electric Co Ltd filed Critical Kyocera Corp
Priority to JP52096659A priority Critical patent/JPS5945255B2/en
Publication of JPS5359349A publication Critical patent/JPS5359349A/en
Publication of JPS5945255B2 publication Critical patent/JPS5945255B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は単調増加波形パルス、例えば三角波ないしその
類似波形パルスの時間巾制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time width control circuit for monotonically increasing waveform pulses, such as triangular waves or similar waveform pulses.

三角波ないしその類似波形パルスのように時間について
単調増加する入力波形パルスを、任意の時間巾の出力波
形パルスとして取り出すパルス時間巾制御回路には、ト
ランジスタ差動増巾器の入出力特性を利用したものがよ
く知られている。
The input/output characteristics of a transistor differential amplifier is used for the pulse time width control circuit that extracts input waveform pulses that monotonically increase over time, such as triangular waves or similar waveform pulses, as output waveform pulses of arbitrary time width. something is well known.

第1図はトランジスタ差動増巾器を用いた公知の上記パ
ルス時間巾制御回路の−flIを示す要部構成図で差動
増巾器Aを構成するトランジスタQ1゜Q2.の一方の
入力端子1に三角波ないしその類似波形パルスv1を入
力として与え、他方の入力端子2に任意の定常電圧v2
を与えれば、定常電圧V2の大きさにより任意にパルス
時間巾の制御された出力パルスをレベルシフト・ドライ
ブ回路Bの出力端から取り出すことのできるものである
FIG. 1 is a main part configuration diagram showing -flI of the above-mentioned known pulse duration control circuit using a transistor differential amplifier, in which the transistors Q1, Q2, . A triangular wave or a similar waveform pulse v1 is applied to one input terminal 1 of the , and an arbitrary steady voltage v2 is applied to the other input terminal 2.
, an output pulse whose pulse duration is arbitrarily controlled depending on the magnitude of the steady voltage V2 can be extracted from the output terminal of the level shift drive circuit B.

すなわち入力端子1に のように時間tについて単調増加する入力演形パルスを
、また他方の入力端子2に定常電圧v2をそれぞれ与え
たとき、トランジスタQ1のコレクタ電流Ic、が零か
ら■に増大したときの時刻Taにおける入力電圧V1(
Ta)は、hをkT/q(k;ボルツマン定数、q;電
子の荷電量、T;絶対温度)の常温において約26 m
Vを示す周知の物理量とすると、 Vl(Ta)−=V2−M?n(Ic3/l−1)
(2)と表わされ、これを逆変換して得られるTa
に関する次式 %式%(3) から、差動増巾器AのトランジスタQ1のコレクタ電流
Ic1が零からIに達し後段のレベルシフト・ドライブ
回路Bを作動せしめる迄の時間巾Taすなわち出力パル
スの時間巾は定常電圧v2のレベル値で任意に制御でき
ることが説明される。
In other words, when an input shaping pulse that monotonically increases with time t as shown in input terminal 1 is applied, and a steady voltage v2 is applied to the other input terminal 2, the collector current Ic of transistor Q1 increases from zero to ■. Input voltage V1 at time Ta (
Ta) is approximately 26 m at room temperature where h is kT/q (k: Boltzmann's constant, q: electron charge amount, T: absolute temperature).
Assuming that V is a well-known physical quantity, Vl(Ta)-=V2-M? n(Ic3/l-1)
(2), which can be obtained by inversely transforming Ta
From the following equation (3), the time width Ta from when the collector current Ic1 of the transistor Q1 of the differential amplifier A reaches I from zero to activate the level shift drive circuit B in the subsequent stage, that is, the output pulse. It will be explained that the time width can be arbitrarily controlled by the level value of the steady voltage v2.

しかしながら式(3)からも知れるように出力パルスの
時間巾Taは定常電圧v2の値以外にオフセット電圧h
en (I c 3/I −1)の影響も受ける。
However, as can be seen from equation (3), the time width Ta of the output pulse is determined by the offset voltage h in addition to the value of the steady voltage v2.
It is also influenced by en (I c 3/I −1).

オフセット電圧の値は個々の回路によりすなわち製品毎
にそれぞれ異なるのが通例であるから、等しい時間巾T
aを得るためには製品毎にそれぞれ異なる定常電圧V2
を与えなければならず、すべてを同一レベル値の電圧で
一意的に規定することは技術的にきわめて困難である。
Since the value of the offset voltage usually differs depending on the individual circuit, that is, for each product, the value of the offset voltage is
In order to obtain a, the steady voltage V2 is different for each product.
It is technically extremely difficult to uniquely define all voltages at the same level.

特にこの定常電圧v2を共通の直流電源Vccからの抵
抗分割で供給する回路では、製品毎にそれぞれ異なる分
割抵抗比を設けない限り出力パルスの時間巾を等しくす
ることはできず、またこれが行なわれたとしても直流電
源Vccの電圧値に変化が生じれば技術的には全く無意
味なものとなる。
In particular, in a circuit that supplies this steady voltage v2 by resistance division from a common DC power supply Vcc, it is impossible to make the time width of the output pulse equal unless a different division resistance ratio is provided for each product, and this is not done. Even if a change occurs in the voltage value of the DC power supply Vcc, it becomes technically meaningless.

このようにトランジスタ差動増巾器を用いたパルス時間
巾制御回路にとってオフセット電圧の存在は、回路設計
をきわめて不自由ならしめ、集積回路化による量産を困
難とするほか、直流電源電圧に依存性を持つなど種々の
不都合をもたらしている。
In this way, the existence of an offset voltage in a pulse width control circuit using a transistor differential amplifier makes circuit design extremely difficult, makes mass production difficult through integrated circuits, and makes it dependent on the DC power supply voltage. This brings about various inconveniences, such as having

オフセット電圧の影響を回避する手段の一つとしては、
定常電圧v2の設定領域をv2〉hln(Ic3/l−
1)に限定しオフセット電圧分を無視できる状態で使用
することも考えられるが、このような使用態様は定常電
圧V2のレベル可変範囲を当然狭域に限定し、出力パル
スの時間巾の制御範囲を広域にわたらせることはできな
い。
One way to avoid the effects of offset voltage is to
The setting area of the steady voltage v2 is v2>hln(Ic3/l-
It is conceivable to limit it to 1) and use it in a state where the offset voltage component can be ignored, but such a mode of use naturally limits the level variable range of the steady voltage V2 to a narrow range, and the control range of the output pulse time width. cannot be spread over a wide area.

この際直流電源Vccの電圧を充分高くとって定常電圧
V2のレベル最高値を高めるという救済策がないことも
ないが、回路技術上好ましいことではない。
In this case, there may be a remedy to raise the maximum level of the steady voltage V2 by increasing the voltage of the DC power supply Vcc sufficiently, but this is not preferable from the viewpoint of circuit technology.

また回避手段の他の一つには、トランジスタQ1のコレ
クタ電流■の値を定電流回路のトランジスタQ3のコレ
クタ電流Ic3のイに近づけ、オフセット電圧がほぼ零
と見做せる動作条件に設定する方法がある。
Another method for avoiding this is to bring the value of the collector current (2) of the transistor Q1 close to the value (A) of the collector current Ic3 of the transistor Q3 of the constant current circuit, and set the operating conditions such that the offset voltage can be considered to be almost zero. There is.

しかしこの動作条件下におけるトランジスタQ1の入力
電流値は電流増巾率をβ。
However, under this operating condition, the input current value of transistor Q1 has a current amplification rate of β.

としてI /791が与えられねばならないので当然入
力インピーダンスは低下する。
Since I/791 must be given as a signal, the input impedance naturally decreases.

したがって入力波形パルスV1が十分大きくなければ回
路は動作せず、比較的小さい波形パルスを入力としたい
場合には全く適さないものとなる。
Therefore, the circuit will not operate unless the input waveform pulse V1 is sufficiently large, making it completely unsuitable when a relatively small waveform pulse is desired to be input.

またaV/atが零に近い波形パルスを入力とした場合
では、常に一定値を保持したままの波形出力が得られ、
パルス時間巾制御回路としての機能は全く失われる。
In addition, when a waveform pulse with aV/at close to zero is input, a waveform output that always maintains a constant value is obtained,
The function as a pulse duration control circuit is completely lost.

このようにオフセット電圧の影響を単に回避しようとす
ると息な手段では、出力パルスの時間巾の制御範囲に制
限が加えられるか、入力インピーダンスが低下するかの
好ましからざる現象が新らたに招来されるにすぎない。
Simply trying to avoid the effects of offset voltage in this way introduces new undesirable phenomena such as limiting the control range of the output pulse time width or lowering the input impedance. It's just that.

オフセット電圧を回路的に補償しようとする試みは、特
公昭45−29846号「トランジスタ式差動増巾器」
の明細書に提案されている。
An attempt to compensate for offset voltage using a circuit was published in Japanese Patent Publication No. 45-29846 ``Transistor Type Differential Amplifier''.
proposed in the specification.

この提案によれば、ダイオードと抵抗の直列回路が差動
増巾器の対をなすトランジスタの共通エミッタとそれぞ
れのベースとの間に挿入され、新らたに設けられた定電
流回路から供給される定電流は前記抵抗の調整を介しオ
フセット電流を補償する向きにそれぞれのベース側に適
当に分流される。
According to this proposal, a series circuit of a diode and a resistor is inserted between the common emitter of the pair of transistors of the differential amplifier and the base of each, and the current is supplied from a new constant current circuit. The constant current is appropriately shunted to each base side in a direction to compensate for the offset current through adjustment of the resistor.

この提案回路はオフセット電圧の影響を単に回避しよう
とすると息な手段とは異なり有効な解決手段の一つであ
る。
This proposed circuit is an effective means of solving the problem, unlike simply trying to avoid the effects of offset voltage.

特に各トランジスタのベースに回路素子の各温度係数に
より規定される抵抗値をそれぞれ選定して抵抗挿入を行
えば温度補償特性も改善できる特長をもつ。
In particular, temperature compensation characteristics can be improved by inserting resistors into the base of each transistor by selecting resistance values determined by the temperature coefficients of the circuit elements.

しかし回路素子の各温度係数により抵抗値を選定するこ
とは、理論上は兎も角具体的な数値決定は容易でなく、
加えて選定抵抗値を精度よく集積回路化するためには生
産技術上から相当な制約を受けるので、温度補償特性の
改善は余り期待できるものとは言えず現実的な有効手段
とはならない。
However, selecting a resistance value based on the temperature coefficient of each circuit element is theoretically impossible, but determining a specific value is not easy.
In addition, in order to integrate the selected resistance value into an integrated circuit with high precision, there are considerable restrictions from the viewpoint of production technology, so improvement in temperature compensation characteristics cannot be said to be very promising and is not a realistically effective means.

このように前記提案回路は温度補償回路構成が十分には
行ない難いものであり、回路設計技術上の欠陥を依然と
して内包しているものである。
As described above, the proposed circuit has difficulty in achieving a sufficient temperature compensation circuit configuration, and still includes deficiencies in circuit design technology.

本発明は上記の情況に鑑み、電気的にも十分補償し得る
オフセット電圧補償のだめの回路手段を具えた単調増加
波形パルスを入力とする出力パルス時間巾制御回路を提
供しようとするもので、その目的とするところは低電圧
化、高入力インピーダンス化、温度特性の安定化等の回
路設計技術の自由度をたかめ集積回路化をされめて容易
ならしめようとするものである。
In view of the above circumstances, the present invention seeks to provide an output pulse duration control circuit which takes monotonically increasing waveform pulses as input and is provided with circuit means for offset voltage compensation that can be sufficiently electrically compensated. The purpose is to increase the degree of freedom in circuit design technology, such as lowering voltage, increasing input impedance, and stabilizing temperature characteristics, and to facilitate the fabrication of integrated circuits.

以下図面を用いて詳細に説明する。This will be explained in detail below using the drawings.

第2図は本発明の一実施例の接続回路図で、Qlおよび
Q2はそれぞれ入力端子1または制御端子2を具え公知
の差動増巾器を構成する対トランジスタ、Q3.R3,
R1およびDlは上記差動増巾器の定電流電源回路を構
成するトランジスタ、抵抗およびダイオード、vBEl
、vBE2.およびVBE3はそれぞれ前記トランジス
タQ1.Q2およびQ3のベース・エミッタ間接合電圧
を示す。
FIG. 2 is a connection circuit diagram of an embodiment of the present invention, in which Ql and Q2 are a pair of transistors each having an input terminal 1 or a control terminal 2 and constituting a known differential amplifier, Q3 . R3,
R1 and Dl are transistors, resistors, and diodes that constitute the constant current power supply circuit of the differential amplifier, and vBEl
, vBE2. and VBE3 are the transistors Q1. The base-emitter junction voltages of Q2 and Q3 are shown.

前記トランジスタQ2のベース・制御端子間には抵抗R
osが、またベース・コレクタ間にはトランジスタQい
エミッタ抵抗R4およびダイオードD2からなる定電流
回路が、上記抵抗Rosのベース側端子にトランジスタ
Q4のコレクタが接続すれて挿入され、まだ上記トラン
ジスタQ4のベースには常時定電流が供給されるように
前記定電流電源回路のトランジスタQ3と共通ベース電
位ニ設定されたトランジスタQ5がエミッタ抵抗R5を
介し前記ベースと定電流電源回路間に接続挿入される。
A resistor R is connected between the base and control terminal of the transistor Q2.
A constant current circuit consisting of a transistor Q, an emitter resistor R4, and a diode D2 is inserted between the base and collector of the transistor Q4, and the collector of the transistor Q4 is connected to the base terminal of the resistor Ros. A transistor Q5, which is set to a common base potential with the transistor Q3 of the constant current power supply circuit, is connected between the base and the constant current power supply circuit through an emitter resistor R5 so that a constant current is always supplied to the base.

いまトランジスタQ1.Q2には定電流電源回路から定
電流Ic3が供給されそれぞれIc3.Ic2のコレク
タ電流が通じているときの両者のベース間に生じるオフ
セット電圧VosO値は、飽和電流Isがそれぞれ等し
ければ周知のとおりVo S=VBE2−vBE1=M
’nI c 2/I s−M?n I c /I 5=
hAnI c 2/I c 1−hAn(Ic3/Ic
1−1)
(4)となる。
Now transistor Q1. Constant current Ic3 is supplied to Q2 from the constant current power supply circuit, and Ic3. As is well known, the offset voltage VosO value generated between the two bases when the collector current of Ic2 is flowing is Vo S = VBE2 - vBE1 = M if the saturation currents Is are equal.
'nI c 2/I s-M? n I c /I 5=
hAnIc2/Ic1-hAn(Ic3/Ic
1-1)
(4) becomes.

ただしhは既に説明したkT/qを表わす物理量である
However, h is a physical quantity representing kT/q, which has already been explained.

トランジスタQ3.Q5の特性を揃えベース・エミッタ
接合電圧を等しくVBE3=”BF2とし、さらにエミ
ッタ抵抗R3,R5を等しく設定すれば、ベース電位v
Bをあられす次式 %式%(5) から、トランジスタQ3.Q5のコレクタ電流Ic3゜
Ic、はそれぞれ等しい値をとる。
Transistor Q3. If the characteristics of Q5 are aligned, the base-emitter junction voltage is set equal to VBE3="BF2", and the emitter resistances R3 and R5 are set equally, the base potential v
From the following formula % formula % (5), the transistor Q3. The collector currents Ic3°Ic of Q5 take equal values.

すなわちトランジスタQ5のコレクタ電流Ic5は定電
流電源回路の電流■c3に等しく定電流化される。
That is, the collector current Ic5 of the transistor Q5 is made into a constant current equal to the current c3 of the constant current power supply circuit.

ここでトランジスタQ2のベース・コレクタ間に挿入さ
れた定電流回路からは、定電流Ic4がトランジスタQ
4のコレクタから挿入抵抗Rosの制御端子2側に向か
って流れる。
Here, a constant current Ic4 is transmitted from the constant current circuit inserted between the base and collector of the transistor Q2.
4 flows toward the control terminal 2 side of the insertion resistor Ros.

この定電流Ic4はダイオードD2およびトランジスタ
Q4とがベースを共通することから、上記定電流Ic5
との間にhAnIc5/l5=R4Ic4+M?nIc
4/Is (6)で関係づけられ、トランジスタQ3
.Q5の関係と同じくトランジスタQ4.Q、の特性を
揃えればさらに I c 4=I/R4(hlnI c 5/I c 4
)’1yR4・AnIc 、/I c 4=h/R4
H11n I c 3Ac 4 (
7)と定電流電源回路の定電流Ic3と関係づけられる
This constant current Ic4 has a common base with the diode D2 and the transistor Q4.
hAnIc5/l5=R4Ic4+M? nIc
4/Is (6), transistor Q3
.. Similar to the relationship with Q5, transistor Q4. If the characteristics of
)'1yR4・AnIc, /Ic 4=h/R4
H11n Ic 3Ac 4 (
7) is related to the constant current Ic3 of the constant current power supply circuit.

すなわち挿入抵抗Rosの両端電圧V’osはV’os
=Ros 4c4Ros/R4(h・AnIc 3/I
c4)・・・・・・(8) となり、挿入抵抗Rosおよび定電流■c4をそれぞれ
調整して式(4)におけるオフセット電圧Vosに等し
く選定すれば差動増巾器のもつオフセット電圧は完全に
補償することができる。
In other words, the voltage V'os across the insertion resistor Ros is V'os
=Ros 4c4Ros/R4(h・AnIc 3/I
c4)...(8) If the insertion resistance Ros and constant current c4 are adjusted and selected to be equal to the offset voltage Vos in equation (4), the offset voltage of the differential amplifier can be completely can be compensated for.

この際トランジスタQ2のベース電圧は制御端子2に加
わる定常電圧v2とこの電圧V’osとの和となるので
いま式(1)に示す単調増加波形人力パルスv0がトラ
ンジスタQ1の入力端子1に加わり、コレクタ電流■c
1が工に達したとき後段のレベルシフト・ドライブ回路
Bが反転するように設定されれば、このときの出力パル
スの時間巾Taは式(3)に上記トランジスタQ2のベ
ース電圧と挿入抵抗Rosの両端電圧V’osとの関係
を入れて Ta=V−1(V2) (9
)と表わされ、結局制御端子2に加わる定常電圧v2の
大きさのみで一意的に定め得るようになる。
At this time, the base voltage of the transistor Q2 is the sum of the steady voltage v2 applied to the control terminal 2 and this voltage V'os, so the monotonically increasing waveform human power pulse v0 shown in equation (1) is applied to the input terminal 1 of the transistor Q1. , collector current ■c
If the level shift drive circuit B at the subsequent stage is set to invert when the voltage 1 reaches Ω, the time width Ta of the output pulse at this time can be calculated using the base voltage of the transistor Q2 and the inserted resistance Ros as shown in equation (3). Ta=V-1(V2) (9
), and after all, it can be uniquely determined only by the magnitude of the steady voltage v2 applied to the control terminal 2.

定常電圧V2を直流電源Vccからの抵抗分割で与える
回路構成の場合には、この大きさは分割抵抗比のみで定
まり他に関与するものがないので、この抵抗比を以って
出力パルス巾を一意的に規定することか可能である。
In the case of a circuit configuration in which the steady voltage V2 is provided by resistance division from the DC power supply Vcc, this magnitude is determined only by the division resistance ratio and there is nothing else involved, so the output pulse width can be determined using this resistance ratio. It is possible to specify it uniquely.

一般にモノリシック集積回路ではトランジスタ特性を揃
えることはきわめて容易であり、まだ抵抗比による抵抗
形成も好ましいことであるので定常電圧V2を直流電源
Vccからの抵抗分割で与えるようにすれば本発明はモ
ノリシック集積回路にきわめて容易に実施でき量産化を
可能ならしめることができる。
In general, it is very easy to match the transistor characteristics in a monolithic integrated circuit, and it is still preferable to form a resistor using a resistance ratio. Therefore, if the steady voltage V2 is provided by resistance division from the DC power supply Vcc, the present invention can be applied to a monolithic integrated circuit. It can be very easily implemented in circuits and can be mass-produced.

またトランジスタQ4のベースには常時定電流電源回路
の電流■c3と等しい定電流■c5が供給され、かつト
ランジスタQ3とQ5とは特性が揃えられて設定されト
ランジスタQ4のベース電流■c5は定電流電源回路の
出力電流■c3の温度変化に対応して定電流化されてい
るので、回路の温度補償特性の改善はきわめて簡単な回
路構成で達成できその実現は容易である。
Further, the base of the transistor Q4 is always supplied with a constant current ■c5 that is equal to the current ■c3 of the constant current power supply circuit, and the transistors Q3 and Q5 are set to have the same characteristics, so that the base current of the transistor Q4 ■c5 is a constant current. Since the output current c3 of the power supply circuit is made constant in response to temperature changes, improvement of the temperature compensation characteristics of the circuit can be achieved with an extremely simple circuit configuration and is easy to realize.

更に式(7)およヒ8)とから抵抗Rosの両端電圧V
’osは V’os=h −Ros/R[nIc5/Ic4=h−
Ros/R4・1n(Ic5/Ic3 ・Ic3/Ic
t 4c1/Ic4)=h−Ros/R4(7nI c
3/I c 1+An(I c5/I c3)/(I
c、/I cl) ) ・・・(1
0)と表わせるので、電流比■c5/■c3およびIc
4/■c1を適当に選んで対数環の第2項を無視できる
程度に回路設計を行なうことも自由である。
Furthermore, from equations (7) and H8), the voltage V across the resistor Ros
'os is V'os=h −Ros/R[nIc5/Ic4=h−
Ros/R4・1n(Ic5/Ic3 ・Ic3/Ic
t4c1/Ic4)=h-Ros/R4(7nIc
3/I c 1+An(I c5/I c3)/(I
c, /I cl) ) ... (1
0), so the current ratio ■c5/■c3 and Ic
It is also possible to design the circuit to such an extent that the second term of the logarithmic ring can be ignored by appropriately selecting 4/■c1.

この場合には定電流回路の出力電流■c4は比較的大き
く設定できるので挿入抵抗RosO値は比較的小さく設
定可能であり、トランジスタQ2のベース抵抗値への影
響を成る程度回避でき、低レベル入力に適するものとな
る。
In this case, the output current c4 of the constant current circuit can be set relatively large, so the insertion resistor RosO value can be set relatively small, and the influence on the base resistance value of transistor Q2 can be avoided to a certain extent, and the low level input It will be suitable for

すなわち本発明によれば、トランジスタ差動増巾器のオ
フセット電圧は集積回路化し易い構成で回路的に完全に
補償でき、直流電源Vccからの抵抗分割比のみで一意
的に出力パルス時間巾を制御できる出力パルス時間巾制
御回路を、比較的自由な回路設計のもとに有効な温度補
償の改善を以って容易に実現可能である。
That is, according to the present invention, the offset voltage of the transistor differential amplifier can be completely compensated for in a circuit with a configuration that is easy to integrate, and the output pulse duration can be uniquely controlled only by the resistance division ratio from the DC power supply Vcc. It is possible to easily realize an output pulse duration control circuit with a relatively free circuit design and effective temperature compensation improvement.

ついで回路BにおけるトランジスタQ6の電流増巾率β
6を)1のものに選び、かつそのコレクタ端子に抵抗R
3・R5と等しいエミッタ抵抗R7を具えベース電位を
トランジスタQ3.Q5と共通電位に設定されたトラン
ジスタQ7を挿入すればトランジスタQ6のコレクタ電
流β6■c1もトランジスタQ3およびQ5のコレクタ
電流Ics 、Ic5とそれぞれ等しく定電流化できる
Next, the current amplification rate β of transistor Q6 in circuit B
6) is selected as 1, and a resistor R is connected to its collector terminal.
3.3.R5 with an emitter resistor R7 equal to the base potential of the transistor Q3.3. By inserting a transistor Q7 set to a common potential with Q5, the collector current β6c1 of the transistor Q6 can be made constant to be equal to the collector currents Ics and Ic5 of the transistors Q3 and Q5, respectively.

したがってこのときのオフセット電圧Vosは式(4)
に上記の関係を入れ Vos=hln(β6−1)Thh#nβ6(lυと表
わすことができる。
Therefore, the offset voltage Vos at this time is expressed by formula (4)
By inserting the above relationship into , it can be expressed as Vos=hln(β6-1)Thh#nβ6(lυ).

またオフセット電圧を補償する挿入抵抗Rosの両端電
圧V’osは式(8)を変形して V’os=h−Ros/R4#n(Ic3/Ic1・I
c 1/Ic4)=h−Ros/R4An(β6・Ic
1/Ic4)=h −Ros/R4(7nβ6+1nI
c 1/’IC4) (12)となる。
In addition, the voltage V'os across the insertion resistor Ros that compensates for the offset voltage can be calculated by modifying equation (8): V'os=h-Ros/R4#n(Ic3/Ic1・I
c1/Ic4)=h-Ros/R4An(β6・Ic
1/Ic4)=h-Ros/R4(7nβ6+1nI
c 1/'IC4) (12).

したがってこの場合でも抵抗R4を調整して定電流I
c 4 コI c 1とし、かつ挿入抵抗Rosを抵抗
R4の抵抗値に等しく選べばオフセット電圧を完全に補
償することができる。
Therefore, even in this case, by adjusting the resistor R4, the constant current I
If c 4 is I c 1 and the insertion resistor Ros is selected to be equal to the resistance value of the resistor R4, the offset voltage can be completely compensated.

トランジスタQ1のベース入力電流の小さい範囲、すな
わちコレクタ電流Ic1がIc2に比較して十分に小さ
い範囲では、通常の動作範囲でこの回路条件は成立つの
で、後段回路Bの初段トランジスタQ6に例えばpnp
)ランジスタのように大きな電流増巾率をもつものを
選びそのコレクタ電流を定電流化すれば、この回路条件
下のオフセット電圧はトランジスタQ6の電流増巾率β
6の大きさでほとんど決定的に補償され、同時に温度特
性も有効に補償される。
In a range where the base input current of the transistor Q1 is small, that is, in a range where the collector current Ic1 is sufficiently small compared to Ic2, this circuit condition is satisfied in the normal operating range.
) If you select a transistor with a large current amplification rate, such as a transistor, and make its collector current a constant current, the offset voltage under this circuit condition will be equal to the current amplification rate β of transistor Q6.
6, the compensation is almost decisive, and at the same time the temperature characteristics are also effectively compensated.

すなわち小入力レベルにおけるオフセット電圧および温
度特性の補償特性は著しく改善される。
That is, the compensation characteristics of offset voltage and temperature characteristics at a small input level are significantly improved.

以上は定電流Ic3 、Ic5およびβ6■c1がそれ
ぞれ等しい場合について説明したが、既に述べたように
これらの電流比を適当に選んでほぼ同等の効果をもたせ
た回路設計を行なうことも自由である。
The above explanation is based on the case where the constant currents Ic3, Ic5, and β6■c1 are each equal, but as already mentioned, it is also possible to design a circuit with approximately the same effect by appropriately selecting the ratio of these currents. .

第3図は本発明における温度補償特性の改善効果を示す
一実測図で、環境温度t”(c)と出力パルス時間巾T
a(ms)との関係を制御端子電圧v2Mをパラメータ
として表わしたものである。
FIG. 3 is an actual measurement diagram showing the improvement effect of the temperature compensation characteristic in the present invention, and shows the environmental temperature t'' (c) and the output pulse time width T.
a(ms) is expressed using the control terminal voltage v2M as a parameter.

この実験回路ではトランジスタQ6として電流増巾率β
6が約100のpnp )ランジスタが使用され、また
定電流■c3.■c、およびβ6■c1が既に設問した
ように式00)の第2項が無視できる程度の低入力レベ
ルに適する電流比率をもつよう設定され、かつ式(1)
で表わされる波形人力パルスV1および制御定常電圧V
2がそれぞれ共通直流電源vccから与えられる回路構
成が採られている。
In this experimental circuit, current amplification rate β is used as transistor Q6.
6 is approximately 100 pnp) transistors are used, and constant current ■c3. ■c, and β6■c1 are set so that the second term of formula 00) has a current ratio suitable for a negligible low input level, and formula (1)
Waveform human power pulse V1 and control steady voltage V expressed by
2 are respectively supplied from a common DC power supply vcc.

したがって入力レベルの最も低い(Qグループおよび比
較的低い(b)グループ領域において特に顕著な温度補
償効果を示すことが明らかにされている。
Therefore, it has been revealed that a particularly remarkable temperature compensation effect is exhibited in the lowest input level (Q group and relatively low (b) group region).

本実験回路のように入力とする単調増加波形パルスv1
を共通の直流電源Vccから発生せしめる回路構成をと
った場合には、変動割合いとして見たときの電圧v1.
V2.vcc間にはV 、 cc V c cおよびV
2ccVccの電圧関係が常に成立しているので出力パ
ルスの時間巾Taは式(9)から明らかなように直流電
源Vcc電圧変動または変化に全く無関係となる。
Monotonically increasing waveform pulse v1 as input as in this experimental circuit
If a circuit configuration is adopted in which the voltage v1. is generated from a common DC power supply Vcc, the voltage v1.
V2. Between vcc, cc V cc and V
Since the voltage relationship of 2ccVcc is always established, the time width Ta of the output pulse is completely unrelated to the DC power supply Vcc voltage fluctuation or change, as is clear from equation (9).

したがって最小動作変圧値は回路構成上からのみ一義的
に決定でき回路設計をきわめて容易とする。
Therefore, the minimum operating voltage transformation value can be uniquely determined only from the circuit configuration, making circuit design extremely easy.

例えば回路Bの初段トランジスタQ6に前述のとおり高
電流増巾率をもつpnp )ランジスタを選べば、回路
動作電圧はトランジスタQ1のVcEmintQ3のV
cEminおよびQ6のVBEminの総和で定まり、
1.8v程度というきわめて低電圧の電源電圧で十分動
作する回路設計を行なうことが可能である。
For example, if a pnp (pnp) transistor with a high current amplification rate is selected as the first stage transistor Q6 of circuit B, the circuit operating voltage will be VcEmintQ3 of transistor Q1.
It is determined by the sum of cEmin and VBEmin of Q6,
It is possible to design a circuit that operates satisfactorily with an extremely low power supply voltage of about 1.8V.

またこの際差動増巾器を構成するトランジスタQ1およ
びQ2の電流増巾率を高く設定したとしても本発明の効
果を同等阻害するものではないから、きわめて高い入力
インピーダンス回路が実現でき、前述の温度補償特性の
改善効果と相俟って低レベル入力に適する回路設計を容
易に行なうことが可能である。
Furthermore, even if the current amplification factors of the transistors Q1 and Q2 constituting the differential amplifier are set high, the effects of the present invention will not be affected to the same extent. Therefore, an extremely high input impedance circuit can be realized, and the above-mentioned Together with the effect of improving temperature compensation characteristics, it is possible to easily design a circuit suitable for low-level input.

例えば定電流電源回路の電流■c3を10μA、回路B
の反転電流■を3μAのときトランジスタQ1の電流増
巾率β1に500のものを選べば6nAの波形人力パル
スv1に対しても十分本発明の効果を奏し得る。
For example, the current c3 of a constant current power supply circuit is 10 μA, and circuit B
If the current amplification factor β1 of the transistor Q1 is selected to be 500 when the reversal current (2) is 3 μA, the effect of the present invention can be sufficiently exerted even for a waveform human input pulse v1 of 6 nA.

更に制御端子2に加える定常電圧v2の最小値はトラン
ジスタQ1のvB Ern ] n 、およびQ3のV
cEminの和まで下げることができるので、格段の制
御範囲をもつものである。
Furthermore, the minimum value of the steady voltage v2 applied to the control terminal 2 is vB Ern ] n of the transistor Q1 and V of the transistor Q3.
Since it can be lowered to the sum of cEmin, it has an extremely wide control range.

以上詳細に説明したように、本発明はトランジスタ差動
増巾器のもつオフセット電圧を回路的および温度的に十
分補償し、かつ低電圧化、高入力インピーダンス化、集
積回路化等の回路設計をきわめて容易ならしめたもので
あるから、例えば時限回路のごとき工業分野に適用すれ
ばきわめて顕著なる技術的効果を奏し得る。
As explained in detail above, the present invention sufficiently compensates for the offset voltage of a transistor differential amplifier in terms of circuit and temperature, and facilitates circuit design such as lower voltage, higher input impedance, and integrated circuit. Since it is extremely easy to use, if it is applied to industrial fields such as time-limiting circuits, it can produce extremely remarkable technical effects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はトランジスタ差動増巾器を用いた公知のパルス
時間巾制御回路の一例を示す要部構成図、第2図は本発
明の一実施例の接続回路図で、Ql。 Q2およびQ3はそれぞれ公知の差動増巾器を構成する
トランジスタおよび定電流電源回路を構成するトランジ
スタQ4 ’ R4’ D2およびRosは本発明にか
かる挿入定電流回路および抵抗、Q5およびQ7はそれ
ぞれ前記トランジスタQ3と共通ベース電位に設定され
挿入されたトランジスタである。 また第3図は本発明の温度補償特性の改善効果を示す一
実測図である。
FIG. 1 is a main part configuration diagram showing an example of a known pulse duration control circuit using a transistor differential amplifier, and FIG. 2 is a connection circuit diagram of an embodiment of the present invention. Q2 and Q3 are transistors that constitute a known differential amplifier and transistor Q4'R4' that constitute a constant current power supply circuit, respectively; D2 and Ros are the inserted constant current circuit and resistor according to the present invention; Q5 and Q7 are respectively the above-mentioned transistors. This is a transistor inserted and set to a common base potential with transistor Q3. Further, FIG. 3 is an actual measurement diagram showing the improvement effect of the temperature compensation characteristics of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 1 エミッタが共通接続された入力側トランジスタと制
御側トランジスタと、前記エミッタの共通接続点に接続
された定電流電源回路とを含む差動増巾器と、前記入力
側トランジスタのベースに電気的に接続されたパルス入
力端子と、前記制御側トランジスタのベースに抵抗Ro
sを介して電気的に接続された出力パルス時間巾制御端
子と、前記抵抗RO8の前記制御側トランジスタ側の端
子に接続された定電流回路とを含み、該定電流回路は前
記抵抗Rosの前記制御側トランジスタ側の端子にコレ
クタが接続された第1のトランジスタと該第1のトラン
ジスタのベースに接続されベースとコレクタとが短絡さ
れた第2のトランジスタとを含み且つ前記定電流電源回
路を構成するトランジスタと前記第2のトランジスタと
は電気的特性をほぼ等しくしており、もって前記第1の
トランジスタのコレクタ電流を前記定電流電源回路の出
力電流の温度変化に対応させて定電流化していることを
特徴とする単調増加波形パルスを入力とする出力パルス
時間巾制御回路。
1 A differential amplifier including an input side transistor and a control side transistor whose emitters are commonly connected, a constant current power supply circuit connected to the common connection point of the emitters, and an electrically connected base of the input side transistor. A resistor Ro is connected to the connected pulse input terminal and the base of the control side transistor.
s, and a constant current circuit connected to a terminal on the control side transistor side of the resistor RO8, the constant current circuit being connected to the terminal of the resistor Ros on the control side transistor side. The constant current power supply circuit includes a first transistor whose collector is connected to a terminal on the control side transistor side, and a second transistor which is connected to the base of the first transistor and whose base and collector are short-circuited, and constitutes the constant current power supply circuit. The transistor and the second transistor have substantially the same electrical characteristics, so that the collector current of the first transistor is made constant in response to temperature changes in the output current of the constant current power supply circuit. An output pulse time width control circuit that receives a monotonically increasing waveform pulse as an input.
JP52096659A 1977-08-11 1977-08-11 Output pulse time width control circuit that takes monotonically increasing waveform pulses as input Expired JPS5945255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52096659A JPS5945255B2 (en) 1977-08-11 1977-08-11 Output pulse time width control circuit that takes monotonically increasing waveform pulses as input

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52096659A JPS5945255B2 (en) 1977-08-11 1977-08-11 Output pulse time width control circuit that takes monotonically increasing waveform pulses as input

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7111371A Division JPS558994B2 (en) 1971-09-13 1971-09-13

Publications (2)

Publication Number Publication Date
JPS5359349A JPS5359349A (en) 1978-05-29
JPS5945255B2 true JPS5945255B2 (en) 1984-11-05

Family

ID=14170949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52096659A Expired JPS5945255B2 (en) 1977-08-11 1977-08-11 Output pulse time width control circuit that takes monotonically increasing waveform pulses as input

Country Status (1)

Country Link
JP (1) JPS5945255B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3460761A1 (en) 2017-09-22 2019-03-27 Canon Kabushiki Kaisha Image processing apparatus, image processing method, image processing system, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3460761A1 (en) 2017-09-22 2019-03-27 Canon Kabushiki Kaisha Image processing apparatus, image processing method, image processing system, and program

Also Published As

Publication number Publication date
JPS5359349A (en) 1978-05-29

Similar Documents

Publication Publication Date Title
US4507573A (en) Current source circuit for producing a small value output current proportional to an input current
JPS63136712A (en) Differential comparator
JPS5995621A (en) Reference voltage circuit
JPS5945255B2 (en) Output pulse time width control circuit that takes monotonically increasing waveform pulses as input
JPS60187112A (en) Differential amplifier
JPH0350447B2 (en)
JP2748414B2 (en) Voltage source circuit
JPS6213844B2 (en)
JPS5934703A (en) Bias circuit
JPS6343923B2 (en)
JPS5842886B2 (en) constant voltage device
JP2000134045A (en) Voltage-to-current conversion circuit
JPS5855455Y2 (en) constant current circuit
JP2609749B2 (en) Current supply circuit
JPH0113452Y2 (en)
JPH0626291B2 (en) Gain control device
JPS59188226A (en) Comparator circuit
JPS5855454Y2 (en) constant current circuit
JPS61146005A (en) Differential amplifier circuit
JPS62157409A (en) Current amplifier circuit
JPS5835612A (en) Stabilized power supply circuit
JP3671519B2 (en) Current supply circuit
JPS61156915A (en) Threshold value switching circuit
JPS58141012A (en) Bias circuit
JPH0532872Y2 (en)