JPS594351Y2 - cash register machine - Google Patents
cash register machineInfo
- Publication number
- JPS594351Y2 JPS594351Y2 JP3652681U JP3652681U JPS594351Y2 JP S594351 Y2 JPS594351 Y2 JP S594351Y2 JP 3652681 U JP3652681 U JP 3652681U JP 3652681 U JP3652681 U JP 3652681U JP S594351 Y2 JPS594351 Y2 JP S594351Y2
- Authority
- JP
- Japan
- Prior art keywords
- register
- verification
- calculation
- key
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
Description
【考案の詳細な説明】
本考案は検算機能を具備した金銭登録機に関するもので
ある。[Detailed Description of the Invention] The present invention relates to a cash register equipped with a check function.
従来の金銭登録機は検算機能を具備していなかったので
、多件数の登録をおこなう場合、各件毎の置数データの
演算結果を電卓やソロパンなどで検算し、誤りのないこ
とを確かめてから、演算結果を合計器に転送して加算登
録していた。Conventional cash registers did not have a verification function, so when registering a large number of entries, check the calculation results of the number data for each entry using a calculator or solo pan to make sure there are no errors. From there, the calculation results were transferred to the totalizer and added and registered.
このため、金銭登録機の他の電卓やソロパンなどを必要
とし、取扱いも不便であった。For this reason, a calculator, a solopan, etc. other than the cash register were required, and the handling was inconvenient.
本考案は上述の点に鑑みなされたもので、金銭登録機自
体に検算機能をもたせて電卓やソロパンを不要とし、取
扱いの便を図るようにしたものである。The present invention was developed in view of the above-mentioned points, and is designed to provide a check function to the cash register itself, eliminating the need for a calculator or a solo pan, and making handling easier.
すなわち、演算レジスタに結合され第1回目の演算結果
を記憶するための検算用レジスタと、この検算用レジス
タに前記演算レジスタの記憶内容を転送するための検算
キーと、前記検算用レジスタの第1回目の演算結果と前
記演算レジスタに記憶される検算時の第2回目の演算結
果を比較するためのコンパレータとを設け、このコンパ
レータの比較出力が等しいとき、その出力で演算結果を
合計器に転送して加算登録するようにしたものである。That is, a verification register coupled to an arithmetic register for storing the first calculation result, a verification key for transferring the memory contents of the arithmetic register to this verification register, and a first verification register of the verification register. A comparator is provided to compare the first calculation result and the second calculation result stored in the calculation register at the time of verification, and when the comparison output of this comparator is equal, the calculation result is transferred to the summator using the output. This allows for additional registration.
以下、本考案の一実施例を図面に基づいて説明する。Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図は金銭登録機のキーボード1を示すもので、この
キーボード1は、「00」「0」「1」〜「9」の数字
キーからなる置数キー2、訂正キー3、取消キー4、加
算キー5、減算キー6、科目キー7゜8.9.10およ
び本考案の目的を遠戚するための検算キー11で構成さ
れている。FIG. 1 shows a keyboard 1 of a cash register, which includes a number key 2 consisting of numerical keys "00", "0", "1" to "9", a correction key 3, and a cancellation key 4. , an addition key 5, a subtraction key 6, a subject key 7°8.9.10, and a verification key 11 for further understanding the purpose of the present invention.
第2図は本考案を示すブロック図で、この図において、
第1図と同一部分は同一符号で表わす。FIG. 2 is a block diagram showing the present invention, and in this figure,
The same parts as in FIG. 1 are represented by the same symbols.
置数キー2には、置数レジスタ12、第1加算器13お
よび演算レジスタ14が順次結合され、置数キー2から
入力される置数データを、加算キー5からの信号により
演算レジスタ14の記憶内容に加算し、その演算結果を
演算レジスタ14に記憶するように構成されている。A numeric register 12, a first adder 13, and an arithmetic register 14 are sequentially connected to the numeric key 2, and numeric data input from the numeric key 2 is input to the numeric register 14 by a signal from the addition key 5. It is configured to add to the stored contents and store the result of the calculation in the calculation register 14.
前記演算レジスタ14には、第2加算器15を介して合
計器16,17.18.19が結合され、後述するコン
パレータ20の比較出力「1」で演算レジスタ14の記
憶内容を合計器16,17.18.19のいずれかに転
送して加算するように構成されている。The arithmetic register 14 is connected to summators 16, 17, 18, and 19 via a second adder 15, and the contents stored in the arithmetic register 14 are added to the summator 16, 17, 18, and 19 by the comparison output "1" of a comparator 20, which will be described later. It is configured to transfer and add to any of 17, 18, and 19.
このとき、いずれの合計器に転送して加算するかは科目
キー7.8,9.10のいずれを押すかによって指定さ
れる。At this time, which totalizer is to be transferred to and added to is specified by pressing either subject key 7.8 or 9.10.
前記演算レジスタ14には第1回目の演算結果を記憶す
るための検算用レジスタ21が結合され、検算キー11
からの信号によって記憶内容が演算レジスタ14からこ
の検算用レジスタ21に転送するように構成されている
。A verification register 21 for storing the first calculation result is coupled to the calculation register 14, and a verification register 21 is connected to the calculation register 14.
The memory contents are transferred from the calculation register 14 to this verification register 21 in response to a signal from the calculation register 14.
前記演算レジスタ14と検算用レジスタ21には、それ
ぞれの記憶内容を比較するためのコンパレータ20が結
合されている。A comparator 20 is coupled to the arithmetic register 14 and the verification register 21 to compare their respective stored contents.
このコンパレータ20のセット端子には、前記科目キー
7.8,9.10が接続され、出力側には、前記第2加
算器15のセット端子および検算用レジスタ21のリセ
ット端子が接続されるとともに、インバータ22を介し
てエラー表示器23のセット端子が接続されている。The subject keys 7.8 and 9.10 are connected to the set terminal of this comparator 20, and the set terminal of the second adder 15 and the reset terminal of the verification register 21 are connected to the output side. , a set terminal of an error indicator 23 is connected via an inverter 22.
前記訂正キー3は、前記置数レジスタ12のリセット端
子と、エラー表示器23のリセット端子に接続されると
ともに、アンドゲート24を介して前記演算レジスタ1
4のリセット端子に接続され、前記アンドゲート24の
他方の入力側には前記インバータ22の出力側が接続さ
れている。The correction key 3 is connected to a reset terminal of the numeric register 12 and an error indicator 23, and is also connected to the arithmetic register 1 via an AND gate 24.
The output side of the inverter 22 is connected to the other input side of the AND gate 24.
前記取消キー4は、前記演算レジスタ14、検算用レジ
スタ21およびエラー表示器23のそれぞれのリセット
端子に接続されている。The cancel key 4 is connected to reset terminals of the calculation register 14, the verification register 21, and the error indicator 23, respectively.
つぎに本考案の作用を説明する。Next, the operation of the present invention will be explained.
置数キー2の操作により置数レジスタ12に置数データ
が入力し、加算キー5によって演算がおこなわれ、その
演算結果(第1回目の)が演算レジスタ14に記憶され
る。By operating the numeric key 2, numeric data is input into the numeric register 12, an operation is performed by the addition key 5, and the result of the operation (first time) is stored in the arithmetic register 14.
つぎに、検算キー11を押すと、第1回目の演算結果が
検算用レジスタ21に転送され、かつ演算レジスタ14
の内容がクリアされる。Next, when the verification key 11 is pressed, the first calculation result is transferred to the verification register 21, and the calculation register 14 is transferred to the verification register 21.
The contents of are cleared.
つぎに、検算のため、置数キー2を再び操作して加算キ
ー5で同一の演算がおこなわれ、その演算結果(第2回
目)が演算レジスタ14に記憶される。Next, for verification, the numeric key 2 is operated again, the addition key 5 is used to perform the same calculation, and the result of the calculation (second time) is stored in the calculation register 14.
ここで、前記置数データの科目が例えばイであるとする
と、対応した科目キー7を押す。Here, if the subject of the number data is, for example, A, the corresponding subject key 7 is pressed.
すると、コンパレータ20に比較制御信号が送られ、第
1回目と第2回目の演算結果が比較される。Then, a comparison control signal is sent to the comparator 20, and the first and second calculation results are compared.
まず、双方の演算結果が等しいときは、正しいデータで
あるからコンパレータ20から比較出力「1」カセでて
、第2加算器15をセットし、第2の演算結果を転送し
て合計器16の記憶内容に転送するとともに、検算用レ
ジスタ21の内容をクリアする。First, when both calculation results are equal, the data is correct, so a comparison output of "1" is output from the comparator 20, the second adder 15 is set, and the second calculation result is transferred to the summator 16. At the same time, the contents of the verification register 21 are cleared.
このようにして、科目イについての加算登録がおこなわ
れる。In this way, additional registration for subject A is performed.
他の科目口、ハ、二についての加算登録も同様におこな
われる。Additional registration for other subjects, C and C, will be made in the same way.
つぎに、双方の演算結果が等しくないときは、コンパレ
ータ20から比較出力r□、がで゛て、これがインバー
タ22を介してエラー表示器23に送られ、ここでエラ
ー表示をおこなう。Next, when the two calculation results are not equal, a comparison output r□ is generated from the comparator 20, which is sent to the error indicator 23 via the inverter 22, where an error is displayed.
このとき、第2加算器15はセットされていないので、
第2回目の演算結果は演算レジスタ14に留まっており
、また、検算用レジスタ21もクリアされないので第1
回目の演算結果を保持している。At this time, the second adder 15 is not set, so
The result of the second calculation remains in the calculation register 14, and the verification register 21 is not cleared.
It holds the result of the first operation.
上述のようなエラー表示をおこなっているときは、第1
回目と第2回目の演算結果の一方又は双方が間違ってい
る場合に相当する。When an error message like the one above is displayed, the first
This corresponds to a case where one or both of the calculation results of the first and second calculations are wrong.
これを正すには、訂正キー3を押して演算レジスタ14
とエラー表示器23の内容をクリアし、再び検算のため
の第2回目の演算をやり直すか、または、取消キー4を
押して演算レジスタ14、検算用レジスタ21およびエ
ラー表示器23をクリアし、第1回目の演算からやり直
せばよい。To correct this, press the correction key 3 and press the calculation register 14.
Clear the contents of the error display 23 and redo the second calculation for verification, or press the cancel key 4 to clear the calculation register 14, verification register 21, and error display 23, and perform the second calculation again. You can start over from the first calculation.
また、加算キー5を押す前に置数レジスタ12への置数
の間違いに気付いたときは、訂正キー3を押して置数レ
ジスタ12のみクリアすることもできる。Furthermore, if the user notices a mistake in the number entered in the number register 12 before pressing the addition key 5, the user can press the correction key 3 to clear only the number register 12.
上述のようにして、各科目毎の置数データの演算結果が
、検算によって正しいことが確認されてから合計器に転
送され加算登録される。As described above, after the calculation results of the number data for each subject are confirmed to be correct through verification, they are transferred to the totalizer and added and registered.
前記実施例では、検算のための検算キー11を押し、コ
ンパレータ20で第1回目と第2回目の演算結果を比較
し、その比較出力で第2回目の演算結果を合計器に転送
して加算する作用について説明した。In the above embodiment, the verification key 11 for verification is pressed, the comparator 20 compares the first and second calculation results, and the comparison output is used to transfer the second calculation result to the totalizer for addition. I explained the effect of
しかし、置数データが少ない場合や、件数の少ない登録
の場合のように検算を不要とするときは、第1回目の演
算結果を検算することなく、直接合計器に転送して加算
するように作用させることができる。However, when verification is not necessary, such as when there is little number data or when a small number of entries are registered, the first calculation result is transferred directly to the totalizer and added without verification. It can be made to work.
例えば、科目キー7.8,9.10からコンパレータ2
0のセット端子への信号線を切換スイッチによって第2
加算器15のセット端子に切換えて接続し、第1回目の
演算後、検算キー11を押さないで科目キー7.8,9
.10のいずれがを押せば、第1回目の演算結果を直接
対応する合計器に転送して加算できる。For example, from subject keys 7.8 and 9.10, comparator 2
Connect the signal line to the 0 set terminal to the second
Switch and connect to the set terminal of adder 15, and after the first calculation, press subject keys 7, 8, 9 without pressing verification key 11.
.. By pressing any of the 10 keys, the first operation result can be directly transferred to the corresponding totalizer and added.
本考案は上記のように金銭登録機自体に検算機能を具備
させたので、従来のように検算のための電卓やソロパン
が不要となり、しかも取扱いが便利である。In the present invention, as mentioned above, since the cash register itself is equipped with a verification function, there is no need for a conventional calculator or solo pan for verification, and it is convenient to use.
また、コンパレータ20の出力側にエラー表示器を結合
した場合には、検算結果の表示ができるので、検算結果
の確認が簡単である。Furthermore, if an error indicator is connected to the output side of the comparator 20, the verification results can be displayed, making it easy to confirm the verification results.
図面は本考案による金銭登録機の一実施例を示すもので
、第1図はキーボードの正面図、第2図はブロック図で
ある。
1・・・キーボード、2・・・置数キー、3・・・訂正
キー4・・・取消キー、5・・・加算キー、6・・・減
算キー、7゜8.9.10・・・科目キー、11・・・
検算キー、2o・・・コンパレータ、21・・・検算用
レジスタ、22・・・インバータ、23・・・エラー表
示器、24・・・アンドゲート。The drawings show an embodiment of the cash register according to the present invention, with FIG. 1 being a front view of the keyboard, and FIG. 2 being a block diagram. 1...Keyboard, 2...Number key, 3...Correction key 4...Cancel key, 5...Addition key, 6...Subtraction key, 7゜8.9.10...・Subject key, 11...
Verification key, 2o... Comparator, 21... Verification register, 22... Inverter, 23... Error indicator, 24... AND gate.
Claims (2)
加算器で演算し、その演算結果を演算レジスタに記憶し
、その記憶内容を科目キーによって第2加算器を介して
合計器に転送して加算登録する金銭登録機において、 前記演算レジスタに結合された検算用レジスタと、この
検算用レジスタに前記演算レジスタの記憶内容を転送す
るための検算キーと、前記演算レジスタと検算用レジス
タのそれぞれの記憶内容を比較するためのコンパレータ
とを具備してなり、このコンパレータの比較出力で前記
演算レジスタの記憶内容を前記第2加算器を介して前記
合計器に転送するようにした金銭登録機。(1) The numeric data entered using the numeric keys is
In a cash register that performs calculations in an adder, stores the calculation results in a calculation register, and transfers the stored contents to the totalizer via a second adder according to an item key for addition registration, the register is coupled to the calculation register. a verification register, a verification key for transferring the memory contents of the calculation register to the verification register, and a comparator for comparing the storage contents of the calculation register and the verification register. , a cash register in which the content stored in the arithmetic register is transferred to the totalizer via the second adder based on the comparison output of the comparator.
ンパレータは出力側にエラー表示器を結合してなり、こ
のエラー表示器で検算結果を表示するようにした金銭登
録機。(2) Utility Model Registration Scope of Claim 1. The cash register according to claim 1, wherein the comparator has an error indicator coupled to its output side, and the error indicator displays the verification result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3652681U JPS594351Y2 (en) | 1981-03-16 | 1981-03-16 | cash register machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3652681U JPS594351Y2 (en) | 1981-03-16 | 1981-03-16 | cash register machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57151648U JPS57151648U (en) | 1982-09-22 |
JPS594351Y2 true JPS594351Y2 (en) | 1984-02-08 |
Family
ID=29833763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3652681U Expired JPS594351Y2 (en) | 1981-03-16 | 1981-03-16 | cash register machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS594351Y2 (en) |
-
1981
- 1981-03-16 JP JP3652681U patent/JPS594351Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57151648U (en) | 1982-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS594351Y2 (en) | cash register machine | |
JPS6033480Y2 (en) | calculation display device | |
JPH034393A (en) | Cash processor | |
JPS6319782Y2 (en) | ||
JPS5858676A (en) | Electronic apparatus | |
JPS622505Y2 (en) | ||
JPS61289493A (en) | Sales data transmitting/receiving system | |
JPS61162718A (en) | Data totalizer | |
JPS609705Y2 (en) | Printer data printing device | |
JPH0116212Y2 (en) | ||
JPH054043Y2 (en) | ||
JPS5850441Y2 (en) | Electronic cash register function mode designation device | |
JPS594347Y2 (en) | electronic register | |
JPH03260856A (en) | Electronic equipment with consumption tax calculating function | |
JPS6397153U (en) | ||
JPS5914847Y2 (en) | calculator | |
JPS6339783Y2 (en) | ||
JPS601677B2 (en) | Electronic cash register printing method | |
JPS62120595A (en) | Sales data processor | |
JPS5972571A (en) | Electronic cash register | |
JPH021627Y2 (en) | ||
JPH0743794B2 (en) | Electronic cash register device | |
JPS642179Y2 (en) | ||
JPS5939058B2 (en) | Key-controlled digital computing device | |
KR20020047838A (en) | Apparatus and method for performing a function of calculation in mobile phone |