JPS5940673Y2 - 除算回路 - Google Patents

Description

【考案の詳細な説明】

本考案は高速度除算回路に関する。 一般に、除算は数学的には逆数の乗算であり、回路的に
も乗算回路を基本にしており、従来の除算回路は、第４
図に示すように、乗算器８の出力と一方の入力Ｙとの間
に演算増幅器９を挿入して帰還をかけた構成を有し、帰
還ループ内の演算増幅器９は高利得であることが要求さ
れる。 しかし、演算増幅器９が充分高い利得を保持する周波数
帯域は庫々１ＭＨｚであるため、除算回路としての使用
可能な周波数帯域は高々ＩＭＨｚであり、高速度の除算
回路の実現は非常に困難である欠点があった。 本考案はこのような従来欠点を改良したもので、以下図
において説明する。 第１図及び第２図は到考案に用いられるｌ／ｆ検出器の
構成及び同波形図である。 以下、図面において更に詳しく説明する。 第１図及び第２図において、入力信号（第２図ミニ−例
として周波数が時間と共に変化する周波数変調波信号が
表わされている）をリミッタ回路１を通して振幅を制限
して上記周波数変調波信号と周期が同一である方形波信
号（第２図ｂ）に変換する。 この方形波信号を三角波発生回路２を通してこの方形波
信号に同期した、即ち、方形波信号の周期に比例してパ
ルス幅が変化する三角波信号（第２図Ｃ）に変換し、必
要に応じて増幅回路３を通して増幅した後、ローパスフ
ィルタ４を通してその平均値をｌ／ｆ検出出力（第２図
ｄ）として、取出すよう、にした構成である。 上記のリミッタ回路１、三角波発生回路２及びローパス
フィルタ４は各々公知であるが、三角波発生回路２とし
ては例えば第１図に示すように、電源（＋Ｖｃ）に直列
接続した抵抗Ｒ１コンデンサＣからなる時定数回路を接
続し、このコンデンサＣと並列にスイッチングトランジ
スタＱを接続し、このトランジスタＱを方形波信号によ
って制御するようにした鋸歯状波発生回路が用いられる
。 そして、この鋸歯状波発生回路は、方形波信号がハイレ
ベル〔ｌ〕であるとき、トランジスタＱが導通し、この
トランジスタＱを通してコンデンサＣの電荷が瞬時に放
電され、又、方形波信号がロ−レベル

〔０〕であるとき
は、トランジスタＱが遮断状態となり、コンデンサＣが
一定の時定数でもって充電され、その端子電圧は方形波
信号の各周期において一定の傾きで上昇し、第２図Ｃに
示すように方形波信号の周期に比例してパルス幅が変化
する鋸歯状波信号が得られる。 理論的に説明すると、鋸歯状波信号の周期即ち方形波信
号の周期をτ、立上がり部分の波形の傾きをｋとすれば
、鋸歯状波信号の波形面積Ｓは、となる。 従って、波形面積Ｓの１周期τの平均値即ち平均電圧■
は、 となる。 ここに、周期τと周波数ｆどの関係は、 であるから、 これを（２）式に代入すると となり、周波数ｆに逆比例した出力、即ち１／ｆ検出出
力となる。 次に、このような構成の１ ／ｆ検出器を用いた本考案
の除算回路を第３図について説明する。 ５は公知の乗算器、７は１／ｆ検出器である。 乗算器５一方の入力端子Ｘに被乗算信号ｖ２を入力し、
一方、乗算信号Ｖ１を周波数変調回路６を通して周波数
変調して、周波数ｆが乗算信号Ｖ１に比例して変化する
周波数変調波信号を得る。 ここに、周波数変調波信号の周波数ｆと乗算信号Ｖ、と
の関係は、 ｆ＝に、・Ｖｌ（Ｋ１は定数） となる。 次いで、周波数変調波信号をｌ／ｆ検出器７を通して周
波数変調波信号のｌ／ｆ検出出力を得る。 このｌ／ｆ検出検出出力上記乗算器５の他方の入力端子
Ｙに入力し、この１／ｆ検出出力Ｖと被乗算信号ｖ２と
を乗算して なる除算出力を得る。 このような除算回路は、第４図に示すような乗算器８の
出力と一方の入力Ｙとの間に演算増幅器９を挿入して帰
還をかけた従来の除算器のように、液算増幅器を含む帰
還ループを有しないので、次のような利点を有する。 即ち、従来の除算器は帰還ループ内の演算増幅器９が高
利得であることが要求されるが、演算増幅器９が充分高
い利得を保持する周波数帯域は高々ＩＭＨｚであり、従
って、除算器の使用可能な周波数帯域は高々ＩＭＨｚで
ある。 これに対して、本考案の除算回路は、上記の演算増幅器
を含む帰還ループがなく、かつ、演算増幅器は従来のよ
うな高い利得を必要としないので、使用可能な周波数帯
域が著しく向上して約１０ＭＨｚとなる。 換言すれば、極めて高速度の除算回路が実現できる。 以上のように、本考案は、入力信号を方形波信号に変換
し、当該方形波信号を当該方形波信号の周期に比例して
パル禰が変化する三角波信号に変換し、当該三角波信号
の平均値をｌ／ｆ検出出力として取出すようにしたｌ／
ｆ検出器を応用して、このｌ／ｆ検出器と周波数変調回
路、乗算器とを組合わせた単純な構成を有するので製作
が容易であり、かつ、安価であって、量産に適する実用
利点を有し、また、使用可能な周波数帯域も著しく広い
ので、高速度の除算器を実現できる等の優れた利点を有
する。

【図面の簡単な説明】

第１図は本考案に用いられるｌ／ｆ検出器の構成−回路
実施例）を示す図、第２図は同、信号波形図、第３図は
本考案の１／ｆ検出器を用いた除算回路の構成を示す図
、第４図は従来の除算回路の構成を示す図である。 １はリミンタ回路、２は三角波発生回路、４はロータス
フィルタ、５は乗算器、６は周波数変調回路、Ｉはｌ／
ｆ検出器である。

Claims (1)

1. 【実用新案登録請求の範囲】 下記の（イ）〜（ハ）の構成要件からなることを特徴と
   する除算回路。 （イ）乗算信号ｖ１を周波数変調して、周波数ｆが上記
   乗算信号Ｖ１に比例して変化する周波数変調波信号を出
   力する周波数変調回路６゜ ←）当該周波数変調波信号をリミッタ回路１を通して振
   幅を制限して方形波信号に変換し、当該方形波信号を三
   角波発生回路２を通して上記方形波信号の周期に比例し
   てパルス幅が変化する三角波信号に変換し、当該三角波
   信号をローパスフィルタ４′を通して平均値を取出し、
   当該平均値を上記周波数変調波信号の周波数ｆのｌ／ｆ
   検出出力を出力するｌ／ｆ検出器Ｉ０ （′９ 当該ｌ／ｆ検出出力と被乗算信号ｖ２とを乗算
   して、当該被乗算信号ｖ２と上記乗算信号■ｌとの除算
   出力を出力する乗算器５゜