JPS5939780B2 - Control device using multi-system processing device - Google Patents

Control device using multi-system processing device

Info

Publication number
JPS5939780B2
JPS5939780B2 JP53026165A JP2616578A JPS5939780B2 JP S5939780 B2 JPS5939780 B2 JP S5939780B2 JP 53026165 A JP53026165 A JP 53026165A JP 2616578 A JP2616578 A JP 2616578A JP S5939780 B2 JPS5939780 B2 JP S5939780B2
Authority
JP
Japan
Prior art keywords
control
circuit
output
outputs
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53026165A
Other languages
Japanese (ja)
Other versions
JPS54118750A (en
Inventor
茂行 田代
和夫 森谷
義紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP53026165A priority Critical patent/JPS5939780B2/en
Publication of JPS54118750A publication Critical patent/JPS54118750A/en
Publication of JPS5939780B2 publication Critical patent/JPS5939780B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、制御の信頼度が異なる機器を、3台以上の処
理装置を並列同期運転して制御する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that controls devices with different control reliability by operating three or more processing devices in parallel and synchronously.

電子計算機を制御用の処理装置として用いて、各種の外
部機器(被制御機器)を高信頼度で制御する場合は、処
理装置を複数台用いて多重系にし、各処理装置が出力す
る制御出力(制御用の出力信号)による多数決信号又は
一致信号で外部機器を制御する方式が一般に採用されて
おり、処理装置を3台以上用いる場合は、特に各処理装
置の制御出力を多数決回路で多数決をとり、その出力信
号、すなわち多数決信号で外部機器を制御する方式が採
用されている。
When using a computer as a control processing device to control various external devices (controlled devices) with high reliability, multiple processing devices are used to form a multiplex system, and the control output output by each processing device is Generally, a method is adopted in which external equipment is controlled by a majority signal or a coincidence signal based on (output signal for control), and when three or more processing devices are used, the control output of each processing device is controlled by a majority circuit using a majority decision circuit. A method is adopted in which external equipment is controlled by the output signal, that is, the majority vote signal.

しかし、多数決信号による制御方式は、前記多数決回路
が一般に一重系であるから、この多数決回路の信頼度を
高めようとすると、多数決回路が複雑になり、高価にな
つてしまう。
However, in the control system using the majority signal, the majority circuit is generally a single-layer system, so if the reliability of the majority circuit is to be increased, the majority circuit becomes complicated and expensive.

また、要求される制御の信頼度が異なる全ての外部機器
を多数決信号で制御すると、要求される制御の信頼度が
低い外部機器、すなわち一般信頼性機器にも多数決回路
を設けなければならず、不経済である。従つて、要求さ
れる制御の信頼度に応じて、制御方式を選択することが
重要である。このようにするには、外部機器を要求され
る制御の信頼度に応じて区分し、かつ3台の処理装置を
並列同期運転して、高信頼度の制御が要求される外部機
器、すなわち高信頼性機器は処理装置の各制御出力の多
数決信号で制御し、他の外部機器、すなわち一般信頼性
機器はいずれか2台の処理装置の制御出力の一致信号、
又はいずれか1台の処理装置の制御出力で制御するよう
にすればよい。
Furthermore, if all external devices with different required control reliability are controlled using majority voting signals, a majority voting circuit must be provided even for external devices with low required control reliability, that is, general reliability equipment. It is uneconomical. Therefore, it is important to select a control method depending on the required control reliability. In order to do this, the external devices are classified according to the level of control reliability required, and three processing units are operated in parallel and synchronously. Reliable equipment is controlled by a majority signal of each control output of the processing device, and other external equipment, that is, general reliable equipment, is controlled by a coincidence signal of the control output of any two processing devices,
Alternatively, control may be performed using the control output of any one processing device.

すなわち、たとえば鉄道における転てつ器、信号機のよ
うに、故障・誤動作により列車の脱線・衝突を誘起して
直接人命に著しい影響を与えるおそれのある機器は、制
御の信頼度を著しく高めなければならないから、高信頼
度の制御が要求されるいわゆる高信頼性機器であり、こ
のような機器は各処理装置の制御出力の多数決信号て唯
1御する必要がある。また、一般信頼性機器のうち、た
とえば駅における案内放送装置・案内掲示装置のように
、誤動作・故障が発生しても、人命に影響を与えない機
器は中程度の信頼度の制御を行なえばよい、いわゆる中
信頼性機器であり、従つてこのような中信頼性機器は、
いずれか2台の処理装置の制御出力の一致信号で制御す
ればよい。さらに、一般信頼性機器のうち、たとえばタ
イプライタのように、故障すると不便ではあるが、制御
に直接関係がないという程度の機器、すなわち低信頼性
機器はいずれか1台の処理装置の制御出力で制御すれば
よい。しかし、各機器を上述のように制御するためには
、複数の処理装置の中のどれかが故障した場合、正常な
処理装置の制御出力を外部機器に与えるように選択・切
換えを行なう係員が必要であるし、選択・切換えのため
の作業が煩られしく、しかも手動切換えによる時間的な
遅れがある欠点がある。
In other words, the reliability of control must be significantly increased for equipment such as railway switches and signals that can cause train derailment or collision due to failure or malfunction, directly impacting human life. Therefore, it is a so-called high-reliability device that requires highly reliable control, and such a device needs to be controlled only by the majority signal of the control output of each processing device. In addition, among general reliability equipment, for example, equipment that does not affect human life even if a malfunction or failure occurs, such as information broadcasting equipment and information display equipment at stations, should be controlled to a medium level of reliability. good, so-called medium-reliability equipment; therefore, such medium-reliability equipment is
Control may be performed using matching signals of the control outputs of any two processing devices. Furthermore, among general reliability equipment, such as a typewriter, which is inconvenient if it breaks down but is not directly related to control, in other words low reliability equipment, the control output of one of the processing units It can be controlled with. However, in order to control each device as described above, if one of the multiple processing devices breaks down, a staff member must select and switch so that the control output of the normal processing device is given to the external device. However, the selection and switching operations are cumbersome, and there is a time delay due to manual switching.

本発明は、各処理装置の制制出力の一致判定を行ない、
判定結果を利用して、中信頼性機器又は低信頼性機器の
制御に使用する処理装置を選択し、自動的に切換えるよ
うにして、人手を要することなく迅速に切換えることが
でき、しかも中信頼性機器又は低信頼性機器の制御の信
頼度を、簡単かつ廉価な装置で向上し得る制御装置を提
供することを目的とする。この目的を達成するために本
発明は、各処理装置が出力する高信頼性機器用の制御出
力又は一般信頼性機器用の制御出力が相互に一致してい
るか否かを判定して、一般信頼性機器の制御に用いる制
御出力を、一致した制御出力を出力している処理装置の
出力信号の中から自動的に選択する。
The present invention performs a coincidence determination of control outputs of each processing device,
Using the judgment results, it is possible to select a processing device to be used to control medium-reliability equipment or low-reliability equipment, and to switch automatically, allowing for quick switching without requiring human intervention. An object of the present invention is to provide a control device that can improve the reliability of control of a sexual device or a low-reliability device using a simple and inexpensive device. In order to achieve this objective, the present invention determines whether the control outputs for highly reliable equipment or the control outputs for general reliability equipment outputted by each processing device match each other, and A control output used for controlling a sex device is automatically selected from output signals of processing devices outputting matching control outputs.

このようにすれば、一般信頼性機器の制御に用いる処理
装置の選択・切換えを迅速に行なうことができ、また正
常に動作している処理装置により一般信頼性機器を制御
することになるから、一般信頼性機器の制御の信頼度が
著しく向上し、さらに装置が簡単であり、廉価である。
以下、図面に示す実施例について説明する。
In this way, it is possible to quickly select and switch the processing device used to control the general reliability equipment, and the general reliability equipment is controlled by the normally operating processing equipment. The reliability of control of general reliability equipment is significantly improved, and the device is simple and inexpensive.
The embodiments shown in the drawings will be described below.

第1図において、1,2,3は並列同期運転される処理
装置で、高信頼性機器4用の第1制御出力を導線7a,
7b,7cに出力し、中信頼性機器5用の第2制御出力
を導線8a,8b,8cに出力し、低信頼性機器6用の
第3制御出力を導線9a,9b,9cに出力する。10
は、各処理装置1,2,3の制御出力のうち、各第1制
御出力の多数決をとる既知の多数決回路で、多数決信号
を高信頼性機器4に供給する。
In FIG. 1, reference numerals 1, 2, and 3 are processing units that are operated in parallel and synchronously, and the first control output for the highly reliable equipment 4 is connected to a conductor 7a,
7b, 7c, the second control output for medium reliability device 5 is output to conductors 8a, 8b, 8c, and the third control output for low reliability device 6 is output to conductors 9a, 9b, 9c. . 10
is a known majority circuit that takes a majority vote of each first control output among the control outputs of each processing device 1, 2, and 3, and supplies a majority vote signal to the highly reliable device 4.

11は、各処理装置1,2,3が出力する第1制御出力
を鑑視してその一致状態を意味する信号を出力する一致
判定回路で、この例では各第1制御出力について相互に
一致判定を行なつて、他の第1制御出力と一致している
第1制御出力を出力している処理装置を意味する信号を
出力する。
Reference numeral 11 denotes a coincidence determination circuit that inspects the first control outputs output by each of the processing devices 1, 2, and 3 and outputs a signal indicating a matching state. In this example, if each first control output matches each other, A determination is made and a signal indicating a processing device outputting a first control output that matches other first control outputs is output.

このような一致判定回路11は、第2図に示すように、
排他的論理和回路20a,20b,20c、負論理のオ
ア回路21a,21b,21c、インバータ22a,2
2b,22c、及びプリセツト型のフリツプフロツプ2
3a,23b,23cで構成することができる。この一
致判定回路において、回路20aは導線7a,7bから
の第1制御出力の反一致を、回路20aは導線7b,7
cから第1制御出力の反一致を、回路20cは導線7a
,7cからの第1制御出力の反一致をそれぞれ検出する
回路であり、オア回路21aは回路20a,20cの出
力信号のオア信号を、オア回路21bは回路20a,2
0bの出力信号のオア信号を、オア回路21cは回路2
0b,20cの出力信号のオア信号をそれぞれ出力する
。また、インバータ22a,22b,22cは、オア回
路21a,21b,21cとフリツプフロツプ23a,
23b,23cの間に設けられており、その出力信号で
後段のフリツプフロツプ23a,23b,23cをりセ
ツトする。この一致判定回路11は、各フリツプフロツ
プ23a,23b,23cが予じめセツトされるから、
各処理装置1,2,3の第1制御出力が一致していれば
、各フリツプフロツプ23a,23b,23cのセツト
出力端子に接続された導線12,13,14から論理信
号゛1゛をそれぞれ出力する。
Such a match determination circuit 11, as shown in FIG.
Exclusive OR circuits 20a, 20b, 20c, negative logic OR circuits 21a, 21b, 21c, inverters 22a, 2
2b, 22c, and preset type flip-flop 2
3a, 23b, and 23c. In this coincidence determination circuit, the circuit 20a detects an anticoincidence of the first control outputs from the conductors 7a and 7b, and the circuit 20a detects the anticoincidence of the first control outputs from the conductors 7b and 7b.
The circuit 20c receives the anticoincidence of the first control output from the conductor 7a.
, 7c, the OR circuit 21a detects the OR signal of the output signals of the circuits 20a, 20c, and the OR circuit 21b detects the OR signal of the output signals of the circuits 20a, 20c.
The OR circuit 21c receives the OR signal of the output signal of 0b from the circuit 2.
OR signals of the output signals 0b and 20c are output, respectively. Further, the inverters 22a, 22b, 22c are connected to OR circuits 21a, 21b, 21c and flip-flops 23a,
23b and 23c, and its output signal resets the subsequent flip-flops 23a, 23b, and 23c. This coincidence determination circuit 11 has flip-flops 23a, 23b, and 23c set in advance, so that
If the first control outputs of the processing units 1, 2, and 3 match, logic signals ``1'' are output from the conductors 12, 13, and 14 connected to the set output terminals of the flip-flops 23a, 23b, and 23c, respectively. do.

また、導線7aからの第1制御出力が他の導線からの第
1制御出力と一致しないと、オア回路21aの出力信号
が論理信号゛0゛になるからフリツプフロツプ23aが
りセツトされてその旨を記憶し、同様に導線7bからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23bがその旨を記憶し、導線7cからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23cがその旨を記憶する。従つて、第2
図に示す一致判定回路は、処理装置1の第1制御出力が
他の処理装置2,3の第1制御出力の少なくともいずれ
かと一致していると、その旨を意味する第1信号を導線
12に出力し、同様に処理装置2の第1制御出力が他の
第1制御出力と一致していると、その旨を意味する第2
信号を導線13に出力し、処理装置3の第1制御出力が
他の第1制御出力と一致していると第3信号を導線14
に出力する。15は一致判定回路11の出力信号に応じ
て、中信頼性機器5の制御に用いる制御出力を選択し、
処理する第1選択処理回路で、導線12,13,14か
ら入力する信号を用いて、導線8a,8b,8cを介し
て処理装置1,2,3から入力する第2制御出力のいず
れか2つを選択し、選択した2つの第2制御出力の一致
をとつてその一致出力を中信頼性機器5に供給する。
Furthermore, if the first control output from the conducting wire 7a does not match the first control output from the other conducting wires, the output signal of the OR circuit 21a becomes a logic signal "0", so the flip-flop 23a is set to memorize this fact. Similarly, if the first control output from the conductor 7b does not match the other first control outputs, the flip-flop 23b stores this fact, and the first control output from the conductor 7c does not match the other first control outputs. If so, the flip-flop 23c stores that fact. Therefore, the second
The match determination circuit shown in the figure, when the first control output of the processing device 1 matches at least one of the first control outputs of the other processing devices 2 and 3, sends a first signal indicating this to the conductor 1. Similarly, if the first control output of the processing device 2 matches another first control output, a second
A signal is output to the conductor 13, and when the first control output of the processing device 3 matches another first control output, a third signal is output to the conductor 14.
Output to. 15 selects a control output to be used for controlling the medium reliability device 5 according to the output signal of the coincidence determination circuit 11;
A first selection processing circuit for processing uses signals input from conductors 12, 13, and 14 to select any two of the second control outputs input from processing devices 1, 2, and 3 via conductors 8a, 8b, and 8c. The control unit selects one, matches the selected two second control outputs, and supplies the matched output to the medium reliability device 5.

すなわち、この回路15は、導線12,13,14の全
てから信号が入力しているとき(第1制御出力が全て一
致しているとき)は予じめ定められた2つの第2制御出
力を選択してその一致出力を機器5に供給し、導線12
,13,14の全てから信号が入力していないとき(第
1制御出力が一致していないとき)は、第2制御出力の
選択を行なわず、従つて機器5に第2制御出力を供給し
ない。
That is, this circuit 15 outputs two predetermined second control outputs when signals are input from all of the conductors 12, 13, and 14 (when all first control outputs match). select and supply the matching output to device 5 and conductor 12.
, 13, and 14 (when the first control outputs do not match), the second control output is not selected, and therefore the second control output is not supplied to the device 5. .

また、いずれか2つの導線、たとえば12,13から第
1信号と第2信号が入力すると、その導線12,13に
対応する処理装置1,2からの第2制御出力を選択して
その一致出力を機器5に供給する。このような第1選択
処理回路15は、第3図に示すように、アンド回路30
a,30b,30c,30d,31a,31b,31c
、31d、オア回路32a,32b、インバータ33a
,33b,33c,34a,34b,34cを用いた選
択回路と、排他的論理和回路35とその出力を反転する
インバータ36を用いた一致回路とで構成することがで
きる。
Also, when the first signal and the second signal are input from any two conductors 12 and 13, the second control output from the processing devices 1 and 2 corresponding to the conductors 12 and 13 is selected and the matching output is output. is supplied to the device 5. Such a first selection processing circuit 15 includes an AND circuit 30 as shown in FIG.
a, 30b, 30c, 30d, 31a, 31b, 31c
, 31d, OR circuits 32a, 32b, inverter 33a
, 33b, 33c, 34a, 34b, and 34c, and a matching circuit using an exclusive OR circuit 35 and an inverter 36 that inverts its output.

各アンド回路は4入力のアンド回路であり、導線12,
13,14から一致判定回路11の出力信号が入力する
他に、導線8a,8b,8cのいずれか1つから第2制
御出力が入力する。また、アンド回路30b,30c,
30dと31b,31c,31dの各入力端子のうち、
導線12,13,14に接続するいずれか1つにはイン
バータ33a,33b,33c,34a,34b,34
cが設けられている。オア回路32aはアンド回路30
a,30b,30c,30dの出力信号のオア信号を回
路35の一方の入力端子に出力し、オア回路32bは、
アンド回路31a,31b,31c,31dの出力信号
のオア信号を回路35の他の入力端子に出力する。第3
図に示す第1選択処理回路15は、導線12,13,1
4の全てが信号゛1゛であると、アンド回路30a,3
1aにより導線8aと8bからの第2制御出力を選択し
てその一致出力を機器5に出力し、導線12,13,1
4のうち導線12,13のみが信号゛1゛であると、ア
ンド回路30b,31bにより導線8aと8bからの第
2制御出力を選択してその一致出力を機器5に出力する
Each AND circuit is a 4-input AND circuit, with conductors 12,
In addition to inputting the output signal of the match determination circuit 11 from 13 and 14, a second control output is inputted from any one of the conducting wires 8a, 8b, and 8c. Moreover, AND circuits 30b, 30c,
Among the input terminals 30d, 31b, 31c, and 31d,
Inverters 33a, 33b, 33c, 34a, 34b, 34 are connected to any one of the conductors 12, 13, 14.
c is provided. OR circuit 32a is AND circuit 30
The OR signal of the output signals of a, 30b, 30c, and 30d is output to one input terminal of the circuit 35, and the OR circuit 32b
The OR signal of the output signals of the AND circuits 31a, 31b, 31c, and 31d is output to the other input terminal of the circuit 35. Third
The first selection processing circuit 15 shown in the figure includes conductors 12, 13, 1
4 is the signal "1", the AND circuits 30a, 3
1a selects the second control output from conductors 8a and 8b and outputs the matching output to device 5, and conductors 12, 13, 1
If only the conductors 12 and 13 among the conductors 4 have the signal "1", the AND circuits 30b and 31b select the second control output from the conductors 8a and 8b and output the matching output to the device 5.

同様に、導線12,13,14のうち導線13,14の
みが信号゛1゛であると導線8b,8cからの第2制御
出力の一致出力を機器5に出力し、導線12,14のみ
が信号゛ビであると導線8a,8cからの第2制御出力
の一致出力を機器5に出力する。そして、導線12,1
3,14のうち少なくともいずれか2つが信号101で
あると、第2制御出力の選択を行なわず、従つて機器5
には制御出力が入力しない。16は、一致判定回路11
の出力信号に応じて低信頼性機器6に供給する1つの第
3制御出力を選択し処理する第2選択処理回路で、導線
12,13,14から入力する信号を用いて、導線9a
,9b,9cを介して処理装置1,2,3から入力する
第3制御出力の1つを低信頼性機器6に供給する。
Similarly, if only the conductors 13, 14 among the conductors 12, 13, 14 have the signal "1", the coincidence output of the second control output from the conductors 8b, 8c is output to the device 5, and only the conductors 12, 14 If the signal is 2, a matching output of the second control outputs from the conductors 8a and 8c is output to the device 5. And the conductor 12,1
If at least two of 3 and 14 are signals 101, the second control output is not selected, and therefore the device 5
No control output is input to. 16 is a match determination circuit 11
A second selection processing circuit selects and processes one third control output to be supplied to the low reliability device 6 according to the output signal of the conductor 9a, using the signals input from the conductors 12, 13, and 14.
, 9b, 9c, one of the third control outputs input from the processing devices 1, 2, 3 is supplied to the low reliability device 6.

すなわち、この回路は、導線12,13,14のうち、
少なくともいずれか2つの導線から信号が入力すると、
予じめ定められた1つの第3制御出力を選択して低信頼
性機器6に供給する。この回路16は、また導線12,
13,14のうち、少なくとも2つから信号が入力しな
いときは、第3制御出力の選択を行なわず、低信頼性機
器6に第3制御出力を供給しない。このような第1−選
択処理回路16は、第4図に示すように、4個のアンド
回路40a,40b,40c,40d、オア回路41、
及び3個のインバータ42a,42b,42cで構成す
ることができる。
That is, in this circuit, among the conductors 12, 13, 14,
When a signal is input from at least two conductors,
One predetermined third control output is selected and supplied to the low reliability device 6. This circuit 16 also includes conductors 12,
When no signals are input from at least two of 13 and 14, the third control output is not selected and the third control output is not supplied to the low reliability device 6. As shown in FIG. 4, the first selection processing circuit 16 includes four AND circuits 40a, 40b, 40c, 40d, an OR circuit 41,
and three inverters 42a, 42b, and 42c.

この回路16は、各アンド回路40a,40b,40c
,40dの1つの入力に、導線9a,9b,9cから第
3制御出力が入力することを除いて、第3図の回路にお
けるアンド回路30a,30b,30c,30d、オア
回路32a、及びインバータ33a,33b,33cで
構成された回路部分と同様に動作する。オア回路41の
出力は低信頼性機器6に供給される。従つて、第4図に
示す第2選択処理回路16は、導線12,13,14か
ら、第1、第2、第3信号の全てが入力すると、アンド
回路40aにより導線9aからの第3制御出力を選択し
、導線14からの第3信号のみが入力しないとアンド回
路40bにより導線9aからの第3制御出力を選択する
This circuit 16 includes each AND circuit 40a, 40b, 40c.
, 40d, the AND circuits 30a, 30b, 30c, 30d, the OR circuit 32a, and the inverter 33a in the circuit of FIG. , 33b, and 33c. The output of the OR circuit 41 is supplied to the low reliability device 6. Therefore, when all of the first, second, and third signals are input from the conductors 12, 13, and 14, the second selection processing circuit 16 shown in FIG. If the output is selected and only the third signal from the conductor 14 is not input, the AND circuit 40b selects the third control output from the conductor 9a.

同様に、第1信号のみが入力しないと導線9bからの第
3制御出力を選択し、第2信号のみが入力しないと導線
9cからの第3制御出力を選択する。そして、第1、第
2、第3信号の全て又はいずれか2つが入力しないと第
3制御出力の選択を行なわない。各機器4,5,6は、
前段の回路10,15,16から入力する制御出力によ
り制御されて駆動する。
Similarly, if only the first signal is not input, the third control output from the conductor 9b is selected, and if only the second signal is not input, the third control output from the conductor 9c is selected. The third control output is not selected unless all or any two of the first, second, and third signals are input. Each device 4, 5, 6 is
It is controlled and driven by control outputs input from the circuits 10, 15, and 16 in the previous stage.

この制御装置は、一致判定回路11において、各処理装
置1,2,3が出力する第1制御出力の一致状態を判定
して正常に動作している処理装置を照査し、かつこの判
定結果を用いて中信頼性機器5を制御するために用いる
処理装置を正常に動作している処理装置の中から選択処
理回路15で自動的に選択するとともに、低信頼性機器
6を制御するために用いる処理装置を正常に動作してい
る処理装置の中から選択処理回路16で自動的に選択す
る。
In this control device, a coincidence determination circuit 11 determines the coincidence state of the first control outputs outputted by each processing device 1, 2, and 3, checks which processing device is operating normally, and uses this determination result. The selection processing circuit 15 automatically selects a processing device to be used to control the medium-reliability device 5 from among normally operating processing devices, and also to use it to control the low-reliability device 6. A selection processing circuit 16 automatically selects a processing device from among normally operating processing devices.

この制御装置によれば、一般信頼性機器、すなわち中信
頼性機器5と低信頼性機器6とを、正常に動作している
処理装置の制御出力で制御するから、高信頼性機器4の
制御の信頼度を低下することなく、一般信頼性機器5,
6の制御の信頼度を高めることができる。
According to this control device, the general reliability devices, that is, the medium reliability devices 5 and the low reliability devices 6 are controlled by the control output of the normally operating processing device, so that the high reliability devices 4 are controlled. General reliability equipment 5, without reducing the reliability of
It is possible to increase the reliability of the control of No. 6.

また、選択処理回路15と16が多数決回路10に比べ
て簡単で、しかも廉価であるから、一般信頼性機器5,
6の制御の信頼度を、わずかな費用で向上することがで
きる。次に、第5図を参照して、一致判定回路と、各選
択処理回路の他の実施例について説明する。一致判定回
路1Vは、第2図に示す回路におけるフリツプフロツプ
23a,23b,23cの後段に、3個のアンド回路5
1a,51b,51cを設けており、各アンド回路の出
力信号を、導線61,62,63を介して各選択処理回
路15′,16′に供給するように構成されている。ア
ンド回路51aはフリツプフロツプ23aと23bのセ
ツト出力が入力する2入力アンド回路、アンド回路51
bはフリツプフロツプ23b,23cの各セツト出力と
、フリツプフロツプ23aのりセツト出力が入力する3
入力アンド回路、アンド回路51cはフリツプフロツプ
23a,23cの各セツト出力と、フリツプフロツプ2
3bのりセツト出力が入力する3入力アンド回路である
。従つて、この一致判定回路11′は、少なくとも処理
装置1と2の制御出力が一致していればアンド回路51
aの出力のみが論理信号″F゛となり、処理装置1の制
御出力のみが不一致であればアンド回路51bの出力の
みが論理信号11゛となり、処理装置2の制御出力のみ
が不一致であればアンド回路51cの出力のみが論理信
号“1゛となる。
Furthermore, since the selection processing circuits 15 and 16 are simpler and cheaper than the majority circuit 10, the general reliability equipment 5,
6 can be improved at a small cost. Next, other embodiments of the match determination circuit and each selection processing circuit will be described with reference to FIG. The coincidence determination circuit 1V includes three AND circuits 5 at the subsequent stages of flip-flops 23a, 23b, and 23c in the circuit shown in FIG.
1a, 51b, and 51c are provided, and the output signal of each AND circuit is configured to be supplied to each selection processing circuit 15', 16' via conducting wires 61, 62, and 63. The AND circuit 51a is a two-input AND circuit into which the set outputs of the flip-flops 23a and 23b are input.
b is 3 to which the set outputs of the flip-flops 23b and 23c and the set output of the flip-flop 23a are input.
The input AND circuit, the AND circuit 51c, connects each set output of the flip-flops 23a and 23c and the flip-flop 2.
This is a 3-input AND circuit into which the 3b Nori set output is input. Therefore, this coincidence determination circuit 11' detects the AND circuit 51 if at least the control outputs of the processing devices 1 and 2 match.
Only the output of the AND circuit 51b becomes the logic signal "F", if only the control output of the processing device 1 does not match, then only the output of the AND circuit 51b becomes the logic signal "F", and if only the control output of the processing device 2 does not match, the AND circuit 51b becomes the logic signal "F". Only the output of the circuit 51c becomes the logic signal "1".

第1選択処理回路15′は、3個ずつ2組の2入力アン
ド回路52a,52b,52c,53a,53b,53
cと、各組のアンド回路の出力が入力する2個の3入力
オア回路54a,54bとから成る選択回路と、各オア
回路54a,54bの出力が入力する排他的論理和回路
55とその出力を反転するインバータ56とから成る一
致回路とを設けている。各アンド回路は、図に示すよう
に、一致判定回路11′のアンド回路51a,51b,
50cの出力端子に接続する導線61,62,63の1
つに一方の端子が接続され、他方の端子が導線8a,8
b,8cのいずれか1つに接続されて、オア回路54a
,54bを介して回路55に出力する2つの第2制御出
力を、一致判定回路11′の出力信号により選択するよ
うに構成されている。この回路15!は、各処理装置1
,2,3の制御出力が全て一致しているか、又は処理装
置1,2の制御出力が互いに一致していると、アンド回
路52a,53bにより導線8a,8bからの第2制御
出力を選択し、処理装置1の制御出力のみが不一致であ
ると、アンド回路52b,53bにより導線8b,8c
からの第2制御出力を選択し、処理装置2の制御出力の
みが不一致であると、アンド回路52c,53cにより
導線8a,8cからの第2制御出力を選択する。
The first selection processing circuit 15' includes two sets of three two-input AND circuits 52a, 52b, 52c, 53a, 53b, 53.
c, a selection circuit consisting of two 3-input OR circuits 54a and 54b to which the outputs of each set of AND circuits are input, an exclusive OR circuit 55 to which the outputs of each OR circuit 54a and 54b are input, and its output. A matching circuit consisting of an inverter 56 for inverting the signal is provided. As shown in the figure, each AND circuit includes AND circuits 51a, 51b, and 51b of the match determination circuit 11'.
1 of the conductors 61, 62, 63 connected to the output terminal of 50c
One terminal is connected to the conductors 8a and 8, and the other terminal is connected to the conductors 8a and 8.
b, 8c, and the OR circuit 54a
, 54b to the circuit 55 are selected by the output signal of the coincidence determination circuit 11'. This circuit is 15! is each processing device 1
, 2 and 3 all match, or when the control outputs of the processing devices 1 and 2 match each other, the AND circuits 52a and 53b select the second control output from the conductors 8a and 8b. , if only the control outputs of the processing device 1 do not match, the AND circuits 52b and 53b cause the conductors 8b and 8c to
If only the control output of the processing device 2 is inconsistent, the AND circuits 52c and 53c select the second control output from the conducting wires 8a and 8c.

選択された制御出力は、オア回路54a,54bを介し
てオア回路55に供給されて、この回路55と次段のイ
ンバータ56とから成る一致回路で一致をとられる。前
記一般回路からの一致出力は、機器5に供給される。第
2選択処理回路16′は、3個の2入力アンド回路57
a,57b,57cと、各アンド回路の出力が入力する
3入力オア回路58とで構成されており、オア回路58
の出力を機器6に供給する。
The selected control outputs are supplied to an OR circuit 55 via OR circuits 54a and 54b, and matched by a matching circuit consisting of this circuit 55 and an inverter 56 at the next stage. The coincidence output from said general circuit is supplied to equipment 5. The second selection processing circuit 16' includes three two-input AND circuits 57.
a, 57b, 57c, and a 3-input OR circuit 58 into which the output of each AND circuit is input.
The output of is supplied to the device 6.

各アンド回路の各入力端子は、図に示すように、導線9
a,9b,9cのいずれかと、導線61,62,63の
いずれかとに接続されている。この回路16′は、各処
理装置1,2,3の制御出力が全て一致しているか、又
は処理装置1と2の制御出力が互いに一致していると、
アンド回路57aにより導線9aからの第3制御出力を
機器6に供給し、処理装置1の制御出力のみが不一致で
あると、アンド回路57bにより導線9bからの第3制
御出力を機器6に供給し、処理装置2の制御出力のみが
不一致であると、アンド回路57cにより導線9cから
の制御出力を機器6に供給する。第5図に示す装置によ
れば、第1図ないし第4図に示す実施例により得られる
効果の他に、少なくとも処理装置1と2の制御出力が互
いに一致していることを意味する信号と、処理装置1の
制御出力のみが不一致であることを意味する信号、及び
処理装置2の制御出力のみが不一致であることを意味す
る信号とを一致判定回路1Vで出力するから、第2図な
いし第4図に示す実施例に比べて装置がきわめて簡単に
なる。
Each input terminal of each AND circuit is connected to a conductor 9 as shown in the figure.
a, 9b, 9c and one of the conducting wires 61, 62, 63. This circuit 16' determines whether the control outputs of the processing devices 1, 2, and 3 all match, or if the control outputs of the processing devices 1 and 2 match each other.
The AND circuit 57a supplies the third control output from the conductor 9a to the device 6, and if only the control output of the processing device 1 does not match, the AND circuit 57b supplies the third control output from the conductor 9b to the device 6. , if only the control outputs of the processing device 2 do not match, the AND circuit 57c supplies the control output from the conducting wire 9c to the device 6. According to the apparatus shown in FIG. 5, in addition to the effects obtained by the embodiments shown in FIGS. , since the coincidence determination circuit 1V outputs a signal meaning that only the control output of the processing device 1 is inconsistent and a signal meaning that only the control output of the processing device 2 is inconsistent. The apparatus is much simpler than the embodiment shown in FIG.

なお、上述の実施例では、一致判定回路11,11′に
おいて第1制御出力の一致状態を判定しているが、第2
制御出力又は第3制御出力の一致状態を判定するように
してもよい。
In the above embodiment, the coincidence determination circuits 11 and 11' determine the coincidence state of the first control output, but the coincidence determination circuit 11, 11' determines the coincidence state of the first control output.
The matching state of the control output or the third control output may be determined.

また、選択処理回路15,15′が機器5に出力する制
御信号を、正常な制御信号を出力している処理装置の出
力信号の中から選択しているから、選択処理回路15,
15′内の一致回路において両信号が一致することが殆
んどであり、従つて選択処理回路15,15′を選択処
理回路16,16′と置換えてもよい。また、上述の実
施例は、3台の処理装置による3重系の制御方式の場合
の実施例であるが、本発明は、3台以上の処理装置を、
用いる多重系の制御方式にも適用することができる。4
台以上の処理装置を用いるn重系の制御方式に本発明を
用いる場合にも、外部機器を要求される制御の信頼度に
応じて区分し、高信頼性機器はn重系多数決回路の出力
信号で伯u御し、他の機器は各処理装置が出力する制御
出力の一致状態を判定して、一致している制御出力を出
力している処理装置の制御出力により制御すればよい。
Furthermore, since the selection processing circuits 15 and 15' select the control signal to be output to the device 5 from among the output signals of the processing devices that output normal control signals, the selection processing circuits 15 and 15'
In most cases, the two signals match in the matching circuit in 15', and therefore the selection processing circuits 15, 15' may be replaced with selection processing circuits 16, 16'. Furthermore, although the above-mentioned embodiment is an example of a triple system control method using three processing devices, the present invention provides a method for controlling three or more processing devices.
It can also be applied to the control system of the multiplex system used. 4
Even when the present invention is applied to an n-fold system control system using more than one processing device, the external devices are classified according to the required control reliability, and high-reliability equipment is the output of the n-fold system majority decision circuit. The control outputs of the other devices may be controlled by signals, and the other devices may be controlled by the control outputs of the processing devices outputting the matching control outputs by determining whether the control outputs output by each processing device match.

さらに、上述の実施例では、第1及び第2選択処理回路
を電子回路で構成しているが、制御の目的に応じて電子
回路、リレー回路のいずれかで構成することができるし
、両者を併用することもできる。
Furthermore, in the above embodiment, the first and second selection processing circuits are configured with electronic circuits, but they can be configured with either an electronic circuit or a relay circuit depending on the purpose of control, or both can be configured with an electronic circuit or a relay circuit. They can also be used together.

以上のように本発明は、高信頼性機器には処理装置から
出力される高信頼性機器用制御出力の多数決信号を出力
するのに対し、一般信頼性機器に対しては各処理装置か
らの制御出力の一致状態を一致判定回路で判定し、この
判定結果を用いて、一致した制御出力を出力している処
理装置からの一般信頼性機器用制御出力を選択処理回路
で選択して出力するようにしたから、高信頼性機器の制
御の信頼性を低下することなしに、一般信頼性機器の制
御に用いる処理装置の選択・切換えを人手を要すること
なく迅速に行なうことができるし、一般信頼性機器の制
御の信頼度を著しく向上することができる。
As described above, the present invention outputs a majority vote signal of the highly reliable device control output from the processing device to the highly reliable device, whereas it outputs the majority signal of the control output for the highly reliable device from the processing device to the general reliable device. A match state of the control outputs is determined by a match determination circuit, and using this determination result, a selection processing circuit selects and outputs a control output for general reliability equipment from a processing device outputting a matched control output. This makes it possible to quickly select and switch the processing equipment used to control general reliability equipment without requiring human intervention, without reducing the reliability of control of high reliability equipment. The reliability of control of reliable equipment can be significantly improved.

また、」致判定回路、選択回路が多数決回路に比べて簡
単かつ廉価であるから、装置が簡単であり廉価である。
Furthermore, since the match determination circuit and the selection circuit are simpler and cheaper than the majority decision circuit, the device is simple and inexpensive.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかる制御装置の一例を示すプロツク
図、第2図は一致判定回路の一実施例図、第3図は第1
選択処理回路の一実施例図、第4図は第2選択処理回路
の一実施例図、第5図は一致判定回路、第1及び第2選
択処理回路の他の実施例図である。 1,2,3:処理装置、4,5,6:制御される外部機
器、10:多数決回路、11,11′:ー致判定回路、
15,15′:第1選択処理回路、16,16′:第2
選択処理回路。
FIG. 1 is a block diagram showing an example of a control device according to the present invention, FIG. 2 is a diagram showing an embodiment of a coincidence determination circuit, and FIG.
FIG. 4 is a diagram of one embodiment of the selection processing circuit, FIG. 4 is a diagram of one embodiment of the second selection processing circuit, and FIG. 5 is a diagram of another embodiment of the coincidence determination circuit and the first and second selection processing circuits. 1, 2, 3: Processing device, 4, 5, 6: External equipment to be controlled, 10: Majority decision circuit, 11, 11': Match determination circuit,
15, 15': first selection processing circuit, 16, 16': second
Selection processing circuit.

Claims (1)

【特許請求の範囲】 1 要求される制御の信頼度が高い高信頼性機器用の制
御出力と、要求される制御の信頼度が低い一般信頼性機
器用制御出力とを各々出力し、かつ並列同期運転される
少なくとも3台の処理装置と、各処理装置の出力信号の
うち、高信頼性機器用制御出力の多数決信号を前記高信
頼性機器に出力する多数決回路と、介処理装置からの出
力信号を監視して、一致状態を意味する信号を出力する
一致判定回路と、前記一致判定回路の出力信号を用いて
、各処理装置のうち、一致した制御出力を出力している
処理装置からの一般信頼性機器用制御出力を選択して前
記一般信頼性機器に出力する選択処理回路と、を設けた
ことを特徴とする多重系処理装置による制御装置。 2 前記選択処理回路が、各処理装置からの制御出力の
1つを選択して一般信頼性機器に供給する手段である特
許請求の範囲第1項記載の制御装置。 3 前記選択処理回路が、各処理装置からの制御出力の
2つを選択してその一致出力を一般信頼性機器に供給す
る回路である特許請求の範囲第1項記載の制御装置。 4 3台の処理装置を用い、かつ、前記一致判定回路が
、少なくとも第1処理装置と第2処理装置からの制御信
号が一致していることを意味する信号と、第1処理装置
からの制御出力のみが不一致であることを意味する信号
と、第2処理装置からの制御信号のみが不一致であるこ
とを意味する信号を出力する回路である特許請求の範囲
第1項、第2項、又は第3項記載の制御回路。
[Claims] 1. A control output for high reliability equipment whose required control reliability is high and a control output for general reliability equipment whose required control reliability is low, respectively, and in parallel. At least three processing devices that operate synchronously, a majority circuit that outputs a majority signal of a control output for high reliability equipment to the high reliability equipment among the output signals of each processing device, and an output from the intervening processing device. A match determination circuit that monitors signals and outputs a signal indicating a match state, and a match determination circuit that uses the output signal of the match determination circuit to detect signals from among the processing devices that are outputting matched control outputs. A control device using a multi-system processing device, comprising: a selection processing circuit that selects a control output for a general reliability device and outputs the selected control output to the general reliability device. 2. The control device according to claim 1, wherein the selection processing circuit is means for selecting one of the control outputs from each processing device and supplying it to a general reliability device. 3. The control device according to claim 1, wherein the selection processing circuit is a circuit that selects two of the control outputs from each processing device and supplies the matched outputs to a general reliability device. 4. Three processing devices are used, and the coincidence determination circuit transmits at least a signal indicating that the control signals from the first processing device and the second processing device match, and a control signal from the first processing device. Claims 1 or 2, which is a circuit that outputs a signal indicating that only the outputs are inconsistent and a signal indicating that only the control signal from the second processing device is inconsistent; The control circuit according to item 3.
JP53026165A 1978-03-08 1978-03-08 Control device using multi-system processing device Expired JPS5939780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53026165A JPS5939780B2 (en) 1978-03-08 1978-03-08 Control device using multi-system processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53026165A JPS5939780B2 (en) 1978-03-08 1978-03-08 Control device using multi-system processing device

Publications (2)

Publication Number Publication Date
JPS54118750A JPS54118750A (en) 1979-09-14
JPS5939780B2 true JPS5939780B2 (en) 1984-09-26

Family

ID=12185930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53026165A Expired JPS5939780B2 (en) 1978-03-08 1978-03-08 Control device using multi-system processing device

Country Status (1)

Country Link
JP (1) JPS5939780B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263252A (en) * 1984-06-11 1985-12-26 Japanese National Railways<Jnr> Processing, collating and outputting method of multisystem

Also Published As

Publication number Publication date
JPS54118750A (en) 1979-09-14

Similar Documents

Publication Publication Date Title
US4208715A (en) Dual data processing system
US5357491A (en) Clock selection control device
JPS5939780B2 (en) Control device using multi-system processing device
KR100278703B1 (en) Device access bus redundancy control circuit at exchange
JPH05173499A (en) Display device system
JP2000244369A (en) Transmitter
JP2008269468A (en) Process control system to multiplexed input/output device
KR100304890B1 (en) TV function check method
KR100318929B1 (en) Clock automatic switching circuit in key phone system
JPS63273943A (en) Multiple system controller
JPH0342004B2 (en)
JPH02112047A (en) Unit address setting system
JPS61134846A (en) Electronic computer system
JPS61118042A (en) Data transmission equipment
JPH01196995A (en) Self-diagnostic device in video switching device
JPH0374947A (en) Method and equipment for selecting normal relay line in duplex relay line
JPS63124140A (en) Test circuit for picture signal switching control device
JPS62229302A (en) Digital controller
JPH0685714A (en) Line switching method
JPS58222328A (en) Channel switch device
JPH09272000A (en) Controller for press machine
JPS61249147A (en) Custom ic
JPH02287836A (en) Duplex alarm control system
JPS6145266B2 (en)
JPS5833585B2 (en) computer switching device