JPS5937984B2 - Communication Go terminal device - Google Patents

Communication Go terminal device

Info

Publication number
JPS5937984B2
JPS5937984B2 JP52079728A JP7972877A JPS5937984B2 JP S5937984 B2 JPS5937984 B2 JP S5937984B2 JP 52079728 A JP52079728 A JP 52079728A JP 7972877 A JP7972877 A JP 7972877A JP S5937984 B2 JPS5937984 B2 JP S5937984B2
Authority
JP
Japan
Prior art keywords
cursor
generating
pattern
black
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52079728A
Other languages
Japanese (ja)
Other versions
JPS5414136A (en
Inventor
尚彦 釜江
伸一 村上
保 望月
敏雄 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP52079728A priority Critical patent/JPS5937984B2/en
Publication of JPS5414136A publication Critical patent/JPS5414136A/en
Publication of JPS5937984B2 publication Critical patent/JPS5937984B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電話回線等の通信回線を通して端末相互間でテ
レビジョン受像機を用いて囲基を行なうための通信用囲
基端末装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication base terminal device for communicating between terminals using a television receiver through a communication line such as a telephone line.

従来、遠隔で囲基を行なうには郵便または電報によるよ
り外はなく、また電話を用いる場合も送受話器を手でも
ったままお互いの着手の位置を声で告げるよりほかに方
法がなかった。
In the past, the only way to carry out remote gatherings was by mail or telegram, and when using the telephone, the only way was to announce each other's starting position aloud while holding the receiver in hand.

そのため、煩雑な動作を必要として連絡に長時間を要し
、充分満足した囲基を行うことができなかった。
As a result, complicated operations were required and communication took a long time, making it impossible to perform a sufficiently satisfactory encircling operation.

本発明はすでにほとんどの家庭に普及している放送用の
テレビジョン受像機を表示機器として用いた四基端末装
置で、その目的は電話回線等の通信回線を用いて囲基を
行なうことを可能ならしめることにある。
The present invention is a four-base terminal device that uses a broadcast television receiver, which is already widespread in most homes, as a display device. It's about getting used to it.

以下図面について詳細に説明する。The drawings will be explained in detail below.

第1図は本発明の一実施例を示す。FIG. 1 shows an embodiment of the invention.

クロック101の信号により同期のために必要な信号を
すべて同期制御回路102で作成する。
A synchronization control circuit 102 generates all signals necessary for synchronization using a clock 101 signal.

同期制御回路102からの信号により基盤目発生回路1
03は第2図に太い線で示すような黒色の基盤目を発生
する。
The base item generation circuit 1 is activated by a signal from the synchronous control circuit 102.
03 produces black base grains as shown by thick lines in FIG.

一方バツクグラウンド信号回路104は基盤目も白石、
黒石のパターンも表示されない画素を灰色(黒色と白色
の中間調)にするための信号を発生する。
On the other hand, the background signal circuit 104 also has a white stone substrate.
A signal is generated to make pixels that do not display a black stone pattern gray (halftone between black and white).

一方着手された白石や黒石の表示はラスク走査形の文字
表示方式に類似の方法で行なう。
On the other hand, the white stones and black stones that have been started are displayed using a method similar to the rask scanning type character display method.

すなわち第2図の細い線で示すようにテレビジョン画面
を仮想的に19X19の領域に区切り、その各々の領域
を文字表示の文字として見做す。
That is, as shown by thin lines in FIG. 2, the television screen is virtually divided into 19×19 areas, and each area is regarded as a character in a character display.

このとき各々の領域のほぼ中心に前記基盤目発生回路1
03より発生される基盤目パタンの交点が位置するよう
にする。
At this time, the substrate eye generation circuit 1 is placed approximately in the center of each area.
03 so that the intersection of the base grain patterns generated from 03 is located.

リフレッシュメモリ105はこの19X19の領域に対
応したメモリセルを有し、そこに表示する情報を記憶す
る。
The refresh memory 105 has memory cells corresponding to this 19×19 area, and stores information to be displayed there.

この場合は無表示、白石および黒石の3状態のいずれに
あるかを記憶していることになる。
In this case, one of the three states of no display, white stone, and black stone is stored.

このリフレッシュメモリ105は同期制御回路102か
らの信号により現在水平走査されている走査線上にある
19個の領域に対応したメモリセルにある情報は各フィ
ールドでその状態になる最初の走査線の前にラインメモ
リ106にロードする。
This refresh memory 105 uses a signal from the synchronization control circuit 102 to store the information in the memory cells corresponding to the 19 areas on the scanning line currently being horizontally scanned before the first scanning line that reaches that state in each field. Load into line memory 106.

ラインメモリ106は上記19個の領域の区切りの時点
の信号を同期制御回路102から受けその数を水平方向
にカウントし、対応するメモリセル内にある情報をとり
出しブリンキング制御回路107を通してパタン発生回
路108に渡す。
The line memory 106 receives signals from the synchronous control circuit 102 at the time of division of the 19 areas, counts the number in the horizontal direction, takes out the information in the corresponding memory cell, and generates a pattern through the blinking control circuit 107. Pass to circuit 108.

たとえば前記領域は水平方向、垂直方向とも12画素で
あるとすればラインメモリ106は水平走査線数を12
回カウントするまでこの動作の(りかえし、ついでつぎ
の19個の領域に対応する情報をリフレッシュメモリ1
05から受け、再び同じ動作に入る。
For example, if the area has 12 pixels in both the horizontal and vertical directions, the line memory 106 has 12 horizontal scanning lines.
This operation is repeated until the number of times is counted, and then the information corresponding to the next 19 areas is refreshed in memory 1.
Receive from 05 and start the same operation again.

ブリンキング制御回路107はブリンキングすべき領域
のアドレス(上記19X19の領域の1つの指定する情
報)を記憶しておぎ、ラインメモリ106からその領域
に相当する情報がきたとき、2フイールドに1回または
2フイールドつづけてつぎの2フイールドはその情報を
インヒビットしバタン発生回路108には情報をわたさ
ない。
The blinking control circuit 107 stores the address of the area to be blinked (information specifying one of the above 19x19 areas), and when the information corresponding to that area comes from the line memory 106, the blinking control circuit 107 stores the address of the area to be blinked (information specifying one of the 19x19 areas mentioned above), and when information corresponding to that area comes from the line memory 106, the blinking control circuit 107 performs blinking once every two fields. Alternatively, for the next two fields in succession, the information is inhibited and the information is not passed to the bang generation circuit 108.

するとテレビジョン画面でその部分のみは他の部分より
ちらつきが多く、ブリンキングの効果が出る。
Then, that part of the television screen will flicker more than other parts, creating a blinking effect.

一方カーソル信号はカーソルアドレス発生回路109で
指示される領域の中心にある基盤目の交点に重さなるよ
うカーソル発生回路110によって発生される。
On the other hand, the cursor signal is generated by the cursor generation circuit 110 so as to overlap the intersection point of the base line at the center of the area specified by the cursor address generation circuit 109.

その伏況はたとえば第3図に示すようになる。The situation is shown in Figure 3, for example.

すなわちテレビジョン画面に灰色のバックAに基盤目B
が黒く表示されているが、カーソルCは白で横カーソル
とたてカーソルの組合わせとして基盤目にかさねて表示
される。
In other words, the gray background A on the television screen and the base B
is displayed in black, but cursor C is displayed in white as a combination of a horizontal cursor and a vertical cursor, superimposed on the base.

その部分はカーソルの白が勝つので基盤目が消えたよう
に見える。
In that part, the white cursor wins, so it looks like the base eye has disappeared.

このように1つの画素のうえにいくつかの信号が重なる
場合どれをとるかを制御して映像信号を作るのが映像信
号作成回路111である。
In this way, when several signals overlap on one pixel, the video signal creation circuit 111 controls which one to take and creates a video signal.

ここでは第1図にも示すようにカーソル信号を最優先に
白に、ついで白石か黒石のパターンを白または黒の指示
通りに、ついで基盤目信号を黒に、上記3つの信号がな
いときはバックグラウンド信号を灰色にするよう映像信
号を作成する。
Here, as shown in Figure 1, the cursor signal is given top priority and set to white, then the white or black stone pattern is set to white or black as instructed, then the base signal is set to black, and if the above three signals are not present, Create a video signal to make the background signal gray.

ここにいう優先順位は画素ごとに存在している最も優先
度の高い信号を出して他はインヒビットスるという意味
であり、これは公知の回路で容易に構成できることは明
らかである。
The priority order here means that the signal with the highest priority existing for each pixel is output and the others are inhibited, and it is clear that this can be easily constructed using a known circuit.

復号同期信号作成回路112が作成する復号同期信号に
上記映像信号を加えてテレビジョン信号を作成するのが
テレビ信号作成回路113である。
The television signal creation circuit 113 adds the video signal to the decoded synchronization signal created by the decoded synchronization signal creation circuit 112 to create a television signal.

囲碁はまず初期設定スイッチ114をおしてリフレッシ
ュメモリ105等をクリアすることからはじめる。
Go is first played by pressing the initial setting switch 114 to clear the refresh memory 105 and the like.

ついで黒側ならば回転形スイッチ115を操作してカー
ソルを動かして着手したい場所を定める。
Next, if it is on the black side, operate the rotary switch 115 to move the cursor to determine the place where you want to start.

カーソル入力制御回路116はこの回転形スイッチ11
5の動きを読み取り、力−ンルアドレス発生回路109
に渡す。
The cursor input control circuit 116 is connected to this rotary switch 11.
5 and reads the movement of the input address generating circuit 109.
give it to

回転形スイッチとしてはグラフィックディスプレイにお
いて知られているサムウィールやジョイステックを使用
することもでき、またはヴアリオームや単純なロータリ
スイッチでもよい。
The rotary switch can also be a thumbwheel or joystick known from graphic displays, or it can be a variohm or a simple rotary switch.

こうして発生されたアドレスにカーソルが表示されると
それが正しいと着手スイッチ117を操作して着手の意
志を云える。
When the cursor is displayed at the address generated in this way, if the address is correct, the operator can operate the start switch 117 to express his intention to start.

すると着手判定回路118はメモリ読書ぎ制御回路11
9を働かせてカーソルアドレスに対応するリフレッシュ
メモリ105内のメモリセルの情報を読取らせる。
Then, the start determination circuit 118 starts the memory read/write control circuit 11.
9 to read the information of the memory cell in the refresh memory 105 corresponding to the cursor address.

それが無着手状態にあれば着手判定回路118は新たな
着手であると判定し、着手発生A回路120を通じてカ
ーソルアドレスの位置に゛黒石゛′を表示する旨をメモ
リ読書き制御回路119に命じる。
If it is in a non-start state, the start determination circuit 118 determines that it is a new move, and instructs the memory read/write control circuit 119 to display a "black stone" at the cursor address position through the move generation A circuit 120. .

するとその情報がリフレッシュメモリ105の相当する
メモリセルに書込まれる。
Then, that information is written into the corresponding memory cell of refresh memory 105.

それとともに着手判定回路118はブリンキング制御回
路107に現在のカーソルアドレスはブリンキングすべ
きであることを通知し、カーソルアドレスすなわち19
X19の領域の1つを指示する情報を記憶せしめる。
At the same time, the start determination circuit 118 notifies the blinking control circuit 107 that the current cursor address should be blinked, and the cursor address 19
Information indicating one of the areas of X19 is stored.

対局者はそのブリンキングが正しければ確認スイッチ1
21によりそれを着手することを確認する。
If the blinking is correct, the player confirms by switching 1
21 confirms that it will be undertaken.

すると着手判定回路118はブリンキング制御回路10
7に現在記憶中のアドレスをクリアすることを命する。
Then, the start determination circuit 118 activates the blinking control circuit 10.
7 to clear the currently stored address.

なおこの確認スイッチ121は着手スイッチと同一のも
のとするなり、2段押しこみのスイッチとして第1段目
を着手に第2段目を確認に使うこともできる。
Note that this confirmation switch 121 is the same as the start switch, and can also be used as a two-step push-in switch, with the first step being used to confirm the start and the second step being used to confirm the start.

また確認自体をとりやめ、1度の着手でそれをブリンキ
ングなしに表示することもできる。
It is also possible to cancel the confirmation itself and display it without blinking in one move.

このときにはブリンキング制御回路107は不要になり
ラインメモリ106からバタン発生回路108に直結す
る。
At this time, the blinking control circuit 107 becomes unnecessary and the line memory 106 is directly connected to the bang generation circuit 108.

もし着手された位置にすでに着手がなされているとき、
それが相手方の石ならば着手判定回路118はそれをあ
げ石と見做し、その部分を無着手状態にするよう着手発
生A回路120を通じてメモリ読書き制御回路119に
命する。
If the starting position has already been started,
If it is the opponent's stone, the move determination circuit 118 considers it to be a raised stone, and instructs the memory read/write control circuit 119 through the move generation A circuit 120 to place that part in a non-moved state.

それとともにあげ石カウンタ122の黒側に+1するこ
とを命する。
At the same time, the black side of the raised stone counter 122 is ordered to be increased by +1.

このあげ石カウンタ122の内容は基盤目の外に数字で
表示することもできるがその方法はすでに公知であり、
リフレッシュメモリ105、ラインメモリ106のメモ
リセルを少し増すことで対処できる。
The contents of this raised stone counter 122 can also be displayed numerically outside of the base number, but this method is already known.
This can be solved by slightly increasing the number of memory cells in the refresh memory 105 and line memory 106.

しかしバタン発生回路108は数字のパタンをも有する
ことになる。
However, the bang generation circuit 108 also has a number pattern.

着手された石が対局者自らの石の場合は「待った」であ
ると解釈して単にブリンキングのみを行なう。
If the stone that is moved is the player's own stone, it is interpreted as "waiting" and the player simply performs blinking.

そして確認されるとそこを無着手状態に戻す。Once confirmed, the area is returned to a non-starting state.

そして確認された着手はアドレス情報と新着手、あげ石
、待ったの区別の情報とともに伝送制御回路123を通
じて相手方に伝送される。
The confirmed move is then transmitted to the other party through the transmission control circuit 123 along with address information and information on whether the move is a new move, a new move, or a waiting move.

相手方から送られてきた情報は伝送制御回路123に受
信され、アドレスはアドレス発生回路124に新着手、
あげ石、待ったの区分情報は着手発生8回路125に渡
される。
The information sent from the other party is received by the transmission control circuit 123, and the address is sent to the address generation circuit 124.
The classification information of ``age stone'' and ``wait'' is passed to the move generation circuit 8 125.

その後のリフレッシュメモリ105の書替えは前記と同
様であるので説明を省略するが、ただあげ石の場合はあ
げ石カウンタ122に渡し、白側のカウンタを+1する
The subsequent rewriting of the refresh memory 105 is the same as described above, so the explanation will be omitted, but if it is just a raised stone, it is passed to the raised stone counter 122 and the counter on the white side is incremented by 1.

このようにして囲碁の対局が進められるが、白と黒が逆
の場合も上記の説明から明白であろう。
The game of Go is played in this way, but it will be clear from the above explanation that black and white can also be reversed.

次に、前記基盤目発生回路103は第4図に示すように
構成される。
Next, the base item generation circuit 103 is configured as shown in FIG.

すなわち、301は1/12力ウントダウン回路、30
2は1/30力ウントダウン回路、303は1/12力
ウントダウン回路、309は縦横線発生回路、305は
11525力ウントダウン回路、306はフレーム検出
回路、307は基盤左右枠設定回路、308は基盤上下
枠設定回路、309,310はゲート回路、311,3
12はカウンタ回路である。
That is, 301 is a 1/12 power countdown circuit, 30
2 is a 1/30 force countdown circuit, 303 is a 1/12 force countdown circuit, 309 is a vertical and horizontal line generation circuit, 305 is a 11525 force countdown circuit, 306 is a frame detection circuit, 307 is a base left and right frame setting circuit, 308 are board upper and lower frame setting circuits, 309, 310 are gate circuits, 311, 3
12 is a counter circuit.

すなわち、第4図において、1/12力ウントダウン回
路301はこの周波数をカウントダウンし12画素毎す
なわち基盤の縦線の時間間隔毎に出力et 111を生
じる。
That is, in FIG. 4, the 1/12 power countdown circuit 301 counts down this frequency and produces an output et 111 every 12 pixels, ie, every time interval of the vertical line of the substrate.

この出力は縦横線発生回路304に加えられ縦線発生の
クロック位置を作る。
This output is applied to the vertical and horizontal line generation circuit 304 to create the clock position for vertical line generation.

また1/12力ウントダウン回路301で1/12カウ
ントダウンされたクロックは1/30力ウントダウン回
路302に加えられ30単位パターンすなわち1水平走
査線毎に出力パルスを出すここでは説明上−水平走査時
間に30単位パターン時間を割当てるものとする。
In addition, the clock counted down by 1/12 in the 1/12 power count down circuit 301 is applied to the 1/30 power count down circuit 302 to output a pulse in a 30 unit pattern, that is, every horizontal scanning line. Assume that 30 units of pattern time are allocated to the time.

この出力パルスは1/12力ウントダウン回路303に
加えられ12水平走査線毎すなわち基盤の横線毎に出力
パルスを出す。
This output pulse is applied to a 1/12 force count down circuit 303 which provides an output pulse every 12 horizontal scan lines, ie every horizontal line of the board.

この出力は縦横線発生回路304に加えられ横線発生の
クロック位置を示す縦横線発生回路304は論理和回路
で入力のどちらかが黒線を示す“1″をとるとき′1″
を出力する。
This output is applied to the vertical and horizontal line generation circuit 304, which indicates the clock position of horizontal line generation.The vertical and horizontal line generation circuit 304 is an OR circuit, and when either input takes "1" indicating a black line, the output is '1'.
Output.

また1/30力ウントダウン回路302の出力は115
25力ウントダウン回路305に加えられ水平走査線5
25本毎すなわち1フレーム毎に出力を出す。
Also, the output of the 1/30 power countdown circuit 302 is 115
25 force is applied to the countdown circuit 305 and the horizontal scan line 5
Output is output every 25 lines, that is, every frame.

この出力はフレーム検出回路306に加えられフレーム
の終了を検出する。
This output is applied to frame detection circuit 306 to detect the end of the frame.

またこの回路306からの出力で他のカウンタ類のリセ
ットを行う。
Also, the output from this circuit 306 is used to reset other counters.

また1/12力ウントダウン回路301の出力は縦枠設
定回路307に加えられこの回路で水平走査開始点から
の単位パターンの数を数えることにより1水平走査線の
単位パターン位置P1、。
Further, the output of the 1/12 force countdown circuit 301 is applied to the vertical frame setting circuit 307, and this circuit counts the number of unit patterns from the horizontal scanning start point to determine the unit pattern position P1 of one horizontal scanning line.

(n−1〜19)の時点とP2O、n(n−1〜19)
の時点を検出し、その期間が基盤の水平方向枠内の期間
であることをゲート回路310に指示する。
(n-1 to 19) and P2O, n(n-1 to 19)
, and instructs the gate circuit 310 that the period is within the horizontal frame of the board.

また1/12力ウントダウン回路303の出力は横枠設
定回路308に加えられ、この回路でフレームの開始点
から垂直方向の単位パターンの数を数えることにより単
位パターンPn、1(n−1〜19)の時点とPn、1
g (n= 1〜19)の時点ケ棟出し、その間の期間
が基盤の垂直方向の枠内の期間であることをゲート回路
310に指示する。
Further, the output of the 1/12 force countdown circuit 303 is applied to the horizontal frame setting circuit 308, and this circuit counts the number of unit patterns in the vertical direction from the starting point of the frame. 19) and Pn, 1
g (n=1 to 19), and instructs the gate circuit 310 that the period in between is within the vertical frame of the base.

ゲート回路310は2人力の論理積回路で縦枠設定回路
307および横枠設定回路308からの出力をうけそれ
らが共に出力+1111のとき基盤図形の信号を作成す
る。
The gate circuit 310 is a two-manufactured AND circuit that receives outputs from the vertical frame setting circuit 307 and the horizontal frame setting circuit 308, and creates a base figure signal when both outputs are +1111.

カウンタ回路311および312はそれぞれ基盤枠内の
うち外周の黒線部分を消去するための制御をする回路で
ある。
Counter circuits 311 and 312 are respectively circuits that perform control to erase the black line portion on the outer periphery within the base frame.

カウンタ回路311は縦枠設定回路307で基盤の左側
の端を検出してから画素クロックをカウントはじめ6画
素分のクロックすなわち単位パターンの横幅(12画素
)の半分だけ横黒線21を消去する出力をゲート回路3
09へ出力する。
The counter circuit 311 detects the left edge of the board in the vertical frame setting circuit 307, starts counting the pixel clock, and outputs a clock for 6 pixels, that is, erases the horizontal black line 21 by half of the width of the unit pattern (12 pixels). The gate circuit 3
Output to 09.

同様にして基盤の右側の端の横黒線22の消去を指示す
ることも行う。
Similarly, an instruction to erase the horizontal black line 22 at the right edge of the board is also given.

カウンタ回路212は横枠設定回路308で基盤の上側
の端を検出してから1/30力ウントダウン回路302
から(る走査線数を数え始め6本分すなわ′ち単位パタ
ーンの縦幅(12画素)の半分だけ縦黒線を消去する指
示をゲート回路309へ出す。
The counter circuit 212 detects the upper edge of the board with the horizontal frame setting circuit 308, and then uses the 1/30 force count down circuit 302.
It starts counting the number of scanning lines starting from (') and sends an instruction to the gate circuit 309 to erase six vertical black lines, that is, half of the vertical width (12 pixels) of the unit pattern.

また同様にして下側の縦黒線の消去も行える。Similarly, the lower vertical black line can also be erased.

ゲート回路309は3人力の論理積回路で、縦横線発生
回路304からの黒線指示がありカウンタ回路311お
よび312からその期間が黒線表示期間である指示のあ
る時だけ出力11191を出し黒線信号を発生する。
The gate circuit 309 is an AND circuit operated by three people, and outputs an output 11191 only when there is a black line instruction from the vertical and horizontal line generation circuit 304 and an instruction from the counter circuits 311 and 312 that the period is a black line display period. Generate a signal.

次に、前記バタン発生回路108は第5図に示すように
構成される。
Next, the bang generating circuit 108 is constructed as shown in FIG.

501はデコーダ回路、502は読出し専用メモリ(R
OM)、503は並直列変換回路である。
501 is a decoder circuit, 502 is a read-only memory (R
OM), 503 is a parallel-to-serial conversion circuit.

すなわち、各格子点に対応した石の符号はデコーダ回路
501へ入れられる。
That is, the stone code corresponding to each grid point is input to the decoder circuit 501.

次にクロックに合せROM502の中にあるドツトパタ
ーンがその時点の必要な行毎に読み出され並直列変換回
路503へいれられる。
Next, in accordance with the clock, the dot pattern in the ROM 502 is read out for each necessary row at that time and input into the parallel-to-serial conversion circuit 503.

その後直列信号に直されてパターン切替えにより石パタ
ーンのテレビ信号が作られる。
After that, it is converted into a serial signal and a stone pattern television signal is created by pattern switching.

以上説明したように、家庭のテレビジョン受像機を用い
て通信回線を通した囲基の対局が可能になり、郵便、電
報、電話と異なり煩雑な動作なしに囲基を楽しむことが
できる。
As explained above, it is now possible to play a game of Souki via a communication line using a home television receiver, and unlike mail, telegrams, and telephones, you can enjoy Souki without complicated operations.

なお第1図の実施例でテレビ信号作成回路113で作成
されたベースバンドのテレビジョン信号はそのままVT
R端子に導(ことができる。
In the embodiment shown in FIG. 1, the baseband television signal created by the television signal creation circuit 113 is directly converted to VT.
It can be connected to the R terminal.

VTR端子のない受像機はVHFで変調してアンテナ端
子に導けばよい。
If the receiver does not have a VTR terminal, it is sufficient to modulate it with VHF and direct it to the antenna terminal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
本発明に係る基盤図形の一例を示す図、第3図は本発明
に係るカーソルパタンの一例を示す図、第4図は第1図
の基盤目発生回路の一例を示すブロック図、第5図は第
1図のバタン発生回路の一例を示すブロック図である。 101・・・・・・クロック、102・・・・・・同期
制御回路、103・・・・・・基盤目発生回路、104
・・・・・・バックグラウンド信号回路、105・・・
・・・リフレッシュメモリ、106・・・・・・ライン
メモリ、107・・・・・・ブリンキング制御回路、1
08・・・・・・バタン発生回路、109・・・・・・
カーソルアドレス発生回路、110・・・・・・カーソ
ル発生回路、111・・・・・・映像信号作成回路、1
12・・・・・・抜刀同期信号作成回路、113・・・
・・・テレビ信号作成回路、114・・・・・・初期設
定スイッチ、115・・・・・・回転形スイッチ、11
6・・・・・・カーソル入力制御回路、117・・・・
・・着手スイッチ、118・・・・・・着手判定回路、
119・・曲メモリ読書き制御回路、120・・・・・
・着手発生A回路、121・・・・・・確認スイッチ、
122・・曲あげ石カウンク、123・・・・・・伝送
制御回路、124・・曲アドレス発生回路、125・・
・・・・着手発生3回路。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a base figure according to the invention, FIG. 3 is a diagram showing an example of a cursor pattern according to the invention, and FIG. 4 is a diagram showing an example of a cursor pattern according to the invention. 1 is a block diagram showing an example of the base eye generation circuit shown in FIG. 1, and FIG. 5 is a block diagram showing an example of the button generation circuit shown in FIG. 1. 101...Clock, 102...Synchronization control circuit, 103...Base item generation circuit, 104
...Background signal circuit, 105...
... Refresh memory, 106 ... Line memory, 107 ... Blinking control circuit, 1
08...Bang generation circuit, 109...
Cursor address generation circuit, 110... Cursor generation circuit, 111... Video signal creation circuit, 1
12...Sword drawing synchronization signal generation circuit, 113...
...TV signal creation circuit, 114...Initial setting switch, 115...Rotary switch, 11
6...Cursor input control circuit, 117...
...Start switch, 118...Start determination circuit,
119... Song memory read/write control circuit, 120...
- Start generation A circuit, 121...confirmation switch,
122...Kingage stone count, 123...Transmission control circuit, 124...Tune address generation circuit, 125...
... 3 circuits where movement occurs.

Claims (1)

【特許請求の範囲】 1 基盤目パタンを発生する第1の手段と、輝度を白と
黒の中間調に制御したバックグラウンド信号を発生する
第2の手段と、白石、黒石に相当するパタンを発生する
と共にメモリに記憶する第3の手段と、カーソルパタン
を発生する第4の手段と、前記4つの手段のうち同一画
素に信号が重さなった場合は第4の手段、第3の手段、
第1の手段および第2の手段の順序で優先順位を低くシ
1つの画素では優先順位の最も高い信号のみをとり出し
て映像信号を作成する第5の手段と、この第5の手段で
作成した映像信号からテレビジョン信号を作成してテレ
ビジョン受像機へ加える第6の手段と、カーソルの位置
を外部から動かすための第7の手段と、カーソルで指定
された位置に着手入力があった場合その位置にすでに存
在する着手の状態によってその着手の性質を判定する第
8の手段と、この第8の手段で判定された着手の性質の
情報をアドレス情報とともに電話回線等の通信回線を通
じて相手方に云送する第9の手段と、電話回線等の通信
回線を通じて相手方から送られてきた情報を受信して前
記メモリを書替える第10の手段とから構成することを
特徴とする通信用四基端末装置。 2 基盤目パタンを発生する第1の手段と、輝度を白と
黒の中間調に制御したバックグラウンド信号を発生する
第2の手段と、白石、黒石に相当するパタンを発生する
と共にメモリに記憶する第3の手段と、カーソルパタン
を発生する第4の手段と、前記4つの手段のうち同一画
素に信号が重さなった場合は第4の手段、第3の手段、
第1の手段および第2の手段の順序で優先順位を低(シ
1つの画素では優先順位の最も高い信号のみをとり出し
て映像信号を作成する第5の手段と、この第5の手段で
作成した映像信号からテレビジョン信号を作成してテレ
ビジョン受像機へ加える第6の手段と、カーソルの位置
を外部から動かすための第7の手段と、カーソルで指定
された位置に着手入力があった場合その位置にすでに存
在する着手の状態によってその着手の性質を判定する第
8の手段と、この第8の手段による着手の性質の判定が
あげ石であった場合その数を白側と黒側で別々にカウン
トする第9の手段と、前記第8の手段で判定された着手
の性質の情報をアドレス情報とともに電話回線等の通信
回線を通じて相手方に嵌送する第10の手段と、電話回
線等の通信回線を通じて相手方から送られてきた情報を
受信して前記メモリを書替える第11の手段とから構成
することを特徴とする通信用囲基端末装置。 3 基盤目パタンを発生する第1の手段と、輝度を白と
黒の中間調に制御したバックグラウンド信号を発生する
第2の手段と、白石、黒石に相当するパタンを発生する
と共にメモリに記憶する第3の手段と、カーソルパタン
を発生する第4の手段と、前記4つの手段のうち同一画
素に信号が重さなった場合は第4の手段、第3の手段、
第1の手段および第2の手段の順序で優先順位を低(シ
1つの画素では優先順位の最も高い信号のみをとり出し
て映像信号を作成する第5の手段と、この第5の手段で
作成した映像信号からテレビジョン信号を作成してテレ
ビジョン受像機へ加える第6の手段と、カーソルの位置
を外部から動かすための第7の手段と、カーソルで指定
された位置に着手入力があった場合その位置にすでに存
在する着手の状態によってその着手の性質を判定する第
8の手段と、前記第8の手段による着手の性質の判定が
あげ石であった場合その数を白側と黒側で別々にカウン
トする第9の手段と、およびカーソルで指定する位置に
着手するためのスイッチから成る第10の手段と、この
第10の手段で指示された着手位置を確認するためその
位置に表示した石のパタンを点滅させる第11の手段、
および点滅結果を確認したことを入力するための第12
の手段と、前記第8の手段で判定された着手の性質の情
報をアドレス情報とともに電話回線等の通信回線を通じ
て相手方に伝送する第13の手段と、電話回線等の通信
回線を通じて相手方から送られてきた情報を受信して前
記メモリを書替える第14の手段とから構成することを
特徴とする通信用囲基端末装置。
[Claims] 1. A first means for generating a base pattern, a second means for generating a background signal whose luminance is controlled to an intermediate tone between white and black, and a pattern corresponding to white stones and black stones. a third means for generating a cursor pattern and storing it in a memory; a fourth means for generating a cursor pattern; ,
a fifth means for creating a video signal by extracting only the signal with the highest priority for one pixel in a lower priority order in the order of the first means and the second means; a sixth means for creating a television signal from the video signal and applying it to the television receiver; a seventh means for externally moving the position of the cursor; and a start input at the position specified by the cursor. In this case, there is an eighth means for determining the nature of the move based on the state of the move already existing at that location, and information on the nature of the move determined by this eighth means is transmitted to the other party through a communication line such as a telephone line along with address information. and a tenth means for receiving information sent from the other party through a communication line such as a telephone line and rewriting the memory. Terminal device. 2. A first means for generating a base pattern, a second means for generating a background signal whose luminance is controlled to be an intermediate tone between white and black, and a second means for generating a pattern corresponding to white stones and black stones and storing it in a memory. a third means for generating a cursor pattern; a fourth means for generating a cursor pattern; a fourth means for generating a cursor pattern;
The first means and the second means have lower priorities in the order of the first means and the fifth means extracts only the signal with the highest priority for one pixel to create a video signal. A sixth means for creating a television signal from the created video signal and applying it to the television receiver, a seventh means for externally moving the position of the cursor, and a start input at the position designated by the cursor. In this case, the eighth means determines the nature of the move based on the state of the moves already existing at that position, and if the determination of the nature of the move by this eighth means is a raised stone, the number is divided into white and black. a ninth means for counting separately on the other party; a tenth means for transmitting information on the nature of the move determined by the eighth means together with address information to the other party through a communication line such as a telephone line; and an eleventh means for rewriting the memory by receiving information sent from the other party through a communication line such as 3. A first means for generating a base pattern. a second means for generating a background signal whose luminance is controlled to be an intermediate tone between white and black; a third means for generating a pattern corresponding to a white stone and a black stone and storing it in a memory; and a cursor pattern. a fourth means for generating; a fourth means; a third means;
The first means and the second means have lower priorities in the order of the first means and the fifth means extracts only the signal with the highest priority for one pixel to create a video signal. A sixth means for creating a television signal from the created video signal and applying it to the television receiver, a seventh means for externally moving the position of the cursor, and a start input at the position designated by the cursor. In this case, the eighth means determines the nature of the move based on the state of the moves already existing at that position, and if the determination of the nature of the move by the eighth means is a raised stone, the number is divided into white and black. a ninth means for counting separately on the side; and a tenth means comprising a switch for starting at a position specified by the cursor; Eleventh means of blinking the displayed stone pattern,
and 12th to enter that you have confirmed the flashing result.
a thirteenth means for transmitting the information on the nature of the move determined by the eighth means to the other party through a communication line such as a telephone line together with address information; and fourteenth means for receiving received information and rewriting the memory.
JP52079728A 1977-07-04 1977-07-04 Communication Go terminal device Expired JPS5937984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52079728A JPS5937984B2 (en) 1977-07-04 1977-07-04 Communication Go terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52079728A JPS5937984B2 (en) 1977-07-04 1977-07-04 Communication Go terminal device

Publications (2)

Publication Number Publication Date
JPS5414136A JPS5414136A (en) 1979-02-02
JPS5937984B2 true JPS5937984B2 (en) 1984-09-13

Family

ID=13698253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52079728A Expired JPS5937984B2 (en) 1977-07-04 1977-07-04 Communication Go terminal device

Country Status (1)

Country Link
JP (1) JPS5937984B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR8605824A (en) * 1985-03-12 1987-08-11 Thomas Essington Breen MANUFACTURING ARTICLE AND CURABLE COMPOSITION, AS WELL AS A MANUFACTURING PROCESS FOR A MOLDED ARTICLE

Also Published As

Publication number Publication date
JPS5414136A (en) 1979-02-02

Similar Documents

Publication Publication Date Title
US5610665A (en) Interactive television graphics interface
US5138312A (en) Pager with a television function
US5353063A (en) Method and apparatus for processing and/or displaying image data based on control data received with the image data
GB1579696A (en) Chroma control for television control apparatus
US4363108A (en) Low cost programmable video computer terminal
US20030050116A1 (en) Picture video signal converting/processing circuit for GBA (gameboy advance) or GBC (gameboy color)
US4948126A (en) Event adjudicator and interface
JPS5937984B2 (en) Communication Go terminal device
JPS5946471B2 (en) video circuit
JPS6016265B2 (en) Communication game terminal device
JPH09298703A (en) Display device
JPH0354462Y2 (en)
JPS6036151B2 (en) display device
JPH0715246Y2 (en) Television receiver
KR100281818B1 (en) Transaction-based interactive television system
JPH04354285A (en) Television receiver
JPS635326Y2 (en)
JPS5810756B2 (en) image display device
CN101115164A (en) Implementing method of displaying television dual-TV picture using single tuner
JPS63189078A (en) Teletext receiver
JPH0368388A (en) Display device
JPS5931716B2 (en) television screen display device
JP2939810B2 (en) Data processing device
JPS6480181A (en) Teletext receiver
JPH02222392A (en) Still picture video telephone set