JPS5936463B2 - 暗号装置 - Google Patents
暗号装置Info
- Publication number
- JPS5936463B2 JPS5936463B2 JP51016097A JP1609776A JPS5936463B2 JP S5936463 B2 JPS5936463 B2 JP S5936463B2 JP 51016097 A JP51016097 A JP 51016097A JP 1609776 A JP1609776 A JP 1609776A JP S5936463 B2 JPS5936463 B2 JP S5936463B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- cryptographic
- cryptographic key
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Description
【発明の詳細な説明】
本発明は、データ処理環境のもとで利用される暗号装置
に関するものであり、更に具体的には、データの機密保
護及びフライパン一を確立するために、デイジタル・デ
ータを暗号化したり解読したりするのに使用され得る積
プロツク暗号プロセスを遂行するための暗号装置に関す
るものである。
に関するものであり、更に具体的には、データの機密保
護及びフライパン一を確立するために、デイジタル・デ
ータを暗号化したり解読したりするのに使用され得る積
プロツク暗号プロセスを遂行するための暗号装置に関す
るものである。
コンピユータ・システム・ネツトワークにおける遠隔通
信の利用、端末即ち入出力装置と制御装置との間の非常
に長いケーブル接続の使用、及び記憶媒体の移動可能性
が各々増大するにつれて、データの物理的な保護が一般
に保証され得なくなつてきたために、データの傍受又は
変更に対する関心が高まつてきた。暗号方式は、データ
の伝送媒体よりもむしろデータ自身を保護するという点
において、データの機密性及びフライパン一の保護を達
成するための１つの手段として認められている。これま
でにも、データ通信の機密保護及びフライパン一の維持
を目的として、メツセージを暗号化するため種々のシス
テムが関発されている。
信の利用、端末即ち入出力装置と制御装置との間の非常
に長いケーブル接続の使用、及び記憶媒体の移動可能性
が各々増大するにつれて、データの物理的な保護が一般
に保証され得なくなつてきたために、データの傍受又は
変更に対する関心が高まつてきた。暗号方式は、データ
の伝送媒体よりもむしろデータ自身を保護するという点
において、データの機密性及びフライパン一の保護を達
成するための１つの手段として認められている。これま
でにも、データ通信の機密保護及びフライパン一の維持
を目的として、メツセージを暗号化するため種々のシス
テムが関発されている。
このようなシステムの１つに、プロツク全体が所定の暗
号キーに従つて代替（Ｓｕｂｓｔｉｔｕｔｅ）されるよ
うなプロツク暗号システムがある。代替されたメツセー
ジは、暗号キーを知らなければ理解され得ない暗号テキ
ストになる。所定の暗号キーに従つて処理が行なわれる
代替技術（ＳｕｂｓｔｉｔｕｔｉＯｎｔｅｃｈｎｉｑｕ
ｅ）の利点は、この暗号キーを逆に応用することによつ
て解読操作を簡単に実行できることにある。代替技術の
設計及び原理に関する更に詳しい説明は、例えば１９４
９年１０月に発行されたＢｅｌｌＳｙｓｔｅｍＴｅｃｈ
ｎｉｃａｌＪＯｕｒｎａｌ，第２８巻、第６５６〜７１
５頁に掲載されているＣ．Ｅ．ＳｈａｎｎＯｎによるゞ
ゞＣＯｍｍｕｎｉｃａｔｉＯｎＴｈｅＯｒｙＯｆＳｅｃ
ｒｅｃｙＳｙｓｔｅｍｓ５′と題する論文及び１９７３
年５月に発行されたＳｃｉｅｎｔｉｆｉｃＡｍｅｒｉｃ
ａｎ，第２２８巻、第５号、第１５〜２３頁に記載され
ているＨ．Ｆｅｉｓｔｅｌによる゛ゞＣｒｙｐｔＯｇｒ
ａｐｈｙａｎｄＣＯｍｐｕｔｅｒＰｒｉｖａｃｙ′２と
題する論文に見出される。これら２つの論文には、２以
上の暗号が、例えば非線形代替及びこれに続く線形変換
といつた連続的な段階によつて、連続的に組合わされる
ような積暗号システムについての詳しい説明がなされて
いる。データ処理システム内でのデータの機密保護及び
フライパン一を改善するため、種々の積暗号システムが
開発されてきた。
号キーに従つて代替（Ｓｕｂｓｔｉｔｕｔｅ）されるよ
うなプロツク暗号システムがある。代替されたメツセー
ジは、暗号キーを知らなければ理解され得ない暗号テキ
ストになる。所定の暗号キーに従つて処理が行なわれる
代替技術（ＳｕｂｓｔｉｔｕｔｉＯｎｔｅｃｈｎｉｑｕ
ｅ）の利点は、この暗号キーを逆に応用することによつ
て解読操作を簡単に実行できることにある。代替技術の
設計及び原理に関する更に詳しい説明は、例えば１９４
９年１０月に発行されたＢｅｌｌＳｙｓｔｅｍＴｅｃｈ
ｎｉｃａｌＪＯｕｒｎａｌ，第２８巻、第６５６〜７１
５頁に掲載されているＣ．Ｅ．ＳｈａｎｎＯｎによるゞ
ゞＣＯｍｍｕｎｉｃａｔｉＯｎＴｈｅＯｒｙＯｆＳｅｃ
ｒｅｃｙＳｙｓｔｅｍｓ５′と題する論文及び１９７３
年５月に発行されたＳｃｉｅｎｔｉｆｉｃＡｍｅｒｉｃ
ａｎ，第２２８巻、第５号、第１５〜２３頁に記載され
ているＨ．Ｆｅｉｓｔｅｌによる゛ゞＣｒｙｐｔＯｇｒ
ａｐｈｙａｎｄＣＯｍｐｕｔｅｒＰｒｉｖａｃｙ′２と
題する論文に見出される。これら２つの論文には、２以
上の暗号が、例えば非線形代替及びこれに続く線形変換
といつた連続的な段階によつて、連続的に組合わされる
ような積暗号システムについての詳しい説明がなされて
いる。データ処理システム内でのデータの機密保護及び
フライパン一を改善するため、種々の積暗号システムが
開発されてきた。
例えば米国特許第３７９８３５９号明細書には、非暗号
テキスト・メツセージ（暗号化されていないメツセージ
）の線形変換及び非線形変換を組合わせる積暗号システ
ムが開示されている。ここでいう線形変換とは、各入カ
ビツトとそれに対応する出力ビツトとの間の関係が一定
であるような変換、例えばｉ番目の入カビツトがそのま
まｊ番目の出力ビツト（１〆ｊでもよい）となるような
変換を意味し、非線形変換とはそれ以外の変換を意味す
る。積暗号（プロダクト・サイフア）あるいは積プロツ
ク暗号における「積」は線形変換及び非線形変換の組合
わせによる暗号であることを表わしている。これらの変
換は、一意的な暗号キーを用いて行なわれ、このキーの
関数になつている。暗号キーは、変換を制御することの
他に、暗号システム内で種々のレジスタ代替及び部分的
に暗号化されたデータのモジユロ２加算の制御も行なう
。しかしながら、上記米国特許明細書には、キー経路指
定器によるモジユロ２加算器への暗号キー・ビツトの正
確なマツピングの詳細や、代替機能ボツクス内で実行さ
れる特別の非線形変換又は分散器（Ｄｉｆｆｕｓｅｒ）
によつて実行される特別の置換（ＰｅｒｍｕｔａｔｉＯ
ｎ）の詳細（これらはすべて暗号処理操作の質に重大な
影響を及ぼすものである）については、何ら開示されて
いない。暗号キーは、幾つかの小さなグループに分けら
れ、各グループに含まれる暗号キー・ビツトは、暗号処
理操作が繰返される度にシフトされる。各グループに含
まれる暗号キー・ビツトの数が比較的少ないため、各暗
号キー・ビツトグループの及ぼす効果は、暗号処理操作
の限られた部分に限定される。これもまた、暗号処理操
作の質に影響を及ぼすものである。更にこのシステムで
は、暗号キー・ビツトのみの関数として選択された２種
類の代替機能ボツクスだけが使用されているが、これも
同様に暗号処理操作の質に影響を及ぼすものである。上
記のシステムに関連して、米国特許第３７９６８３０号
明細書には、非暗号テキストのプロツクがセグメント単
位で処理されるような積暗号システムが開示されている
。
テキスト・メツセージ（暗号化されていないメツセージ
）の線形変換及び非線形変換を組合わせる積暗号システ
ムが開示されている。ここでいう線形変換とは、各入カ
ビツトとそれに対応する出力ビツトとの間の関係が一定
であるような変換、例えばｉ番目の入カビツトがそのま
まｊ番目の出力ビツト（１〆ｊでもよい）となるような
変換を意味し、非線形変換とはそれ以外の変換を意味す
る。積暗号（プロダクト・サイフア）あるいは積プロツ
ク暗号における「積」は線形変換及び非線形変換の組合
わせによる暗号であることを表わしている。これらの変
換は、一意的な暗号キーを用いて行なわれ、このキーの
関数になつている。暗号キーは、変換を制御することの
他に、暗号システム内で種々のレジスタ代替及び部分的
に暗号化されたデータのモジユロ２加算の制御も行なう
。しかしながら、上記米国特許明細書には、キー経路指
定器によるモジユロ２加算器への暗号キー・ビツトの正
確なマツピングの詳細や、代替機能ボツクス内で実行さ
れる特別の非線形変換又は分散器（Ｄｉｆｆｕｓｅｒ）
によつて実行される特別の置換（ＰｅｒｍｕｔａｔｉＯ
ｎ）の詳細（これらはすべて暗号処理操作の質に重大な
影響を及ぼすものである）については、何ら開示されて
いない。暗号キーは、幾つかの小さなグループに分けら
れ、各グループに含まれる暗号キー・ビツトは、暗号処
理操作が繰返される度にシフトされる。各グループに含
まれる暗号キー・ビツトの数が比較的少ないため、各暗
号キー・ビツトグループの及ぼす効果は、暗号処理操作
の限られた部分に限定される。これもまた、暗号処理操
作の質に影響を及ぼすものである。更にこのシステムで
は、暗号キー・ビツトのみの関数として選択された２種
類の代替機能ボツクスだけが使用されているが、これも
同様に暗号処理操作の質に影響を及ぼすものである。上
記のシステムに関連して、米国特許第３７９６８３０号
明細書には、非暗号テキストのプロツクがセグメント単
位で処理されるような積暗号システムが開示されている
。
各セグメントは、暗号キーの一部に従つて、逐次に変換
される。し力化ながら、このシステムはその性質におい
て直列式であるためにスループツト速度が遅く、またも
しこれを並列式に変更しようとすれば、そのハードウエ
アはかなり複雑になる。更に、前述のシステムと同様に
、このシステムもまた同じような２種類の代替機能ボツ
クスのみに限定される。本発明に従えば、任意に選ばれ
た暗号キーの制御のもとに、６４ビツトのメツセージ・
プロツクを暗号化又は解読し得る暗号装置が提供される
。
される。し力化ながら、このシステムはその性質におい
て直列式であるためにスループツト速度が遅く、またも
しこれを並列式に変更しようとすれば、そのハードウエ
アはかなり複雑になる。更に、前述のシステムと同様に
、このシステムもまた同じような２種類の代替機能ボツ
クスのみに限定される。本発明に従えば、任意に選ばれ
た暗号キーの制御のもとに、６４ビツトのメツセージ・
プロツクを暗号化又は解読し得る暗号装置が提供される
。
この暗号装置は、１６回の繰返し操作を連続的に実行す
ることによつて暗号化プロセスを遂行する。まず、３２
個のデータ・ビツト（各々が４データ・ビツトより成る
８個のセグメントを構成するものと考えられる）から成
るメツセージ・プロツクの第１半分が、各々６データ・
ビツトを有する８個のセグメントを構成する４８個のデ
ータ・ビツトへ拡張される。このようなデータ・ビツト
の拡張は、８個の４ビツトセグメントの各々のエンド・
データ・ビツト、例えば最初の２ビツトを二重にするこ
とによつて達成される。８個の６ビツト・セグメントと
みなされる拡張された４８個のデータ・ビツトは、任意
に決められた置換に従つて選択された、８個の６ビツト
・セグメントとみなされる４８個の暗号キー・ビツトと
モジユロ２加算の演算を行なうモジユロ２加算の結果の
８個の６ビツト・セグメントは、８種類の非アフイン変
換のための実際の引数を構成する。
ることによつて暗号化プロセスを遂行する。まず、３２
個のデータ・ビツト（各々が４データ・ビツトより成る
８個のセグメントを構成するものと考えられる）から成
るメツセージ・プロツクの第１半分が、各々６データ・
ビツトを有する８個のセグメントを構成する４８個のデ
ータ・ビツトへ拡張される。このようなデータ・ビツト
の拡張は、８個の４ビツトセグメントの各々のエンド・
データ・ビツト、例えば最初の２ビツトを二重にするこ
とによつて達成される。８個の６ビツト・セグメントと
みなされる拡張された４８個のデータ・ビツトは、任意
に決められた置換に従つて選択された、８個の６ビツト
・セグメントとみなされる４８個の暗号キー・ビツトと
モジユロ２加算の演算を行なうモジユロ２加算の結果の
８個の６ビツト・セグメントは、８種類の非アフイン変
換のための実際の引数を構成する。
各変換操作においては、ＭＳＤ例の６ビツト・セグメン
トの二重にされたＭＳＤ例エンド・ビツト及び置換され
た暗号キー・ビツトのモジユロ２加算と、６ビツト・セ
グメントの二重にされたＬＳＤ側エンド・ビツト及び別
の置換された暗号キー・ビツトのモジユロ２加算との結
果として生じた６ビツト・セグメントの２個のエンド・
ビツト（両端のビツト）が解読されて、各々１６個のエ
ントリ一を有する４個の機能テーブルのうちの１つが選
択される。各エントリ一は４ビツトから成つている。次
に、この６ビツトセグメントの残り４個のビツトを解読
することにより、選択された機能テーブルの１６個の４
ビツト・エントリ一のうちの１つが選択される。各セグ
メントに対する変換操作に寄与する機能テーブルは互い
に異なつており、従つて、８種類の異つた変換操作が行
なわれて、３２ビツトの代替セツトを規定する８個の４
ビツトセグメントが生じる。なお、本明細書において、
「代替」とは或るビツト・プロツクが別のビツト・プロ
ツクへ代えられることを意味し、［置換」とは或るビツ
トプロツク内においてビツトの順序が変更されることを
意味する。次に、この３２ビツトの代替セツトは、任意
に決められた置換による線形変換を受ける。このような
非線形変換及び線形変換の組合わせにより、メツセージ
・プロツクの３２ビツトの第１半分の積プロツク暗号が
生成される。次に、メツセージ・プロツクの３２ビ）ン
トの第２半分が、第１半分の３２ビツトの積プロツク暗
号とのモジユロ２加算により変更される。
トの二重にされたＭＳＤ例エンド・ビツト及び置換され
た暗号キー・ビツトのモジユロ２加算と、６ビツト・セ
グメントの二重にされたＬＳＤ側エンド・ビツト及び別
の置換された暗号キー・ビツトのモジユロ２加算との結
果として生じた６ビツト・セグメントの２個のエンド・
ビツト（両端のビツト）が解読されて、各々１６個のエ
ントリ一を有する４個の機能テーブルのうちの１つが選
択される。各エントリ一は４ビツトから成つている。次
に、この６ビツトセグメントの残り４個のビツトを解読
することにより、選択された機能テーブルの１６個の４
ビツト・エントリ一のうちの１つが選択される。各セグ
メントに対する変換操作に寄与する機能テーブルは互い
に異なつており、従つて、８種類の異つた変換操作が行
なわれて、３２ビツトの代替セツトを規定する８個の４
ビツトセグメントが生じる。なお、本明細書において、
「代替」とは或るビツト・プロツクが別のビツト・プロ
ツクへ代えられることを意味し、［置換」とは或るビツ
トプロツク内においてビツトの順序が変更されることを
意味する。次に、この３２ビツトの代替セツトは、任意
に決められた置換による線形変換を受ける。このような
非線形変換及び線形変換の組合わせにより、メツセージ
・プロツクの３２ビツトの第１半分の積プロツク暗号が
生成される。次に、メツセージ・プロツクの３２ビ）ン
トの第２半分が、第１半分の３２ビツトの積プロツク暗
号とのモジユロ２加算により変更される。
この３２ビツトの変更された第２半分は、次の繰返し操
作に対する準備のために、メツセージ・プロツクの第１
半分と互換される。この互換は、例えばメツセージ・プ
ロツクの第１半分を記憶していたレジスタへ変更された
第２半分をロードし、これと同時に、メツセージ・プロ
ツクの第２半分を記憶していた別のレジスタへ第１半分
をロードすることによつて達成される。次の繰返し操作
においては、まず所定のシフト計画に従つて暗号キーが
シフトされ、これにより新しい一組の暗号キー・ビツト
が得られる。メツセージ・プロツクの３２ビツトの変更
された第２半分は、メツセージ・プロツクの第１半分を
変更するために、同様な積プロツク暗号処理操作におい
て、新しい一組の暗号キー・ビツトと共に使用される。
後続の繰返し操作においても、同様にしてメツセージ・
プロツクの各半分が交互に再変更され、この間暗号キー
・ビツトは、新しい暗号キー・ビツトの組を与えるため
に、シフト計画に従つて所定の量だけ選択的にシフトさ
れる。上述の積プロツク暗号処理操作は、暗号関数及び
キー・スケジユール関数によつて規定され得る積プロツ
ク暗号処理アルゴリズムに従つて、１６回繰返して実行
される暗号化プロセスに使用され得る。
作に対する準備のために、メツセージ・プロツクの第１
半分と互換される。この互換は、例えばメツセージ・プ
ロツクの第１半分を記憶していたレジスタへ変更された
第２半分をロードし、これと同時に、メツセージ・プロ
ツクの第２半分を記憶していた別のレジスタへ第１半分
をロードすることによつて達成される。次の繰返し操作
においては、まず所定のシフト計画に従つて暗号キーが
シフトされ、これにより新しい一組の暗号キー・ビツト
が得られる。メツセージ・プロツクの３２ビツトの変更
された第２半分は、メツセージ・プロツクの第１半分を
変更するために、同様な積プロツク暗号処理操作におい
て、新しい一組の暗号キー・ビツトと共に使用される。
後続の繰返し操作においても、同様にしてメツセージ・
プロツクの各半分が交互に再変更され、この間暗号キー
・ビツトは、新しい暗号キー・ビツトの組を与えるため
に、シフト計画に従つて所定の量だけ選択的にシフトさ
れる。上述の積プロツク暗号処理操作は、暗号関数及び
キー・スケジユール関数によつて規定され得る積プロツ
ク暗号処理アルゴリズムに従つて、１６回繰返して実行
される暗号化プロセスに使用され得る。
かくして、暗号化プロセスにおいて、もし６４ビツトの
入カメツセージ・プロツクが３２ビツトの１プロツクＬ
及び３２ビツトの１プロツクＲから成つていると、この
入カメツセージ・プロツクは項ＬＲで表わされる。また
、もし暗号キー・ビツトのブロツクが暗号キーＫＥＹか
ら選ばれるならば、このプロツクは項Ｋで表わされる。
従つて、最後のものを除くすべての繰返しについては、
入力がＬＲの時の出力は項Ｌ′Ｗで表わされる。これは
、次のように定義され得る。上式において、１はビツト
毎のモジユロ２加算（排他的オア）を表わし、各繰返し
操作の前に、暗号キーＫＥＹから暗号キー・ビツトの異
なつたプロツクＫが選ばれる。
入カメツセージ・プロツクが３２ビツトの１プロツクＬ
及び３２ビツトの１プロツクＲから成つていると、この
入カメツセージ・プロツクは項ＬＲで表わされる。また
、もし暗号キー・ビツトのブロツクが暗号キーＫＥＹか
ら選ばれるならば、このプロツクは項Ｋで表わされる。
従つて、最後のものを除くすべての繰返しについては、
入力がＬＲの時の出力は項Ｌ′Ｗで表わされる。これは
、次のように定義され得る。上式において、１はビツト
毎のモジユロ２加算（排他的オア）を表わし、各繰返し
操作の前に、暗号キーＫＥＹから暗号キー・ビツトの異
なつたプロツクＫが選ばれる。
最後の繰返しを除く各繰返し後に出力が互換（Ｔｒａｎ
ｓｐＯｓｅ）されるので、入力が−ＬＲの最後の繰返し
における出力は、次式で定義され得る項Ｌ′Ｒ７で表わ
される。更に、もしキー・スケジユールＫＳが１から１
６までの範囲にある整数ｎ及び暗号キーＫＥＹの関数と
して定義されるならば、暗号キーＫＥＹからの暗号キー
・ビツトの置換された選択は、次式で定義される項Ｋｎ
によつて表わすことができる。
ｓｐＯｓｅ）されるので、入力が−ＬＲの最後の繰返し
における出力は、次式で定義され得る項Ｌ′Ｒ７で表わ
される。更に、もしキー・スケジユールＫＳが１から１
６までの範囲にある整数ｎ及び暗号キーＫＥＹの関数と
して定義されるならば、暗号キーＫＥＹからの暗号キー
・ビツトの置換された選択は、次式で定義される項Ｋｎ
によつて表わすことができる。
かくして、Ｌｎ−１及びＲｎ−１が各々Ｌ及びＲの時に
、もしＬ。
、もしＬ。
及びＲ。が各々Ｌ及びＲであり且つＬｎ及びＲｎが各々
Ｌ′及びｗであれば、ｎが１から１５までの範囲にある
場合の繰返し操作の出力は次式で定義され得る。ｎが１
６の時の最後の繰返し操作の出力は次式で定義され得る
。
Ｌ′及びｗであれば、ｎが１から１５までの範囲にある
場合の繰返し操作の出力は次式で定義され得る。ｎが１
６の時の最後の繰返し操作の出力は次式で定義され得る
。
暗号化プロセスにおいては、Ｋ１が最初の繰返しで使用
され、Ｋ２が２回目の繰返しで使用され、以下同様にし
て、最後の１６回目の繰返しではＫ，６が使用される。
され、Ｋ２が２回目の繰返しで使用され、以下同様にし
て、最後の１６回目の繰返しではＫ，６が使用される。
暗号化操作における繰返しの様子が第８図に示されてい
る。暗号関数ｆ（Ｒ，Ｋ）は、選択関数と呼ばれる原始
関数及び置換関数によつて定義され得る。
る。暗号関数ｆ（Ｒ，Ｋ）は、選択関数と呼ばれる原始
関数及び置換関数によつて定義され得る。
かくして、もし３２ビツトのプロツクＲが４８ビツトの
プロツクへ拡張されるならば、拡張されたプロツクは項
Ｅ（Ｒ）で表わされる。この拡張されたプロツクＥ（Ｒ
）は、任意に決められた置換に従つて選択された暗号キ
ー・ビツトのプロツクＫとモジユロ２加算で組合わされ
、８個の６ビツトセグメントＢｌ，Ｂ２・・・・・・Ｂ
８が生成される。これらのセグメントは、８種類の異な
つた選択関数Ｓｌ，Ｓ２，・・・・・・Ｓ８に対する引
数を構成する。従つて、モジユロ２加算は次のように定
義され得るｏ各選択関数Ｓｉは、６ビツトセグメントＢ
ｉを４ビツト・セグメントへ変換し、このため８個の異
なつた選択関数はＳ１（Ｂ１），Ｓ２（Ｂ２），Ｓ３（
Ｂ３），Ｓ４（Ｂ４），Ｓ５（Ｂ５），Ｓ６（Ｂ６），
Ｓ７（Ｂ７）及びＳ８（Ｂ８）として定義され得る。
プロツクへ拡張されるならば、拡張されたプロツクは項
Ｅ（Ｒ）で表わされる。この拡張されたプロツクＥ（Ｒ
）は、任意に決められた置換に従つて選択された暗号キ
ー・ビツトのプロツクＫとモジユロ２加算で組合わされ
、８個の６ビツトセグメントＢｌ，Ｂ２・・・・・・Ｂ
８が生成される。これらのセグメントは、８種類の異な
つた選択関数Ｓｌ，Ｓ２，・・・・・・Ｓ８に対する引
数を構成する。従つて、モジユロ２加算は次のように定
義され得るｏ各選択関数Ｓｉは、６ビツトセグメントＢ
ｉを４ビツト・セグメントへ変換し、このため８個の異
なつた選択関数はＳ１（Ｂ１），Ｓ２（Ｂ２），Ｓ３（
Ｂ３），Ｓ４（Ｂ４），Ｓ５（Ｂ５），Ｓ６（Ｂ６），
Ｓ７（Ｂ７）及びＳ８（Ｂ８）として定義され得る。
次に、８個の選択関数の８個の４ビツト・セグメント出
力は、３２ビツトの単一プロツクへ統合される。この３
２ビツト・プロツクは、置換関数Ｐによつて、次のよう
に表わされる新しい３２ビツトのプロツクへ交換される
。これが暗号関数ｆ（Ｒ，Ｋ）を表わす。６４ビツトの
暗号化されたメツセージ・プロツクを同じ暗号キーの制
御のもとに解読するための操作は、同様な１６回の繰返
しによつて遂行されるが、この間暗号キーは、暗号化プ
ロセスの時とは反対の方向に、所定のシフト計画に従つ
て１又は２ビツト位置ずつシフトされる。
力は、３２ビツトの単一プロツクへ統合される。この３
２ビツト・プロツクは、置換関数Ｐによつて、次のよう
に表わされる新しい３２ビツトのプロツクへ交換される
。これが暗号関数ｆ（Ｒ，Ｋ）を表わす。６４ビツトの
暗号化されたメツセージ・プロツクを同じ暗号キーの制
御のもとに解読するための操作は、同様な１６回の繰返
しによつて遂行されるが、この間暗号キーは、暗号化プ
ロセスの時とは反対の方向に、所定のシフト計画に従つ
て１又は２ビツト位置ずつシフトされる。
これは、解読繰返し操作の間における暗号キー・ビツト
の適切な整列を確実に行なわせるものであり、これによ
り、暗号化操作で実行されたすべての繰返しが元に戻さ
れて、元のメツセージ・プロツクと同一の６４ビツトの
メツセージ・プロツクが再生される。積プロツク暗号処
理アルゴリズムに従つて、１６回の連続的な繰返し操作
によつて実行される上述の解読操作も、暗号関数及びキ
ー・スケジユール関数を用いて規定することができる。
かくして、もし暗号化された６４ビツトの入カメツセー
ジ・プロツクが、３２ビツトの１プロツクＬ′及び３２
ビツトの１プロツクｋから成つていると、この暗号化さ
れた入カメツセージ・プロツクは項Ｌ／Ｒ′で表わされ
る。従つて、入力がＬ′Ｗの最初の繰返しにおける出力
は、互換された後で項ＬＲで表わされ得る。これは、次
のように定義することができる。この場合、各繰返し後
に暗号キーＫＥＹから選ばれる暗号キー・ビツトの異な
つたプロツクＫは、暗号化操作の時に選ばれた順序とは
反対の順序で選ばれる。
の適切な整列を確実に行なわせるものであり、これによ
り、暗号化操作で実行されたすべての繰返しが元に戻さ
れて、元のメツセージ・プロツクと同一の６４ビツトの
メツセージ・プロツクが再生される。積プロツク暗号処
理アルゴリズムに従つて、１６回の連続的な繰返し操作
によつて実行される上述の解読操作も、暗号関数及びキ
ー・スケジユール関数を用いて規定することができる。
かくして、もし暗号化された６４ビツトの入カメツセー
ジ・プロツクが、３２ビツトの１プロツクＬ′及び３２
ビツトの１プロツクｋから成つていると、この暗号化さ
れた入カメツセージ・プロツクは項Ｌ／Ｒ′で表わされ
る。従つて、入力がＬ′Ｗの最初の繰返しにおける出力
は、互換された後で項ＬＲで表わされ得る。これは、次
のように定義することができる。この場合、各繰返し後
に暗号キーＫＥＹから選ばれる暗号キー・ビツトの異な
つたプロツクＫは、暗号化操作の時に選ばれた順序とは
反対の順序で選ばれる。
最初の繰返し後は、後続の各繰返しは最後のものを除い
て互換さね従つて入力がＬ′Ｗの後続の各繰返しにおけ
る出力は、次の式で定義される項ＬＲによつて表わすこ
とができる。かくして、もしＬｎ及びＲｎが各々Ｌ及び
Ｒであり且つＬｎ−１及びＲｎ−１が各々Ｌ′及びＲ′
であれば、ｎが１６に等しい時の最初の繰返しの出力は
次のように表わすことができる。
て互換さね従つて入力がＬ′Ｗの後続の各繰返しにおけ
る出力は、次の式で定義される項ＬＲによつて表わすこ
とができる。かくして、もしＬｎ及びＲｎが各々Ｌ及び
Ｒであり且つＬｎ−１及びＲｎ−１が各々Ｌ′及びＲ′
であれば、ｎが１６に等しい時の最初の繰返しの出力は
次のように表わすことができる。
最後の繰返しを除く各繰返し後に出力が互換されるので
、ｎが１５から１までの範囲にある場合の後続の各繰返
しの出力は次式で定義され得る。
、ｎが１５から１までの範囲にある場合の後続の各繰返
しの出力は次式で定義され得る。
解読操作においては、最初の繰返しにＫ，６が使用され
、２回目の繰返しにＫ，５が使用され、以下同様にして
、１６回目の繰返しではＫ１が使用される。解読操作の
繰返しの様子が第８図に示されている。データ処理環境
においては、送信局側で暗号化プロセスが遂行される。
、２回目の繰返しにＫ，５が使用され、以下同様にして
、１６回目の繰返しではＫ１が使用される。解読操作の
繰返しの様子が第８図に示されている。データ処理環境
においては、送信局側で暗号化プロセスが遂行される。
この場合、まず置換された暗号キーを用いた非線形代替
及び線形置換でメツセージ・プロツクの第１半分を変更
することにより、この第１半分の積プロツク暗号が生成
され、次いでこの積プロツク暗号を用いて、メツセージ
・ブロツクの第２半分が変更される。メツセージ・プロ
ツクの変更された第２半分及び元の第１半分は、変更さ
れた第２半分が積プロツク暗号処理操作の繰返しに対す
る引数として働くように、互換される。この繰返しは、
所定のシフト計画に従つてシフトされた後に置換された
暗号キーの制御のもとに行なわれ、これによりメツセー
ジ・プロツクの第１半分が変更される。積プロツク暗号
処理操作は１６回繰返して実行され、各々の積プロツク
暗号処理操作の結果は、次の繰返しに対する引数として
働くが、最後の繰返しの終了時には、この結果は元のメ
ツセージ・プロツクの暗号化された形を構成する。受信
局では、同じ暗号キーの制御のもとに、前述の如き解読
操作が遂行され、元のメツセージ・プロツクが再生され
る。従つて、本発明の目的は、データ処理環境内部にお
いてデータの機密保護を達成し得る暗号システムを提供
するにある。
及び線形置換でメツセージ・プロツクの第１半分を変更
することにより、この第１半分の積プロツク暗号が生成
され、次いでこの積プロツク暗号を用いて、メツセージ
・ブロツクの第２半分が変更される。メツセージ・プロ
ツクの変更された第２半分及び元の第１半分は、変更さ
れた第２半分が積プロツク暗号処理操作の繰返しに対す
る引数として働くように、互換される。この繰返しは、
所定のシフト計画に従つてシフトされた後に置換された
暗号キーの制御のもとに行なわれ、これによりメツセー
ジ・プロツクの第１半分が変更される。積プロツク暗号
処理操作は１６回繰返して実行され、各々の積プロツク
暗号処理操作の結果は、次の繰返しに対する引数として
働くが、最後の繰返しの終了時には、この結果は元のメ
ツセージ・プロツクの暗号化された形を構成する。受信
局では、同じ暗号キーの制御のもとに、前述の如き解読
操作が遂行され、元のメツセージ・プロツクが再生され
る。従つて、本発明の目的は、データ処理環境内部にお
いてデータの機密保護を達成し得る暗号システムを提供
するにある。
本発明の他の目的は、所定のシフト計画に従つてシフト
される暗号キーの制御のもとに、データのメツセージ・
プロツクに対して暗号処理（暗号化又は解読）を行なう
暗号システムを提供するにある。
される暗号キーの制御のもとに、データのメツセージ・
プロツクに対して暗号処理（暗号化又は解読）を行なう
暗号システムを提供するにある。
本発明の他の目的は、データのメツセージ・プロツクの
暗号処理が、積プロツク暗号処理操作の所定回数の繰返
しによつて実行され、各繰返しの結果が次の繰返しに対
する引数として働くような暗号システムを提供するにあ
る。
暗号処理が、積プロツク暗号処理操作の所定回数の繰返
しによつて実行され、各繰返しの結果が次の繰返しに対
する引数として働くような暗号システムを提供するにあ
る。
本発明の他の目的は、各々の繰返しの間に所定のシフト
計画に従つて所定の方向にシフトされる暗号キーの制御
のもとに上述の如き繰返し操作を実行する暗号システム
を提供するにある。
計画に従つて所定の方向にシフトされる暗号キーの制御
のもとに上述の如き繰返し操作を実行する暗号システム
を提供するにある。
本発明の他の目的は、暗号化操作の各々の繰返しにおい
て、各々異なつた暗号キーが使用されるように所定のシ
フト計画に従つて所定の方向にシフトされる暗号キーの
制御のもとに、積プロツク暗号処理操作の所定回数の繰
返しによつて、データのメツセージ・プロツクが暗号化
されるような暗号化システムを提供するにある。
て、各々異なつた暗号キーが使用されるように所定のシ
フト計画に従つて所定の方向にシフトされる暗号キーの
制御のもとに、積プロツク暗号処理操作の所定回数の繰
返しによつて、データのメツセージ・プロツクが暗号化
されるような暗号化システムを提供するにある。
本発明の他の目的は、所定のシフト計画に従つて暗号化
の時とは反対の方向にシフトされる暗号キーの制衝のも
とに、積プロツク暗号処理操作を所定回数繰返すことに
よつて、暗号化されたデータのメツセージ・プロツクが
解読されるような解読システムを提供するにある。
の時とは反対の方向にシフトされる暗号キーの制衝のも
とに、積プロツク暗号処理操作を所定回数繰返すことに
よつて、暗号化されたデータのメツセージ・プロツクが
解読されるような解読システムを提供するにある。
前にも触れたように、データ処理ネツトワークの内部に
おいては、データの傍受又は変更や、記憶媒体の物理的
な取外しに対して、ネツトワークを物理的に保護するこ
とは極めて困難である。
おいては、データの傍受又は変更や、記憶媒体の物理的
な取外しに対して、ネツトワークを物理的に保護するこ
とは極めて困難である。
この問題は、データが通信線を介して処理装置と遠隔制
御ユニツト叉は遠隔端末との間でやりとりされる場合、
非常に長いケーブル接続を介して制御ユニツトと端末即
ち入出力装置との間でやりとりされる場合、又は移動可
能な記憶媒体が設置されている場合において最も顕著に
生じる。このような状況のもとでデータの機密保護を達
成し、フライパン一を守るための１つの手段として、ネ
ツトワーク内の重要な場所に暗号装置が設置される。送
信局においては、暗号化モードで動作する暗号装置によ
つて非暗号データが暗号化された後、この被暗号化デー
タが受信局の方へ伝送される。受信局側では、解読モー
ドで動作する暗号装置を用いて、伝送されてきた被暗号
化データを解読することにより、元の非暗号データが得
られる。受信局及び送信局の役割が反対になつた時、即
ち今まで受信局として働いていたところが送信局になり
且つ送信局として働いていたところが受信局になつた時
には、各々の局に設置されている暗号装置も同様に今ま
でとは反対のモードで動作される。第１図は、代表的な
データ処理ネツトワークにおける暗号装置の設置場所を
例示したものである。第１図の例では、暗号装置は黒い
丸印の部分に設置されている。第２図は、８バイトから
成る６４ビツトのデータ・ワードＤＷ即ちデータ・メツ
セージ・プロツクを暗号化又は解読するための暗号装置
を示したものである。
御ユニツト叉は遠隔端末との間でやりとりされる場合、
非常に長いケーブル接続を介して制御ユニツトと端末即
ち入出力装置との間でやりとりされる場合、又は移動可
能な記憶媒体が設置されている場合において最も顕著に
生じる。このような状況のもとでデータの機密保護を達
成し、フライパン一を守るための１つの手段として、ネ
ツトワーク内の重要な場所に暗号装置が設置される。送
信局においては、暗号化モードで動作する暗号装置によ
つて非暗号データが暗号化された後、この被暗号化デー
タが受信局の方へ伝送される。受信局側では、解読モー
ドで動作する暗号装置を用いて、伝送されてきた被暗号
化データを解読することにより、元の非暗号データが得
られる。受信局及び送信局の役割が反対になつた時、即
ち今まで受信局として働いていたところが送信局になり
且つ送信局として働いていたところが受信局になつた時
には、各々の局に設置されている暗号装置も同様に今ま
でとは反対のモードで動作される。第１図は、代表的な
データ処理ネツトワークにおける暗号装置の設置場所を
例示したものである。第１図の例では、暗号装置は黒い
丸印の部分に設置されている。第２図は、８バイトから
成る６４ビツトのデータ・ワードＤＷ即ちデータ・メツ
セージ・プロツクを暗号化又は解読するための暗号装置
を示したものである。
図において、太い実線の途中にある丸印で囲まれた数字
は、各々の母線を介して送られるビツトの数を表わして
いる。各バイトは８個のデータ・ビツトを含んでいる。
メツセージ・プロツクのデータ・バイトは、データ・バ
ス・インを介して一時に１つずつ逐次に暗号装置へ印加
され、従つて、６４ビツトのメツセージ・プロツクを完
全に転送するには、８サイクルを必要とする。暗号装置
に受信された各バイトは、通常の交差配線ボツクス５０
（以下、Ｐボツタスという）によつて実行される初期線
形置換（ビツト順序の変更）を受ける。次いて、各々の
置換されたデータ・バイトは２つに分割されて、偶数番
目のビツト０，２，４及び６が上部入カバツフア（以下
、ＵｌＢと略す）１００に印加され、奇数番目のビツト
１，３，５及び７が下部入カバツフア（以下、ＬｌＢと
略す）１５０に印加される。ＵＩＢｌＯＯ及びＬＩＢｌ
５Ｏは、直列一並列変換を実行し、従つて、メツセージ
・プロツクの８バイトが受信された後に、ＵＩＢｌＯＯ
はメツセージ・プロツクの第１半分の３２ビツトを上部
データ・レジスタ（ＵＤＲ）２００へ並列に供給し、一
方ＬＩＢｌ５Ｏはメツセージ・プロツクの残り３２ビツ
トを下部データ・レジスタ（ＬＤＲ）２５０へ供給する
。６４ビツトのメツセージ・プロツクが受信されて、Ｕ
ＩＢｌＯＯ及びＬＩＢｌ５Ｏへバツフアされている時に
、各々が７個のキー・ビツト及び１個のパリテイ・ビツ
トを含む８個のキー・バイトを供給する６４ビツトの外
部レジスタから暗号キーが入力される。
は、各々の母線を介して送られるビツトの数を表わして
いる。各バイトは８個のデータ・ビツトを含んでいる。
メツセージ・プロツクのデータ・バイトは、データ・バ
ス・インを介して一時に１つずつ逐次に暗号装置へ印加
され、従つて、６４ビツトのメツセージ・プロツクを完
全に転送するには、８サイクルを必要とする。暗号装置
に受信された各バイトは、通常の交差配線ボツクス５０
（以下、Ｐボツタスという）によつて実行される初期線
形置換（ビツト順序の変更）を受ける。次いて、各々の
置換されたデータ・バイトは２つに分割されて、偶数番
目のビツト０，２，４及び６が上部入カバツフア（以下
、ＵｌＢと略す）１００に印加され、奇数番目のビツト
１，３，５及び７が下部入カバツフア（以下、ＬｌＢと
略す）１５０に印加される。ＵＩＢｌＯＯ及びＬＩＢｌ
５Ｏは、直列一並列変換を実行し、従つて、メツセージ
・プロツクの８バイトが受信された後に、ＵＩＢｌＯＯ
はメツセージ・プロツクの第１半分の３２ビツトを上部
データ・レジスタ（ＵＤＲ）２００へ並列に供給し、一
方ＬＩＢｌ５Ｏはメツセージ・プロツクの残り３２ビツ
トを下部データ・レジスタ（ＬＤＲ）２５０へ供給する
。６４ビツトのメツセージ・プロツクが受信されて、Ｕ
ＩＢｌＯＯ及びＬＩＢｌ５Ｏへバツフアされている時に
、各々が７個のキー・ビツト及び１個のパリテイ・ビツ
トを含む８個のキー・バイトを供給する６４ビツトの外
部レジスタから暗号キーが入力される。
この暗号キーの各暗号キー・バイトは、８番目のビツト
即ちパリテイ・ビツトを除いて、一時に７ビツトバイト
ずつキー・バス・インを介して暗号装置へ印加される。
この場合も、暗号キーを完全に転送するには、８サイク
ルを必要とする。上述のメツセージ・プロツクと同様に
、暗号装置に受取られた各暗号キー・バイトもＰポツク
ス３００による初期置換を受け、この後、暗号キーの各
々の置換されたバイトは２つに分割されて、各７ビツト
バイトの最初の４ビツトが上部キー・レジスタ（ＵＫＲ
）３５０へ印加され、残りの３ビツトが下部キー・レジ
スタ（ＬＫＲ）４００へ印加される。ＵＫＲ３５Ｏ及び
ＬＫＲ４ＯＯは各々２８個の段を含み、ＵＫＲ３５Ｏの
最後段がＬＫＲ４ＯＯの２５番目の段に接続されている
。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは共に直列一並列変換
を行ない、８個の７ビツト・バイト（各々が８ビツトを
含む７個のグループと考えられる）が逐次に受取られて
いる間に、これら７グループのうちＵＫＲ３５Ｏの段０
，８及び１６へ各々逐次に受取られた８ビツトより成る
３グループと、ＬＫＲ４ＯＯの段０，８及び１６へ各々
逐次に受取られた８ビツトより成る３グループとが、各
々３個の並列８ビツト・グループへ変換される。これら
２つの３グループは、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに
おける２４ビツトの２つの並列グループとみなされ得る
。７個の８ビツトグループの残りのグループは、ＵＫＲ
３５Ｏの段２４へ逐次に受取られる。
即ちパリテイ・ビツトを除いて、一時に７ビツトバイト
ずつキー・バス・インを介して暗号装置へ印加される。
この場合も、暗号キーを完全に転送するには、８サイク
ルを必要とする。上述のメツセージ・プロツクと同様に
、暗号装置に受取られた各暗号キー・バイトもＰポツク
ス３００による初期置換を受け、この後、暗号キーの各
々の置換されたバイトは２つに分割されて、各７ビツト
バイトの最初の４ビツトが上部キー・レジスタ（ＵＫＲ
）３５０へ印加され、残りの３ビツトが下部キー・レジ
スタ（ＬＫＲ）４００へ印加される。ＵＫＲ３５Ｏ及び
ＬＫＲ４ＯＯは各々２８個の段を含み、ＵＫＲ３５Ｏの
最後段がＬＫＲ４ＯＯの２５番目の段に接続されている
。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは共に直列一並列変換
を行ない、８個の７ビツト・バイト（各々が８ビツトを
含む７個のグループと考えられる）が逐次に受取られて
いる間に、これら７グループのうちＵＫＲ３５Ｏの段０
，８及び１６へ各々逐次に受取られた８ビツトより成る
３グループと、ＬＫＲ４ＯＯの段０，８及び１６へ各々
逐次に受取られた８ビツトより成る３グループとが、各
々３個の並列８ビツト・グループへ変換される。これら
２つの３グループは、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに
おける２４ビツトの２つの並列グループとみなされ得る
。７個の８ビツトグループの残りのグループは、ＵＫＲ
３５Ｏの段２４へ逐次に受取られる。
ＵＫＲ３５Ｏの最後の段とＬＫＲ４ＯＯの段２４とが接
続されているので、ＵＫＲ３５Ｏへ逐次に受取られた残
りの８ピットクリープの最初の４ビツトは、ＬＫＲ４Ｏ
Ｏへ送られて、その最後の４段において４ビツトの並列
部分グループへ変換され、次の４ビツトはＵＫＲ３５Ｏ
の最後の４段において４ビツトの並列部分グループへ変
換される。かくして、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは
、各々が２８ビツトの２個の並列クリープとみなされる
暗号キーを含む。この時点においては、メツセージ・プ
ロツクの第１半分及び第２半分が各々ＵＤＲ２ＯＯ及び
ＬＤＲ２５Ｏへ転送され、そしてＵＫＲ３５Ｏ及びＬＫ
Ｒ４ＯＯには暗号キーがロードされているが、一旦ＵＫ
Ｒ３５Ｏ及びＬＫＲ４ＯＯへロードされると、これら２
つのレジスタ間の接続はこれ以上使用されず、ＵＫＲ３
５Ｏ及びＬＫＲ４ＯＯは、各々２８ビツトの独立したシ
フト・レジスタとして動作する。暗号化プロセスにおい
ては、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの暗号キー内容が
１ビツト位置だけ事前シフトされた後に、１６回の繰返
し操作が連続的に実行される。暗号化プロセスの繰返し
操作（最初のものを除く）の間に、ＵＫＲ３５Ｏ及びＬ
ＫＲ４ＯＯの暗号キー内容は１又は２ビツト位置だけシ
フトされる。各レジスタは所定のシフト計画に従つて、
暗号化プロセスの間に常に２８ビツト位置シフトされる
ので、この手順は暗号キー・ビツトの適切な整列を確実
に行なわせるものである。暗号化操作の最初の繰返しに
おいては、ＵＤＲ２ＯＯに含まれるメツセージ・プロツ
クの第１半分（３２個のデータ・ビツトを含み、これら
は各々４個のデータ・ビツトより成る８個のセグメント
とみなされる）は、各々６個のデータ・ビツトを含む８
個のセグメントを構成する４８個のデータ・ビツトへ拡
張される。
続されているので、ＵＫＲ３５Ｏへ逐次に受取られた残
りの８ピットクリープの最初の４ビツトは、ＬＫＲ４Ｏ
Ｏへ送られて、その最後の４段において４ビツトの並列
部分グループへ変換され、次の４ビツトはＵＫＲ３５Ｏ
の最後の４段において４ビツトの並列部分グループへ変
換される。かくして、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは
、各々が２８ビツトの２個の並列クリープとみなされる
暗号キーを含む。この時点においては、メツセージ・プ
ロツクの第１半分及び第２半分が各々ＵＤＲ２ＯＯ及び
ＬＤＲ２５Ｏへ転送され、そしてＵＫＲ３５Ｏ及びＬＫ
Ｒ４ＯＯには暗号キーがロードされているが、一旦ＵＫ
Ｒ３５Ｏ及びＬＫＲ４ＯＯへロードされると、これら２
つのレジスタ間の接続はこれ以上使用されず、ＵＫＲ３
５Ｏ及びＬＫＲ４ＯＯは、各々２８ビツトの独立したシ
フト・レジスタとして動作する。暗号化プロセスにおい
ては、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの暗号キー内容が
１ビツト位置だけ事前シフトされた後に、１６回の繰返
し操作が連続的に実行される。暗号化プロセスの繰返し
操作（最初のものを除く）の間に、ＵＫＲ３５Ｏ及びＬ
ＫＲ４ＯＯの暗号キー内容は１又は２ビツト位置だけシ
フトされる。各レジスタは所定のシフト計画に従つて、
暗号化プロセスの間に常に２８ビツト位置シフトされる
ので、この手順は暗号キー・ビツトの適切な整列を確実
に行なわせるものである。暗号化操作の最初の繰返しに
おいては、ＵＤＲ２ＯＯに含まれるメツセージ・プロツ
クの第１半分（３２個のデータ・ビツトを含み、これら
は各々４個のデータ・ビツトより成る８個のセグメント
とみなされる）は、各々６個のデータ・ビツトを含む８
個のセグメントを構成する４８個のデータ・ビツトへ拡
張される。
「この拡張は、８個の４ビツトセグメントの各々のエン
ド・ビツトを二重にすることによつて達成される。」拡
張された４８個のデータ・ビツト（８個の６ビツトセグ
メントを構成するものと考えられる）は、８個のモジユ
ロ２加算器５００〜５１４へ並列に印加される。各モジ
ユロ２加算器は６個の排他的オア回路より成つている。
これと同時に、５６個の暗号キー・ビツトのうち、ＵＫ
Ｒ３５Ｏから選択された２４個のキー・ビツト及びＬＫ
Ｒ４ＯＯから選択された２４個のキー・ビツトより成る
４８個の所定の暗号キー・ビツトは、Ｐボツクス４５０
において線形置換（一定）された後、８個の６暗号キー
・ビツト・セグメントとして、８個のモジユロ２加算器
５００〜５１４の排他的オア回路へ並列に印加される。
８個のモジユロ２加算器５００〜５１４は、８個の６ビ
ツト・セグメントを構成するものと考えられる拡張され
た４８個のデータ・ビツトと、同じく８個の６ビツト・
セグメントを構成するものと考えられる置換された４８
個の暗号キー・ビツトとを並列的に組合わせて、８個の
非アフイン変換機能ボツクス（以下、Ｓボツクスという
）５５０〜５６４のための実際の引数を構成する８個の
６ビツト・セグメントを出力する。
ド・ビツトを二重にすることによつて達成される。」拡
張された４８個のデータ・ビツト（８個の６ビツトセグ
メントを構成するものと考えられる）は、８個のモジユ
ロ２加算器５００〜５１４へ並列に印加される。各モジ
ユロ２加算器は６個の排他的オア回路より成つている。
これと同時に、５６個の暗号キー・ビツトのうち、ＵＫ
Ｒ３５Ｏから選択された２４個のキー・ビツト及びＬＫ
Ｒ４ＯＯから選択された２４個のキー・ビツトより成る
４８個の所定の暗号キー・ビツトは、Ｐボツクス４５０
において線形置換（一定）された後、８個の６暗号キー
・ビツト・セグメントとして、８個のモジユロ２加算器
５００〜５１４の排他的オア回路へ並列に印加される。
８個のモジユロ２加算器５００〜５１４は、８個の６ビ
ツト・セグメントを構成するものと考えられる拡張され
た４８個のデータ・ビツトと、同じく８個の６ビツト・
セグメントを構成するものと考えられる置換された４８
個の暗号キー・ビツトとを並列的に組合わせて、８個の
非アフイン変換機能ボツクス（以下、Ｓボツクスという
）５５０〜５６４のための実際の引数を構成する８個の
６ビツト・セグメントを出力する。
各Ｓボツクスは非線形変換を実行する。各Ｓボツクスに
おいては、先行の６ビツトデータ・セグメントの二重に
された１エンド・ビツト及び置換された１暗号キー・ビ
ツトのモジユロ２加算と、後続の６ビツト・データ・セ
グメントの二重にされた１エンド・ビツト及び別の置換
された１暗号キー・ビツトのモジユロ２加算との結果と
して生じた６ビツト・セグメントの２エンド・ビツトが
解続されて、Ｓボツクス内の読取専用記憶装置（ＲＯＳ
）に含まれる４個の１６エントリ一機能テーブルのうち
の１つが選択される。各エントリ一は４ビツトから成つ
ている。次に、選択された機能テーブルにおける１６個
の４ビツト・エントリ一のうちの１つが、供給された６
ビツト・セグメントの残り４ビツトを解読することによ
り選択される。８個のＳボツクスは互いに異なつており
、従つて８種類の異なつた変換機能が実行されて、３２
ビツトより成る１組の代替を規定する８個の４ビツト・
セグメントが与えられる。
おいては、先行の６ビツトデータ・セグメントの二重に
された１エンド・ビツト及び置換された１暗号キー・ビ
ツトのモジユロ２加算と、後続の６ビツト・データ・セ
グメントの二重にされた１エンド・ビツト及び別の置換
された１暗号キー・ビツトのモジユロ２加算との結果と
して生じた６ビツト・セグメントの２エンド・ビツトが
解続されて、Ｓボツクス内の読取専用記憶装置（ＲＯＳ
）に含まれる４個の１６エントリ一機能テーブルのうち
の１つが選択される。各エントリ一は４ビツトから成つ
ている。次に、選択された機能テーブルにおける１６個
の４ビツト・エントリ一のうちの１つが、供給された６
ビツト・セグメントの残り４ビツトを解読することによ
り選択される。８個のＳボツクスは互いに異なつており
、従つて８種類の異なつた変換機能が実行されて、３２
ビツトより成る１組の代替を規定する８個の４ビツト・
セグメントが与えられる。
次いで、これらの３２ビツトはＰボツクス６００におい
て、任意に決められた置換による線形変換を受ける。こ
のような非線形変換及び線形変換の組合わせにより、メ
ツセージ・プロツクの第１半分に対する３２ビツトの積
プロツク暗号が生成される。この積プロツク暗号は、モ
ジユロ２加算器６５０〜６６４へ印加される。ＬＤＲ２
５Ｏにあるメツセージ・プロツクの第２半分の３２デー
タ・ビツトもモジユロ２加算器６５０〜６６４へ印加さ
れる。モジユロ２加算器６５０〜６６４は、メツセージ
・プロツクの第１半分に対するＰボツクス６００からの
３２ビツトの積プロツク暗号に従つて、ＬＤＲ２５Ｏか
らのメツセージ・プロツクの残り３２ビツトを変更する
。この結果、メツセージ・プロツクの変更された第２半
分を表わす新しい３２ビツトの組を構成する８個の４ビ
ツトグループが与えられる。メツセージ・プロツクの変
更された第２半分の３２ビツトは、メツセージ・プロツ
クの第１半分を含んでいたＵＤＲ２ＯＯへ印加され、こ
れと同時に、メツセージ・プロツクの第１半分は、第２
半分を含んでいたＬＤＲ２５Ｏへ印加される。かくする
ことにより、メツセージ・プロツクの第１半分及び第２
半分の互換が達成される。暗号化プロセスの次の繰返し
時においては、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶さ
れている暗号キーが、所定のシフト計画に従つてシフト
され、これにより新しい暗号キー・ビツトの組が供給さ
れる。次に、ＵＤＲ２ＯＯに記憶されているメツセージ
・プロツクの変更された第２半分の３２ビツトが、同様
な積プロツク暗号操作において、新しい暗号キー・ビツ
トの組と共に使用される。モジユロ２加算器６５０〜６
６４は、この積プロツク暗号処理の結果に応じて、ＬＤ
Ｒ２５Ｏに記憶されているメツセージ・プロツクの第１
半分の３２ビツトを変更する。この変更された第１半分
の３２ビツトは、メツセージ・プロツクの変更された第
２半分の３２ビツトを記憶していたＵＤＲ２ＯＯへ印加
され、これと同時に、変更された第２半分の３２ビツト
は、メツセージ・プロツクの第１半分の３２ビツトを記
憶していたＬＤＲ２５Ｏへ転送される。最後の繰返しを
除く後続の各繰返し操作時においては、ＵＫＲ３５Ｏ及
びＬＫＲ４ＯＯにある暗号キー・ビツトは、所定のシフ
ト計画に従つてシフトされ、ＬＤＲ２５Ｏに記憶されて
いるメツセージ・プロツクの変更された半分（３２ビツ
ト）は、ＵＤＲ２ＯＯに記憶されているメツセージ・プ
ロツクの前に変更された半分の３２ビツトの積プロツク
暗号に従つて再変更され、そしてモジユロ２加算器６５
０〜６６４からの再変更された半分は、前に変更された
他方の半分を記憶していたＵＤＲ２ＯＯへ印加され、こ
れと同時に、この他方の半分はＬＤＲ２５Ｏへ転送され
て、メツセージ・プロツクの第１半分及び第２半分の互
換が行なわれる。
て、任意に決められた置換による線形変換を受ける。こ
のような非線形変換及び線形変換の組合わせにより、メ
ツセージ・プロツクの第１半分に対する３２ビツトの積
プロツク暗号が生成される。この積プロツク暗号は、モ
ジユロ２加算器６５０〜６６４へ印加される。ＬＤＲ２
５Ｏにあるメツセージ・プロツクの第２半分の３２デー
タ・ビツトもモジユロ２加算器６５０〜６６４へ印加さ
れる。モジユロ２加算器６５０〜６６４は、メツセージ
・プロツクの第１半分に対するＰボツクス６００からの
３２ビツトの積プロツク暗号に従つて、ＬＤＲ２５Ｏか
らのメツセージ・プロツクの残り３２ビツトを変更する
。この結果、メツセージ・プロツクの変更された第２半
分を表わす新しい３２ビツトの組を構成する８個の４ビ
ツトグループが与えられる。メツセージ・プロツクの変
更された第２半分の３２ビツトは、メツセージ・プロツ
クの第１半分を含んでいたＵＤＲ２ＯＯへ印加され、こ
れと同時に、メツセージ・プロツクの第１半分は、第２
半分を含んでいたＬＤＲ２５Ｏへ印加される。かくする
ことにより、メツセージ・プロツクの第１半分及び第２
半分の互換が達成される。暗号化プロセスの次の繰返し
時においては、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶さ
れている暗号キーが、所定のシフト計画に従つてシフト
され、これにより新しい暗号キー・ビツトの組が供給さ
れる。次に、ＵＤＲ２ＯＯに記憶されているメツセージ
・プロツクの変更された第２半分の３２ビツトが、同様
な積プロツク暗号操作において、新しい暗号キー・ビツ
トの組と共に使用される。モジユロ２加算器６５０〜６
６４は、この積プロツク暗号処理の結果に応じて、ＬＤ
Ｒ２５Ｏに記憶されているメツセージ・プロツクの第１
半分の３２ビツトを変更する。この変更された第１半分
の３２ビツトは、メツセージ・プロツクの変更された第
２半分の３２ビツトを記憶していたＵＤＲ２ＯＯへ印加
され、これと同時に、変更された第２半分の３２ビツト
は、メツセージ・プロツクの第１半分の３２ビツトを記
憶していたＬＤＲ２５Ｏへ転送される。最後の繰返しを
除く後続の各繰返し操作時においては、ＵＫＲ３５Ｏ及
びＬＫＲ４ＯＯにある暗号キー・ビツトは、所定のシフ
ト計画に従つてシフトされ、ＬＤＲ２５Ｏに記憶されて
いるメツセージ・プロツクの変更された半分（３２ビツ
ト）は、ＵＤＲ２ＯＯに記憶されているメツセージ・プ
ロツクの前に変更された半分の３２ビツトの積プロツク
暗号に従つて再変更され、そしてモジユロ２加算器６５
０〜６６４からの再変更された半分は、前に変更された
他方の半分を記憶していたＵＤＲ２ＯＯへ印加され、こ
れと同時に、この他方の半分はＬＤＲ２５Ｏへ転送され
て、メツセージ・プロツクの第１半分及び第２半分の互
換が行なわれる。
最後の繰返し操作時には、ＵＫＲ３５Ｏ及びＬＫＲ４Ｏ
Ｏにある暗号キー・ビツトは、所定のシフト計画に従つ
て最終シフトされて、置換された最後の暗号キー・ビツ
トの組が生成され、ＬＤＲ２５Ｏに記憶されている３２
ビツトの変更された半分に対する最後の再変更が、ＵＤ
Ｒ２ＯＯに記憶されている前に変更された半分の３２ビ
ツトの積プロツク暗号に従つて実行される。
Ｏにある暗号キー・ビツトは、所定のシフト計画に従つ
て最終シフトされて、置換された最後の暗号キー・ビツ
トの組が生成され、ＬＤＲ２５Ｏに記憶されている３２
ビツトの変更された半分に対する最後の再変更が、ＵＤ
Ｒ２ＯＯに記憶されている前に変更された半分の３２ビ
ツトの積プロツク暗号に従つて実行される。
しカルながら、モジユロ２加算器６５０〜６６４からの
再変更された半分及びＵＤＲ２ＯＯに記憶されている前
に変更された半分は互いに交換されることはなく、元の
メツセージ・プロツクに対する６４ビツトの暗号化され
たプロツクを構成する。１６回目の繰返し後に、ＵＤＲ
２ＯＯの３２ビツトの内容及びモジユロ２加算器６５０
〜６６４の３２ビツトの出力（これらは一緒になつて、
暗号化されたデータ・メツセージ・プロツクを表わす）
は、上部出力バツフア（ＵＯＢ）７００及び下部出力バ
ツフア（ＬＯＢ）７５０へ各々転送される。
再変更された半分及びＵＤＲ２ＯＯに記憶されている前
に変更された半分は互いに交換されることはなく、元の
メツセージ・プロツクに対する６４ビツトの暗号化され
たプロツクを構成する。１６回目の繰返し後に、ＵＤＲ
２ＯＯの３２ビツトの内容及びモジユロ２加算器６５０
〜６６４の３２ビツトの出力（これらは一緒になつて、
暗号化されたデータ・メツセージ・プロツクを表わす）
は、上部出力バツフア（ＵＯＢ）７００及び下部出力バ
ツフア（ＬＯＢ）７５０へ各々転送される。
次いで、ＵＯＢ７ＯＯに記憶されている暗号化された４
個の８ビツト・バイトのデータ及びＬＯＢ７５Ｏに記憶
されている暗号化された４個の８ビツト・バイトのデー
タで構成される６４ビツトの暗号化されたデータ・プロ
ツクは、８ビツトバイト単位の並列一直列交換を受け、
一時に１バイトずつＰボツクス８００へ送られる。６４
ビツトの暗号化されたデータ・メツセージ・プロツクを
完全に転送し終るためには、８サイクルが必要である。
個の８ビツト・バイトのデータ及びＬＯＢ７５Ｏに記憶
されている暗号化された４個の８ビツト・バイトのデー
タで構成される６４ビツトの暗号化されたデータ・プロ
ツクは、８ビツトバイト単位の並列一直列交換を受け、
一時に１バイトずつＰボツクス８００へ送られる。６４
ビツトの暗号化されたデータ・メツセージ・プロツクを
完全に転送し終るためには、８サイクルが必要である。
暗号化されたデータの各バイトは、受信局への伝送のた
めに、暗号化されたデータ・ビツトをデータ・バス・ア
ウトの適切なビツト線へ接続すべく、Ｐボツクス８００
において最後の線形置換を受ける。受信局においては、
同じ暗号キーの制御のもとに同様な１６回の繰返し操作
を実行することにより、６４ビツトの暗号化されたデー
タ・メツセージ・プロツクが解読される。
めに、暗号化されたデータ・ビツトをデータ・バス・ア
ウトの適切なビツト線へ接続すべく、Ｐボツクス８００
において最後の線形置換を受ける。受信局においては、
同じ暗号キーの制御のもとに同様な１６回の繰返し操作
を実行することにより、６４ビツトの暗号化されたデー
タ・メツセージ・プロツクが解読される。
しかしながら、暗号化プロセスの時とは異なり、解読プ
ロセスに先立つＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの暗号キ
ー内容の事前シフトは行なわれない。解読プロセスの繰
返し操作（最初のものを除く）においては、ＵＫＲ３５
Ｏ及びＬＫＲ４ＯＯの暗号キー内容は、暗号化プロセス
の時と同様に、所定のシフト計画に従つて、１又は２ビ
ツト位置だけシフトされるが、暗号化プロセスを逆にし
て、その時実行されたすべての繰返しを元に戻すため、
暗号キーのシフト方向は暗号化プロセスの時とは反対に
される。かくすることにより、元の６４ビツトのメツセ
ージプロツクと同一のメツセージ・プロツクが再生され
る。また、解読プロセスの繰返し操作中に、ＵＫＲ３５
Ｏ及びＬＫＲ４ＯＯの暗号キー内容は２７ビツト位置シ
フトされる。従つて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは
共に２８ビツトのシフトレジスタであるから、解読プロ
セスの終りにおいて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの
暗号キー内容は、更に１ビツト位置だけ事後シフトされ
る。この結果、暗号キーは所定のシフト計画に従つて、
ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにおいて完全に１回転シ
フトされることになり、解読プロセスの各繰返し操作に
おける暗号キー・ビツトの適切な整列を確実に行なわせ
ると共に、別の解読プロセスに対する準備ができる。本
発明に従う暗号装置の詳細は第３ａ〜３ｊ図に示されて
おり、次にこれらの図面並びに第７ａ図及び７ｂ図のタ
イミング図を参照して、より詳細な説明を行なうが、そ
の前に、本発明の暗号装置で使用されるラツチ回路の具
体例について、第４図を参照して説明しておく。
ロセスに先立つＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの暗号キ
ー内容の事前シフトは行なわれない。解読プロセスの繰
返し操作（最初のものを除く）においては、ＵＫＲ３５
Ｏ及びＬＫＲ４ＯＯの暗号キー内容は、暗号化プロセス
の時と同様に、所定のシフト計画に従つて、１又は２ビ
ツト位置だけシフトされるが、暗号化プロセスを逆にし
て、その時実行されたすべての繰返しを元に戻すため、
暗号キーのシフト方向は暗号化プロセスの時とは反対に
される。かくすることにより、元の６４ビツトのメツセ
ージプロツクと同一のメツセージ・プロツクが再生され
る。また、解読プロセスの繰返し操作中に、ＵＫＲ３５
Ｏ及びＬＫＲ４ＯＯの暗号キー内容は２７ビツト位置シ
フトされる。従つて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは
共に２８ビツトのシフトレジスタであるから、解読プロ
セスの終りにおいて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの
暗号キー内容は、更に１ビツト位置だけ事後シフトされ
る。この結果、暗号キーは所定のシフト計画に従つて、
ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにおいて完全に１回転シ
フトされることになり、解読プロセスの各繰返し操作に
おける暗号キー・ビツトの適切な整列を確実に行なわせ
ると共に、別の解読プロセスに対する準備ができる。本
発明に従う暗号装置の詳細は第３ａ〜３ｊ図に示されて
おり、次にこれらの図面並びに第７ａ図及び７ｂ図のタ
イミング図を参照して、より詳細な説明を行なうが、そ
の前に、本発明の暗号装置で使用されるラツチ回路の具
体例について、第４図を参照して説明しておく。
ラツチ回路１０は、４相のタイミング・クロツクで動作
されるダイナミツクＦＥＴ回路によつて実現することが
できる。各クロツク相は、例えば２５０ナノ秒の持続時
間を有しており、この場合、完全な１クロツク・サイク
ルは１マイクロ秒になる。基本ラツチ回路は、正電源と
線２８との間に接続され、ゲート電極に繰返しクロツク
信号φ１が印加される素子２２と、線２８及び２９の間
に並列的に接続され、各々のゲート電極に入力Ｄ３及び
Ｇ３並びに入力Ｄ４及びＧ４が印加される２対の素子２
３及び２４並びに２５及び２６と、線２９及び接地間に
接続され、ないので、素子３０はカツト・オフ状態に保
たれており、従つて線２８の充電は確実に行なわれる。
次に、クロツク信号φ２が印加されると、線２６上の電
荷は、入力Ｄ３及びＧ３又は入力Ｄ４及びＧ４へ印加さ
れる信号に応じて、そのまま保たれるか又は放電される
。ラツチ回路１０はＯ状態にあるものと仮定しているの
で、入力Ｄ４には低レベルの信号が印加されて、素子２
５を非導通に保ち、また入力Ｇ４にも低レベルの信号が
印加されて、素子２６を非導通に保つ。従つて、素子２
５，２６及び３０を介する放電路は働かない。素子２３
及び２４を含む放電路に関しては、もし入力Ｄ３に゛１
゛ビツト（高レベル信号）が印加され、且つこれと同時
に入力Ｇ３にゲート信号（高レベル信号）が印加される
と、素子２３及び２４は共に導通して、素子３０を介す
る放電路を形成し、その結果、線２８上の電荷は接地電
位の方へ放電される。これに対し、入力Ｄ３に゛０゛ビ
ツト（低レベル信号）が印加されていると、たとえ入力
Ｇ３にゲート信号が印加されても、クロツクφ２ゲート
電極に繰返しクロツク信号φ２が印加される素子３０と
、正電源及び接地間に接続され、各々のゲート電極が繰
返しクロツク信号φ３、線２８及び繰返しクロツク信号
φ４に接続された３個の直列接続素子３２，３３及び３
４とを有している。素子３２及び３３間の接続点は、ラ
ツチ回路１０の出力線３６へ接続されると共に、素子２
５のゲート電極へフイードバツク接続されて、入力Ｄ４
を与える。回路内の漂遊キヤパシタンス及び電極間キヤ
パシタンスは、一まとめにしてキヤパシタ３１及び３５
として示されている。素子２３及び２４並びに２５及び
２６はアンド回路として、線２８はドツトオア手段とし
て、そして素子３３はインバータとして各々働く。次に
、第５図をも参照して、第４図のラツチ回路１０の動作
について説明する。
されるダイナミツクＦＥＴ回路によつて実現することが
できる。各クロツク相は、例えば２５０ナノ秒の持続時
間を有しており、この場合、完全な１クロツク・サイク
ルは１マイクロ秒になる。基本ラツチ回路は、正電源と
線２８との間に接続され、ゲート電極に繰返しクロツク
信号φ１が印加される素子２２と、線２８及び２９の間
に並列的に接続され、各々のゲート電極に入力Ｄ３及び
Ｇ３並びに入力Ｄ４及びＧ４が印加される２対の素子２
３及び２４並びに２５及び２６と、線２９及び接地間に
接続され、ないので、素子３０はカツト・オフ状態に保
たれており、従つて線２８の充電は確実に行なわれる。
次に、クロツク信号φ２が印加されると、線２６上の電
荷は、入力Ｄ３及びＧ３又は入力Ｄ４及びＧ４へ印加さ
れる信号に応じて、そのまま保たれるか又は放電される
。ラツチ回路１０はＯ状態にあるものと仮定しているの
で、入力Ｄ４には低レベルの信号が印加されて、素子２
５を非導通に保ち、また入力Ｇ４にも低レベルの信号が
印加されて、素子２６を非導通に保つ。従つて、素子２
５，２６及び３０を介する放電路は働かない。素子２３
及び２４を含む放電路に関しては、もし入力Ｄ３に゛１
゛ビツト（高レベル信号）が印加され、且つこれと同時
に入力Ｇ３にゲート信号（高レベル信号）が印加される
と、素子２３及び２４は共に導通して、素子３０を介す
る放電路を形成し、その結果、線２８上の電荷は接地電
位の方へ放電される。これに対し、入力Ｄ３に゛０゛ビ
ツト（低レベル信号）が印加されていると、たとえ入力
Ｇ３にゲート信号が印加されても、クロツクφ２ゲート
電極に繰返しクロツク信号φ２が印加される素子３０と
、正電源及び接地間に接続され、各々のゲート電極が繰
返しクロツク信号φ３、線２８及び繰返しクロツク信号
φ４に接続された３個の直列接続素子３２，３３及び３
４とを有している。素子３２及び３３間の接続点は、ラ
ツチ回路１０の出力線３６へ接続されると共に、素子２
５のゲート電極へフイードバツク接続されて、入力Ｄ４
を与える。回路内の漂遊キヤパシタンス及び電極間キヤ
パシタンスは、一まとめにしてキヤパシタ３１及び３５
として示されている。素子２３及び２４並びに２５及び
２６はアンド回路として、線２８はドツトオア手段とし
て、そして素子３３はインバータとして各々働く。次に
、第５図をも参照して、第４図のラツチ回路１０の動作
について説明する。
ラツチ回路１０が最初゛０゛状態にあるものとすると、
クロツク信号φ１が印加されて、素子２２がターン・オ
ンされた時には、線２８は正電源の電位まで充電される
。この時、クロツク信号φ２は印加されていの間素子２
３は非導通に保たれるので、線２８から素子２４及び３
０を介して接地に至る放電路は働かず、従つて高レベル
の信号が線２８上に保持される。次に、素子３２のゲー
ト電極へクロツク信号φ３が印加されると、この時はま
だクロツク信号φ４が印加されていないので、素子３４
は非導通に保たれており、従つて線３６は正電源の電位
まで充電される。
クロツク信号φ１が印加されて、素子２２がターン・オ
ンされた時には、線２８は正電源の電位まで充電される
。この時、クロツク信号φ２は印加されていの間素子２
３は非導通に保たれるので、線２８から素子２４及び３
０を介して接地に至る放電路は働かず、従つて高レベル
の信号が線２８上に保持される。次に、素子３２のゲー
ト電極へクロツク信号φ３が印加されると、この時はま
だクロツク信号φ４が印加されていないので、素子３４
は非導通に保たれており、従つて線３６は正電源の電位
まで充電される。
次に、素子３４のゲート電極へクロツク信号φ４が印加
されると、線３６上の電荷は、線２８上の信号のレベル
に応じてそのまま保持されるか又は放電される。もし線
２８上に゛１゛ビツトのデータ入力を表わす低レベルの
信号が存在すると、クロツクφ４の間素子３３は非導通
に保たれ、従つて線３６から素子３４を介して接地に至
る放電路は働かず、線３６上にば１”ビツトの存在を表
わす高レベルの信号が保持される。入力Ｄ３に新しい入
力信号が印加されない限り、ゲート信号Ｇ３は低レベル
に且つゲート信号Ｇ４は高レベルに保たれるので、ラツ
チ回路１０がゞゞ１″ビツト状態にセツトされた後は、
素子２５及び２６のゲートに高レベルの信号が印加され
、従つて次のφ２クロツク時に素子２５，２６及び３０
を介する放電路が働いて、線２８を低レベルに保つ。こ
れにより素子３３は非導通に保たれるので、素子３４を
介する放電路は働かず、かくして線３６は、次の新しい
データ入力が印加されて、第５図に示されるようなゲー
ト信号Ｇ３及びＧ４が印加されるまで高レベルに保たれ
る。これに対して、ゞゞ０′２ビツトのデータ入力の結
果として、線２８上に高レベルに信号が存在すると、ク
ロツクφ４の印加時に素子３３が導通して、素子３４を
介する放電路を形成し、その結果、線３６上にば０゜゛
ビツトの存在を表わす低レベルの信号が保持される。こ
の場合、入力Ｄ４に低レベルの信号が印加されることに
なるので、素子２５は非導通に保たれ、従つて線２８に
対する放電路は形成されない。このため、線２８上には
電荷即ち高レベルの信号が保持される。この状態はまた
素子３３を導通状態に保ち、これにより素子３４を介す
る放電路が維持されて、線３６を低レベルに保つ。かく
して、ラツチ回路１０の出力において有効データが確実
に得られる。ラツチ回路１０が゛１”状態にある場合に
も、クロツク・サイクルは素子２２へのクロツク信号φ
１の印加によつて開始される。
されると、線３６上の電荷は、線２８上の信号のレベル
に応じてそのまま保持されるか又は放電される。もし線
２８上に゛１゛ビツトのデータ入力を表わす低レベルの
信号が存在すると、クロツクφ４の間素子３３は非導通
に保たれ、従つて線３６から素子３４を介して接地に至
る放電路は働かず、線３６上にば１”ビツトの存在を表
わす高レベルの信号が保持される。入力Ｄ３に新しい入
力信号が印加されない限り、ゲート信号Ｇ３は低レベル
に且つゲート信号Ｇ４は高レベルに保たれるので、ラツ
チ回路１０がゞゞ１″ビツト状態にセツトされた後は、
素子２５及び２６のゲートに高レベルの信号が印加され
、従つて次のφ２クロツク時に素子２５，２６及び３０
を介する放電路が働いて、線２８を低レベルに保つ。こ
れにより素子３３は非導通に保たれるので、素子３４を
介する放電路は働かず、かくして線３６は、次の新しい
データ入力が印加されて、第５図に示されるようなゲー
ト信号Ｇ３及びＧ４が印加されるまで高レベルに保たれ
る。これに対して、ゞゞ０′２ビツトのデータ入力の結
果として、線２８上に高レベルに信号が存在すると、ク
ロツクφ４の印加時に素子３３が導通して、素子３４を
介する放電路を形成し、その結果、線３６上にば０゜゛
ビツトの存在を表わす低レベルの信号が保持される。こ
の場合、入力Ｄ４に低レベルの信号が印加されることに
なるので、素子２５は非導通に保たれ、従つて線２８に
対する放電路は形成されない。このため、線２８上には
電荷即ち高レベルの信号が保持される。この状態はまた
素子３３を導通状態に保ち、これにより素子３４を介す
る放電路が維持されて、線３６を低レベルに保つ。かく
して、ラツチ回路１０の出力において有効データが確実
に得られる。ラツチ回路１０が゛１”状態にある場合に
も、クロツク・サイクルは素子２２へのクロツク信号φ
１の印加によつて開始される。
前と同様に、素子２２はクロツクφ１の印加により導通
して、線２８を正電源の電位まで充電させる。次に、ク
ロツク信号φ２が印加されると、線２８上の電荷は、入
力Ｄ３及びＧ３又は入力Ｄ４及びＧ４に印加されている
信号のレベルに応じて、そのまま保持されるか又は放電
される。もし入力Ｄ３に゛１゛ビツトのデータが印加さ
れると、線２８上には低レベルの信号が保持され、一方
入力Ｄ３に゛０”ビツトのデータが印加されると、高レ
ベルの信号が保持される。次に、素子３２のゲート電極
へクロツク信号φ３が印加されると、この時クロツク信
号φ４がまだ印加されていないので、素子３４は非導通
に保たれ、従つて、線３６は正電源の電位まで充電され
る。次に、素子３４のゲート電極へクロツク信号φ４が
印加されると、線３６上の電荷は、線２８上の信号のレ
ベルに応じて、そのまま保持されるか又は放電される。
前に説明したように、゛１”ビツトのデータ人力の結果
として、線２８上に低レベルの信号が存在すると、線３
６上には高レベルの信号が保持されて、”１゛ビツトの
存在を表わし、一方、ゞＴＯ″ビツトのデータ入力の結
果として、線２８上に高レベルの信号が存在すると、線
３６上には低レベルの信号が保持されて、゛Ｏ′゛ビツ
トの存在を表わす。ラツチ回路１０は、入力Ｄ１及びＧ
１に各々接続された素子１８及び１９を使用することに
よつて、２ウエイ入カへ拡張することができ、更に他の
入力Ｄ２及びＧ２に各々接続された素子２０及び２１を
使用することによつて、３ウエイ入カへ拡張することも
できる。
して、線２８を正電源の電位まで充電させる。次に、ク
ロツク信号φ２が印加されると、線２８上の電荷は、入
力Ｄ３及びＧ３又は入力Ｄ４及びＧ４に印加されている
信号のレベルに応じて、そのまま保持されるか又は放電
される。もし入力Ｄ３に゛１゛ビツトのデータが印加さ
れると、線２８上には低レベルの信号が保持され、一方
入力Ｄ３に゛０”ビツトのデータが印加されると、高レ
ベルの信号が保持される。次に、素子３２のゲート電極
へクロツク信号φ３が印加されると、この時クロツク信
号φ４がまだ印加されていないので、素子３４は非導通
に保たれ、従つて、線３６は正電源の電位まで充電され
る。次に、素子３４のゲート電極へクロツク信号φ４が
印加されると、線３６上の電荷は、線２８上の信号のレ
ベルに応じて、そのまま保持されるか又は放電される。
前に説明したように、゛１”ビツトのデータ人力の結果
として、線２８上に低レベルの信号が存在すると、線３
６上には高レベルの信号が保持されて、”１゛ビツトの
存在を表わし、一方、ゞＴＯ″ビツトのデータ入力の結
果として、線２８上に高レベルの信号が存在すると、線
３６上には低レベルの信号が保持されて、゛Ｏ′゛ビツ
トの存在を表わす。ラツチ回路１０は、入力Ｄ１及びＧ
１に各々接続された素子１８及び１９を使用することに
よつて、２ウエイ入カへ拡張することができ、更に他の
入力Ｄ２及びＧ２に各々接続された素子２０及び２１を
使用することによつて、３ウエイ入カへ拡張することも
できる。
以下で詳細に説明する本発明の実施例においては、１ウ
エイ入力、２ウエイ入力又は３ウエイ入力のラツチ回路
が必要に応じて使用される。まず第３ａ図に示されるよ
うに、８バイトから成る６４ビツトのデータ・メツセー
ジ・プロツクは、データ・バス・インを介して一時に１
バイトずつＰボツクス５０へ印加される。
エイ入力、２ウエイ入力又は３ウエイ入力のラツチ回路
が必要に応じて使用される。まず第３ａ図に示されるよ
うに、８バイトから成る６４ビツトのデータ・メツセー
ジ・プロツクは、データ・バス・インを介して一時に１
バイトずつＰボツクス５０へ印加される。
各バイトはＰポツクス５０において初期置換を受け、偶
数番目（０，２，４，６）のデータ・ビツトより成る組
及び奇数番目（１，３，５，７）のデータ・ビツトより
成る組に分割される。偶数番目の組はＵＩＢｌＯＯへ送
られ、一方、奇数番目の組はＬＩＢｌ５Ｏへ送られる。
ＵＩＢｌＯＯは４個の８段シフト・レジスタ０ＵＩＢ，
１ＵＩＢ，２ＵＩＢ及び３ＵＩＢで構成され、ＬＩＢｌ
５Ｏも同様に４個の８段シフト・レジスタ０ＬＩＢ，１
ＬＩＢ，２ＬＩＢ及び３ＬＩＢで構成される。第３ａ図
には、第１シフト・レジスタ０ＵＩＢの最初及び最後の
段のみが詳細に示されているが、他のシフトレジスタも
これと同じ構造である。第７ａ図のタイミング図をも併
せて参照するに、サイクル０において、１つの有効デー
タ・バイトがＰボツクス５０を介して、ＵＩＢｌＯＯ及
びＬＩＢｌ５Ｏへ印加されている時に、タイミング及び
制御装置６０からＬＩＢ（Ｇ３）線及びＬＩＢ（Ｇ４）
線へ信号が印加されて、最初の８ビツトバイトが、ＵＩ
ＢｌＯＯ及びＬＩＢｌ５Ｏの各シフト・レジスタの最初
の段のラツチ（例えば１０２）へロードされる。
数番目（０，２，４，６）のデータ・ビツトより成る組
及び奇数番目（１，３，５，７）のデータ・ビツトより
成る組に分割される。偶数番目の組はＵＩＢｌＯＯへ送
られ、一方、奇数番目の組はＬＩＢｌ５Ｏへ送られる。
ＵＩＢｌＯＯは４個の８段シフト・レジスタ０ＵＩＢ，
１ＵＩＢ，２ＵＩＢ及び３ＵＩＢで構成され、ＬＩＢｌ
５Ｏも同様に４個の８段シフト・レジスタ０ＬＩＢ，１
ＬＩＢ，２ＬＩＢ及び３ＬＩＢで構成される。第３ａ図
には、第１シフト・レジスタ０ＵＩＢの最初及び最後の
段のみが詳細に示されているが、他のシフトレジスタも
これと同じ構造である。第７ａ図のタイミング図をも併
せて参照するに、サイクル０において、１つの有効デー
タ・バイトがＰボツクス５０を介して、ＵＩＢｌＯＯ及
びＬＩＢｌ５Ｏへ印加されている時に、タイミング及び
制御装置６０からＬＩＢ（Ｇ３）線及びＬＩＢ（Ｇ４）
線へ信号が印加されて、最初の８ビツトバイトが、ＵＩ
ＢｌＯＯ及びＬＩＢｌ５Ｏの各シフト・レジスタの最初
の段のラツチ（例えば１０２）へロードされる。
メツセージ・プロツクの残りの８ビツト・バイトは、後
続のサイクル１から７までの間に、一時に１バイトずつ
ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへ印加される。この場合
、バイトの各ビツトは、各シフト・レジスタの最初の段
（Ｄ３）へ印加される。ＬＩＢ線及びＬＩＢ線上の信号
は、シフトレジスタの各段へ印加されるので、サイクル
１乃至７の各々において、データ・ビツトは各シフトレ
ジスタ内で１ビツト位置ずつシフトダウンされ、従つて
サイクル７の終了時には、ＵＩＢｌＯＯ及びＬＩＢｌ５
Ｏは、供給されたデータ・メツセージ・プロツクを半分
ずつロードされている。ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏ
は直列並列変換を実行し、その結果、ＵＩＢｌＯＯ及び
ＬＩＢｌ５Ｏへ逐次に供給された８バイトのメツセージ
・プロツクは、これらの出力において、各々３２ビツト
より成る２つのグループ（メツセージ・プロツクの第１
半分及び第２半分）へ構成される。次いで、第３ｂ，３
ｃ及び３ｄ図を参照するに、６４ビツトのメツセージ・
プロツクがＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへ受取られて
、そこにバツフアされている間に、６４ビツトの外部レ
ジスタからキー・バス・インを介して、暗号キーが一時
に７ビツトバイトずつＰボツクス３００へ逐次に印加さ
れる。
続のサイクル１から７までの間に、一時に１バイトずつ
ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへ印加される。この場合
、バイトの各ビツトは、各シフト・レジスタの最初の段
（Ｄ３）へ印加される。ＬＩＢ線及びＬＩＢ線上の信号
は、シフトレジスタの各段へ印加されるので、サイクル
１乃至７の各々において、データ・ビツトは各シフトレ
ジスタ内で１ビツト位置ずつシフトダウンされ、従つて
サイクル７の終了時には、ＵＩＢｌＯＯ及びＬＩＢｌ５
Ｏは、供給されたデータ・メツセージ・プロツクを半分
ずつロードされている。ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏ
は直列並列変換を実行し、その結果、ＵＩＢｌＯＯ及び
ＬＩＢｌ５Ｏへ逐次に供給された８バイトのメツセージ
・プロツクは、これらの出力において、各々３２ビツト
より成る２つのグループ（メツセージ・プロツクの第１
半分及び第２半分）へ構成される。次いで、第３ｂ，３
ｃ及び３ｄ図を参照するに、６４ビツトのメツセージ・
プロツクがＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへ受取られて
、そこにバツフアされている間に、６４ビツトの外部レ
ジスタからキー・バス・インを介して、暗号キーが一時
に７ビツトバイトずつＰボツクス３００へ逐次に印加さ
れる。
各７ビツトバイトはＰボツクス３００で初期置換を受け
、最初の４キー・ビツト及び残りの３キー・ビツトへ分
割される。最初の４キー・ビツトはＵＫＲ３５Ｏへ印加
され、一方、残りの３キー・ビツトはビツト位置を逆に
してＬＫＲ４ＯＯへ印加される。ＵＫＲ３５Ｏは３個の
８段シフトレジスタ０ＵＫＲ，１ＵＫＲ及び２ＵＫＲ並
びに１個の４段シフト・レジスタ３ＵＫＲで構成され、
同様にＬＫＲ４ＯＯも３個の８段シフトレジスタ０ＬＫ
Ｒ，１ＬＫＲ及び２ＬＫＲ並びに１個の４段シフトレジ
スタ３ＬＫＲで構成される。シフト・レジスタ３ＵＫＲ
の４段目のラ゛ンチ３９０の出力は、シフト・レジスタ
３ＬＫＲの１段目のラツチ４０２の入力に接続されてい
る。第３ｂ図に詳細に示されているように、８段シフト
・レジスタ０ＵＫＲの第１段は３ウエイ入カラツチ３５
２で構成され、他の段は第２段及び最後の段のラツチ３
５４及び３６６の如き２ウエイ入カラツチで構成される
。８段シフトレジスタ１ＵＫＲ及び２ＵＫＲもこれと同
じ構成である。
、最初の４キー・ビツト及び残りの３キー・ビツトへ分
割される。最初の４キー・ビツトはＵＫＲ３５Ｏへ印加
され、一方、残りの３キー・ビツトはビツト位置を逆に
してＬＫＲ４ＯＯへ印加される。ＵＫＲ３５Ｏは３個の
８段シフトレジスタ０ＵＫＲ，１ＵＫＲ及び２ＵＫＲ並
びに１個の４段シフト・レジスタ３ＵＫＲで構成され、
同様にＬＫＲ４ＯＯも３個の８段シフトレジスタ０ＬＫ
Ｒ，１ＬＫＲ及び２ＬＫＲ並びに１個の４段シフトレジ
スタ３ＬＫＲで構成される。シフト・レジスタ３ＵＫＲ
の４段目のラ゛ンチ３９０の出力は、シフト・レジスタ
３ＬＫＲの１段目のラツチ４０２の入力に接続されてい
る。第３ｂ図に詳細に示されているように、８段シフト
・レジスタ０ＵＫＲの第１段は３ウエイ入カラツチ３５
２で構成され、他の段は第２段及び最後の段のラツチ３
５４及び３６６の如き２ウエイ入カラツチで構成される
。８段シフトレジスタ１ＵＫＲ及び２ＵＫＲもこれと同
じ構成である。
４段シフト・レジスタ３ＵＫＲについては、第３ｃ図に
示されるように、第１段は３ウエイ入カラツチ３８４で
構成され、他の各段はラツチ３９０の如き２ウニイ入カ
ラツチで構成される。
示されるように、第１段は３ウエイ入カラツチ３８４で
構成され、他の各段はラツチ３９０の如き２ウニイ入カ
ラツチで構成される。
第３ｃ及び３ｄ図にプロツク図で簡単に示されているＬ
ＫＲ４ＯＯの８段シフト・レジスタ０ＬＫＲ，１ＬＫＲ
及び２ＬＫＲは、ＵＫＲ３５Ｏの対応する８段シフトレ
ジスタ０ＵＫＲ，１ＵＫＲ及び２ＵＫＲと同じ構成を有
している。第３ｄ図に示される４段シフト・レジスタ３
ＬＫＲについては、その第１段は、シフト・レジスタ３
ＵＫＲの最終段のラツチ３９０の出力に接続された３ウ
エイ入カラツチ４０２で構成され、他の各段は最終段の
ラツチ４０８の如き２ウエイ入カラツチで構成される。
かくして、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの組合わせは
、暗号キー・ワードのキー・ビツトを記憶するための７
個の８段シフトレジスタから成つているものとみなすこ
とができる。次に、第７ａ図も参照して、暗号キーのロ
ード動作について説明する。
ＫＲ４ＯＯの８段シフト・レジスタ０ＬＫＲ，１ＬＫＲ
及び２ＬＫＲは、ＵＫＲ３５Ｏの対応する８段シフトレ
ジスタ０ＵＫＲ，１ＵＫＲ及び２ＵＫＲと同じ構成を有
している。第３ｄ図に示される４段シフト・レジスタ３
ＬＫＲについては、その第１段は、シフト・レジスタ３
ＵＫＲの最終段のラツチ３９０の出力に接続された３ウ
エイ入カラツチ４０２で構成され、他の各段は最終段の
ラツチ４０８の如き２ウエイ入カラツチで構成される。
かくして、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの組合わせは
、暗号キー・ワードのキー・ビツトを記憶するための７
個の８段シフトレジスタから成つているものとみなすこ
とができる。次に、第７ａ図も参照して、暗号キーのロ
ード動作について説明する。
サイクル０において有効暗号キー・バイトかＰボツクス
３００を介してＵＫＲ３５Ｏ及びＬＫＲ４ＯＯへ印加さ
れる時に、シフト・レジスタ０ＵＫＲ，１ＵＫＲ，２Ｕ
ＫＲ，３ＵＫＲ，０ＬＫＲ，１ＬＫＲ及び２ＬＫＲの第
１段に接続されたＬＤＫ（Ｇ３）線及びＬＤＫ（Ｇ４）
線へ信号が印加され、これにより最初の７ビツト・キー
・バイトがＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの７個の各シ
フト・レジスタの第１段、例えば入カラツチ３５２，３
６８及び３８４などへロードされる。サイクル１におい
ては、暗号キーの２番目の７ビツト・バイトが、ＵＫＲ
３５Ｏ及びＬＫＲ４ＯＯの７個のシフトレジスタの第１
段へロードされる。
３００を介してＵＫＲ３５Ｏ及びＬＫＲ４ＯＯへ印加さ
れる時に、シフト・レジスタ０ＵＫＲ，１ＵＫＲ，２Ｕ
ＫＲ，３ＵＫＲ，０ＬＫＲ，１ＬＫＲ及び２ＬＫＲの第
１段に接続されたＬＤＫ（Ｇ３）線及びＬＤＫ（Ｇ４）
線へ信号が印加され、これにより最初の７ビツト・キー
・バイトがＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの７個の各シ
フト・レジスタの第１段、例えば入カラツチ３５２，３
６８及び３８４などへロードされる。サイクル１におい
ては、暗号キーの２番目の７ビツト・バイトが、ＵＫＲ
３５Ｏ及びＬＫＲ４ＯＯの７個のシフトレジスタの第１
段へロードされる。
これと同時に、各第１段の以前の内容即ち暗号キーの最
初の７ビツト・バイトは、シフト・レジスタ０ＵＫＲ，
１ＵＫＲ，２ＵＫＲ，３ＵＫＲ０ＬＫＲ，１ＬＫＲ及び
２ＬＫＲの第２段に接続されているＳＲ（Ｇ３）線及び
ＬＤＫ線への信号印加により、各々１ビツト位置だけシ
フトダウンされる。各段のラツチ内部の分解時間（Ｒｅ
ｓＯｌ−Ｖｉｎｇｔｉｍｅ）は、前段のラツチの出力に
変化が生じる前にシフト動作を行なわせるのに十分なも
のである。サイクル２においては、暗号キーの３番目の
７ビツトバイトが、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの７
個のシフトレジスタの第１段へロードされる。
初の７ビツト・バイトは、シフト・レジスタ０ＵＫＲ，
１ＵＫＲ，２ＵＫＲ，３ＵＫＲ０ＬＫＲ，１ＬＫＲ及び
２ＬＫＲの第２段に接続されているＳＲ（Ｇ３）線及び
ＬＤＫ線への信号印加により、各々１ビツト位置だけシ
フトダウンされる。各段のラツチ内部の分解時間（Ｒｅ
ｓＯｌ−Ｖｉｎｇｔｉｍｅ）は、前段のラツチの出力に
変化が生じる前にシフト動作を行なわせるのに十分なも
のである。サイクル２においては、暗号キーの３番目の
７ビツトバイトが、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの７
個のシフトレジスタの第１段へロードされる。
これと同時に、第１段及び第２段の以前の内容即ち暗号
キーの２番目及び最初の７ビツト バイトは、シフト・
レジスタ０ＵＫＲ，１ＵＫＲ，２ＵＫＲ，３ＵＫＲ，０
ＬＫＲ，１ＬＫＲ及び２ＬＫＲの第２段及び第３段に接
続されているＳＲ線及びＬＤＫ線への信号印加により、
各々１ビツト位置だけシフト・ダウンされる。サイクル
３及び４においては、暗号キーの４番目及び５番目の７
ビツト・バイトが、７個のシフト・レジスタの第１段へ
逐次にロードされ、これと同時にその内容は１ビツト位
置ずつシフト・ダウンされる。
キーの２番目及び最初の７ビツト バイトは、シフト・
レジスタ０ＵＫＲ，１ＵＫＲ，２ＵＫＲ，３ＵＫＲ，０
ＬＫＲ，１ＬＫＲ及び２ＬＫＲの第２段及び第３段に接
続されているＳＲ線及びＬＤＫ線への信号印加により、
各々１ビツト位置だけシフト・ダウンされる。サイクル
３及び４においては、暗号キーの４番目及び５番目の７
ビツト・バイトが、７個のシフト・レジスタの第１段へ
逐次にロードされ、これと同時にその内容は１ビツト位
置ずつシフト・ダウンされる。
しかしながら、シフトレジスタ３ＵＫＲの最終段にある
ビツトは、サイクル４においてシフト・レジスタ３ＬＫ
Ｒの第１段へシフトされる。後続のサイクル５，６及び
７においては、暗号キーの残りの７ビツトバイトが、シ
フト・レジスタ０ＵＫＲ，１ＵＫＲ，２ＵＫＲ，３ＵＫ
Ｒ，０ＬＫＲ及び２ＬＫＲの第１段へー時に１バイトず
つロードされる。ＬＤＫ線及びＬＤＫ線上の信号は、各
シフトレジスタの第１段へ印加され、一方、ＳＲ線及び
ＬＤＫ線上の信号は、各シフトレジスタの残りの段へ印
加されるので、サイクル５，６及び７の各々においては
、暗号キー・ビツトは１ビツト位置ずつシフト・ダウン
され、従つてサイクル７の終了時には、ＵＫＲ３５Ｏ及
びＬＫＲ４ＯＯは暗号キーの第１半分及び第２半分を各
々ロードされている。暗号キーのロード動作においては
、ＵＫＲ３５Ｏノ及びＬＫＲ４ＯＯは直列一並列変換を
行ない、従つてＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶さ
れている暗号キーの８個の７ビツトバイトは、各各２８
ビツトより成る２組の並列グループとして考えることが
できる。
ビツトは、サイクル４においてシフト・レジスタ３ＬＫ
Ｒの第１段へシフトされる。後続のサイクル５，６及び
７においては、暗号キーの残りの７ビツトバイトが、シ
フト・レジスタ０ＵＫＲ，１ＵＫＲ，２ＵＫＲ，３ＵＫ
Ｒ，０ＬＫＲ及び２ＬＫＲの第１段へー時に１バイトず
つロードされる。ＬＤＫ線及びＬＤＫ線上の信号は、各
シフトレジスタの第１段へ印加され、一方、ＳＲ線及び
ＬＤＫ線上の信号は、各シフトレジスタの残りの段へ印
加されるので、サイクル５，６及び７の各々においては
、暗号キー・ビツトは１ビツト位置ずつシフト・ダウン
され、従つてサイクル７の終了時には、ＵＫＲ３５Ｏ及
びＬＫＲ４ＯＯは暗号キーの第１半分及び第２半分を各
々ロードされている。暗号キーのロード動作においては
、ＵＫＲ３５Ｏノ及びＬＫＲ４ＯＯは直列一並列変換を
行ない、従つてＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶さ
れている暗号キーの８個の７ビツトバイトは、各各２８
ビツトより成る２組の並列グループとして考えることが
できる。
下記の表１及び表２は、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯ
へ暗号キーをロードする際のキー・ビツトのマツピング
の様子を示したものである。第３ａ図に示されるＵＤＲ
２ＯＯ及びＬＤＲ２５Ｏは、各々３２段のラツチ０ＵＤ
Ｒ〜３１ＵＤＲ及び０ＬＤＲ〜３１ＬＤＲで構成される
。
へ暗号キーをロードする際のキー・ビツトのマツピング
の様子を示したものである。第３ａ図に示されるＵＤＲ
２ＯＯ及びＬＤＲ２５Ｏは、各々３２段のラツチ０ＵＤ
Ｒ〜３１ＵＤＲ及び０ＬＤＲ〜３１ＬＤＲで構成される
。
第７ａ図に示されるように、サイクル８においてＩＢＴ
線及びＬＤＲ線へ信号が印加され、これによりＵＩＢｌ
ＯＯにある３２個のデータ・ビツト及びＬＩＢｌ５Ｏに
ある３２個のデータ・ビツトが、各々ＵＤＲ２ＯＯ及び
ＬＤＲ２５Ｏへ並列的に転送される。メツセージ・プロ
ツクの６４ビツトは、下記の表３及び表４に示される如
くに、ＵＤＲ２ＯＯ及びＬＤＲ２５Ｏへ分配される。第
７ａ図に示されるように、ＬＤＫ線へはこれ以上信号は
印加されない。
線及びＬＤＲ線へ信号が印加され、これによりＵＩＢｌ
ＯＯにある３２個のデータ・ビツト及びＬＩＢｌ５Ｏに
ある３２個のデータ・ビツトが、各々ＵＤＲ２ＯＯ及び
ＬＤＲ２５Ｏへ並列的に転送される。メツセージ・プロ
ツクの６４ビツトは、下記の表３及び表４に示される如
くに、ＵＤＲ２ＯＯ及びＬＤＲ２５Ｏへ分配される。第
７ａ図に示されるように、ＬＤＫ線へはこれ以上信号は
印加されない。
従つて、シフト・レジスタ３ＵＫＲの最終段のラツチ３
９０からシフトレジスタ３ＬＫＲの第１段のラツチ４０
２に至る接続は以後使用されず、これらの間では如何な
るビツト転送も行なわれない。シフト・レジスタ３ＵＫ
Ｒの最終段のラツチ３９０の出力は、シフトレジスタ０
ＵＫＲの第１段のラツチ３５２に接続され、シフト・レ
ジスタ３ＬＫＲの最終段のラツチ４０８の出力は、シフ
トレジスタ０ＬＫＲの第１段のラツチ（図示せず）に接
続されているので、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは、
各々独立した２８ビツトのシフト・レジスタと考えるこ
とができる。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶され
ている暗号キー・ビツトは、暗号化プロセスに先立つて
１ビツト位置ずつ事前シフトアツプされる。この場合、
ＵＫＲ３５Ｏの第１段のラツチ３５２に記憶されていた
ビツトは、ＵＫＲ３５Ｏの最終段のラツチ３９０へ循環
シフトされ、同様に、ＬＫＲ４ＯＯの第１段のラツチに
記憶されていたビツトは、ＬＫＲ４ＯＯの最終段のラツ
チ４０８へ循環シフトされる。このような事前シフトは
、サイクル８において、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯ
のすべての段に接続されているＳＬ線及びＬＤＫ線へ信
号を印加することにより行なわれる。各ラツチの出力は
前段のラツチへ接続されており、従つて、ＳＬ線及びＬ
ＤＫ線への信号印加により、各ラツチから前段のラツチ
ヘキ一・ビツトが転送される。例えば、これらの信号印
加によつてラツチ３５４のビツト内容をラツチ３５２へ
有効にシフトさせるため、ラツチ３５４の出力ＵＫＲｌ
はラツチ３５２の１入力に接続されている。同様に、ラ
ツチ３５２のビツト内容をラツチ３９０へ有効にシフト
させるため、ラツチ３５２の出力ＵＫＲＯはラツチ３９
０の１入力に接続されている。暗号化プロセスの開始前
に行なわれるこのような暗号キー・ビツトの事前シフト
は、暗号化プロセスの最初の繰返しにおけるキー・ビツ
トの適切な整列を確実にするものである。暗号化プロセ
スに入ると、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにある暗号
キー・ビツトを更に２７ビツト位置シフトさせるため、
最初の繰返しを除く各繰返しの間に、ＵＫＲ３５Ｏ及び
ＬＫＲ４ＯＯは１又は２ビツト位置ずつシフト・アツプ
される。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは共に２８ビツ
トのシフト・レジスタであるから、これらに配置されて
いる暗号キー・ビツトの２８シフト、即ち、１事前シフ
ト及び暗号化プロセスにおける２７シフトは、暗号化プ
ロセスの開始時と同様、繰返し操作の間に暗号キー・ビ
ツトを適切に整列させるものである。下記の表５は、暗
号キーに対する所定のシフト計画を示したものである。
表５中の６ビは、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにおけ
る１ビツト位置のシフトを表わし、゛２゛は２ビツト位
置のシフトを表わす。
９０からシフトレジスタ３ＬＫＲの第１段のラツチ４０
２に至る接続は以後使用されず、これらの間では如何な
るビツト転送も行なわれない。シフト・レジスタ３ＵＫ
Ｒの最終段のラツチ３９０の出力は、シフトレジスタ０
ＵＫＲの第１段のラツチ３５２に接続され、シフト・レ
ジスタ３ＬＫＲの最終段のラツチ４０８の出力は、シフ
トレジスタ０ＬＫＲの第１段のラツチ（図示せず）に接
続されているので、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは、
各々独立した２８ビツトのシフト・レジスタと考えるこ
とができる。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶され
ている暗号キー・ビツトは、暗号化プロセスに先立つて
１ビツト位置ずつ事前シフトアツプされる。この場合、
ＵＫＲ３５Ｏの第１段のラツチ３５２に記憶されていた
ビツトは、ＵＫＲ３５Ｏの最終段のラツチ３９０へ循環
シフトされ、同様に、ＬＫＲ４ＯＯの第１段のラツチに
記憶されていたビツトは、ＬＫＲ４ＯＯの最終段のラツ
チ４０８へ循環シフトされる。このような事前シフトは
、サイクル８において、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯ
のすべての段に接続されているＳＬ線及びＬＤＫ線へ信
号を印加することにより行なわれる。各ラツチの出力は
前段のラツチへ接続されており、従つて、ＳＬ線及びＬ
ＤＫ線への信号印加により、各ラツチから前段のラツチ
ヘキ一・ビツトが転送される。例えば、これらの信号印
加によつてラツチ３５４のビツト内容をラツチ３５２へ
有効にシフトさせるため、ラツチ３５４の出力ＵＫＲｌ
はラツチ３５２の１入力に接続されている。同様に、ラ
ツチ３５２のビツト内容をラツチ３９０へ有効にシフト
させるため、ラツチ３５２の出力ＵＫＲＯはラツチ３９
０の１入力に接続されている。暗号化プロセスの開始前
に行なわれるこのような暗号キー・ビツトの事前シフト
は、暗号化プロセスの最初の繰返しにおけるキー・ビツ
トの適切な整列を確実にするものである。暗号化プロセ
スに入ると、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにある暗号
キー・ビツトを更に２７ビツト位置シフトさせるため、
最初の繰返しを除く各繰返しの間に、ＵＫＲ３５Ｏ及び
ＬＫＲ４ＯＯは１又は２ビツト位置ずつシフト・アツプ
される。ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯは共に２８ビツ
トのシフト・レジスタであるから、これらに配置されて
いる暗号キー・ビツトの２８シフト、即ち、１事前シフ
ト及び暗号化プロセスにおける２７シフトは、暗号化プ
ロセスの開始時と同様、繰返し操作の間に暗号キー・ビ
ツトを適切に整列させるものである。下記の表５は、暗
号キーに対する所定のシフト計画を示したものである。
表５中の６ビは、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにおけ
る１ビツト位置のシフトを表わし、゛２゛は２ビツト位
置のシフトを表わす。
暗号化プロセス
本発明に従う暗号装置を使用する暗号化プロセスは、１
６回の繰返し操作によつて、データ・ビツトのメツセー
ジ・プロツクを暗号化する。
６回の繰返し操作によつて、データ・ビツトのメツセー
ジ・プロツクを暗号化する。
ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯにある暗号キー・ビツト
の事前シフトは、暗号化プロセスの開始前に、サイクル
８において実行される。これは、ＵＫＲ３５Ｏ及びＬＫ
Ｒ４ＯＯのすべての段に接続されているＳＬ線及びＬＤ
Ｋ線へ最初の信号を印加することによつて行なわれ、暗
号キーは１ビツト位置だけシフト・アツプされる。この
結果、サイクル８の終了時には暗号化プロセスの最初の
繰返し操作のための暗号キー・ビツトの最初の組が与え
られる。暗号化プロセスの最初の繰返し操作は、サイク
ル９及び１０で実行され、ＵＫＲ３５Ｏにある２８個の
事前シフトされた暗号キー・ビツトのうちの２４ビツト
及びＬＫＲ４ＯＯにある２８個の事前シフトされた暗号
キー・ビツトのうちの２４ビツトをＰボツクス４５０で
線形置換することにより開始される。Ｐボツクス４５０
は、下記の暗号キー・ビツトのマツピングを示す表６及
び７に従つて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯからの４
８ビツトの任意に決められた置換を行なつ０８個の６ビ
ツト・セグメントと考えられる４８個の置換された暗号
キー・ビツトは、各々６個の排他的オア回路（第３ｅ，
３ｆ及び３ｇ図にＸＯＲで示されている）より成る８個
のモジユロ２加算器５００，５０２，５０４，５０６，
５０８，５１０，５１２及び５１４へ１入力として印加
される。
の事前シフトは、暗号化プロセスの開始前に、サイクル
８において実行される。これは、ＵＫＲ３５Ｏ及びＬＫ
Ｒ４ＯＯのすべての段に接続されているＳＬ線及びＬＤ
Ｋ線へ最初の信号を印加することによつて行なわれ、暗
号キーは１ビツト位置だけシフト・アツプされる。この
結果、サイクル８の終了時には暗号化プロセスの最初の
繰返し操作のための暗号キー・ビツトの最初の組が与え
られる。暗号化プロセスの最初の繰返し操作は、サイク
ル９及び１０で実行され、ＵＫＲ３５Ｏにある２８個の
事前シフトされた暗号キー・ビツトのうちの２４ビツト
及びＬＫＲ４ＯＯにある２８個の事前シフトされた暗号
キー・ビツトのうちの２４ビツトをＰボツクス４５０で
線形置換することにより開始される。Ｐボツクス４５０
は、下記の暗号キー・ビツトのマツピングを示す表６及
び７に従つて、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯからの４
８ビツトの任意に決められた置換を行なつ０８個の６ビ
ツト・セグメントと考えられる４８個の置換された暗号
キー・ビツトは、各々６個の排他的オア回路（第３ｅ，
３ｆ及び３ｇ図にＸＯＲで示されている）より成る８個
のモジユロ２加算器５００，５０２，５０４，５０６，
５０８，５１０，５１２及び５１４へ１入力として印加
される。
これと同時に、ＵＤＲ２ＯＯに含まれる３２データ・ビ
ツトより成り且つ８個の４ビツトセグメントと考えられ
るメツセージ・プロツクの第１半分が、８個の６ビツト
セグメントを構成する４８個のデータ・ビツトへ拡張さ
れて、８個のモジユロ２加算器５００〜５１４の他の入
カへ印加される。データ・ビツトの拡張は、第３ｅ，３
ｆ及び３ｇ図に示されるように、８個の４ビツト・セグ
メントの各々のエンド・ビツト（図示の例では、各４ビ
ツト・セグメントの最初の２ビツト）を二重にすること
によつて達成される。下記の表８及び表９に示されるよ
うに、８個のモジユロ２加算器５００〜５１４は、拡張
された４８個のデータ・ビツト及び置換された４８個の
暗号キー・ビツトを組合わせて、８個のＳボツクス即ち
非アフイン変換機能ボツクス５５０〜５６４に対する実
際の引数を構成する新しい８個の６ビツトセグメントを
出力する。第３ｅ図中の＃０Ｓボツクス５５０の詳細を
第６図に示す。
ツトより成り且つ８個の４ビツトセグメントと考えられ
るメツセージ・プロツクの第１半分が、８個の６ビツト
セグメントを構成する４８個のデータ・ビツトへ拡張さ
れて、８個のモジユロ２加算器５００〜５１４の他の入
カへ印加される。データ・ビツトの拡張は、第３ｅ，３
ｆ及び３ｇ図に示されるように、８個の４ビツト・セグ
メントの各々のエンド・ビツト（図示の例では、各４ビ
ツト・セグメントの最初の２ビツト）を二重にすること
によつて達成される。下記の表８及び表９に示されるよ
うに、８個のモジユロ２加算器５００〜５１４は、拡張
された４８個のデータ・ビツト及び置換された４８個の
暗号キー・ビツトを組合わせて、８個のＳボツクス即ち
非アフイン変換機能ボツクス５５０〜５６４に対する実
際の引数を構成する新しい８個の６ビツトセグメントを
出力する。第３ｅ図中の＃０Ｓボツクス５５０の詳細を
第６図に示す。
図示の如く、＃０Ｓボツクス５５０はデコーダ５５２及
びＲＯＳ５８４から成つている。この＃０Ｓボツクス５
５０へは、＃０モジユロ２加算器５５０からの６ビツト
セグメントが入力として印加される。この６ビツトセグ
メントのエンド・ビツト０及び５、即ち、二重にされた
データ・ビツトＵＤＲ３ｌ及び置換された暗号キー・ビ
ツトＵＫＲｌ３のモジユロ２加算と、二重にされたデー
タ・ビツトＵＤＲ４及び置換された暗号キー・ビツトＵ
ＫＲ４のモジユロ２加算とから生成されたビツトを表わ
す信号は、インバータ５５４及び５５６へ各々印加され
、これによりエンド・ビツトの補数信号が得られる。エ
ンド・ビツトのモジユロ２加算の結果が００であれば、
各々１６個のアンド回路を含む４グループのうちの１つ
、即ち、アンド回路５６８及び５７０を含む第１グルー
プが選択される。同様に、エンド・ビツトのモジユロ２
加算の結果が０１であれば、アンド回路５７２及び５７
４を含む第２グループが選択され、結果が１０であれば
、アンド回路５７６及び５７８を含む第３グループが選
択され、そして最後に結果が１１であれば、アンド回路
５８０及び５８２を含む第４グループが選択される。＃
０Ｓボツクス５５０へ印加される６ビツトセグメントの
内側の４ビツト（１，２，３，４）を表わす信号は、対
応するインバータ５５８，５６０，５６２及び５６４へ
各々印加され、これにより内側４ビツトの補数信号が生
成される。６ビツトセグメントの内側４ビツトは、選択
されたグループに含まれる１６個のアンド回路のうちの
１つによつて解読され、ＲＯＳ５８４の特定のアドレス
線へ駆動信号を送る。
びＲＯＳ５８４から成つている。この＃０Ｓボツクス５
５０へは、＃０モジユロ２加算器５５０からの６ビツト
セグメントが入力として印加される。この６ビツトセグ
メントのエンド・ビツト０及び５、即ち、二重にされた
データ・ビツトＵＤＲ３ｌ及び置換された暗号キー・ビ
ツトＵＫＲｌ３のモジユロ２加算と、二重にされたデー
タ・ビツトＵＤＲ４及び置換された暗号キー・ビツトＵ
ＫＲ４のモジユロ２加算とから生成されたビツトを表わ
す信号は、インバータ５５４及び５５６へ各々印加され
、これによりエンド・ビツトの補数信号が得られる。エ
ンド・ビツトのモジユロ２加算の結果が００であれば、
各々１６個のアンド回路を含む４グループのうちの１つ
、即ち、アンド回路５６８及び５７０を含む第１グルー
プが選択される。同様に、エンド・ビツトのモジユロ２
加算の結果が０１であれば、アンド回路５７２及び５７
４を含む第２グループが選択され、結果が１０であれば
、アンド回路５７６及び５７８を含む第３グループが選
択され、そして最後に結果が１１であれば、アンド回路
５８０及び５８２を含む第４グループが選択される。＃
０Ｓボツクス５５０へ印加される６ビツトセグメントの
内側の４ビツト（１，２，３，４）を表わす信号は、対
応するインバータ５５８，５６０，５６２及び５６４へ
各々印加され、これにより内側４ビツトの補数信号が生
成される。６ビツトセグメントの内側４ビツトは、選択
されたグループに含まれる１６個のアンド回路のうちの
１つによつて解読され、ＲＯＳ５８４の特定のアドレス
線へ駆動信号を送る。
ＲＯＳ５８４は、基本的には４個の機能テーブル即ち０
Ｒ０Ｓ，１Ｒ０Ｓ，２Ｒ０Ｓ及び３Ｒ０Ｓで構成される
。各機能テーブルは、１６個のエントリ一を有しており
、これらの各エントリ一は、素子５８６，５８７，５８
８及び５８９の如き４個のＦＥＴ素子で実現され得る４
ビツトから成つている。これらの素子は、一旦選択され
ると、ＲＯＳ５８４の出力線５９４，５９５，５９６及
び５９７へー意的な４ビツトセグメントを供給する。こ
の４ビツトセグメントは、Ｓボツクス５５０の４本の出
力線ＳＯ，Ｓｌ，Ｓ２及びＳ３の方へ送られる。第３ｅ
〜３ｇ図に示される他の７個のＳボツクス５５２，５５
４，５５６，５５８，５６０，５６２及び５６４も、基
本的には＃０Ｓボツクス５５０と同様な構成であるが、
各Ｓボツクスに含まれる機能テーブルは互いに異なつて
おり、従つて８種類の異なつた変換機能が与えられる。
Ｒ０Ｓ，１Ｒ０Ｓ，２Ｒ０Ｓ及び３Ｒ０Ｓで構成される
。各機能テーブルは、１６個のエントリ一を有しており
、これらの各エントリ一は、素子５８６，５８７，５８
８及び５８９の如き４個のＦＥＴ素子で実現され得る４
ビツトから成つている。これらの素子は、一旦選択され
ると、ＲＯＳ５８４の出力線５９４，５９５，５９６及
び５９７へー意的な４ビツトセグメントを供給する。こ
の４ビツトセグメントは、Ｓボツクス５５０の４本の出
力線ＳＯ，Ｓｌ，Ｓ２及びＳ３の方へ送られる。第３ｅ
〜３ｇ図に示される他の７個のＳボツクス５５２，５５
４，５５６，５５８，５６０，５６２及び５６４も、基
本的には＃０Ｓボツクス５５０と同様な構成であるが、
各Ｓボツクスに含まれる機能テーブルは互いに異なつて
おり、従つて８種類の異なつた変換機能が与えられる。
下記の表１０，１１，１２及び１３は、８個のＳボツク
ス（＃０〜＃７）の機能テーブルの出力を示すもので、
各出力を表わす１０進数は、実際には４ビツトの２進パ
ターン（例えば１４→１１１０など）で出力される。８
個のＳボツクス５５０〜５６４は、３２ビツトの代替グ
ループを規定する８個の４ビツトセグメントを供給し、
次いでこれらのセグメントは、ＰボツクスＳＯＯにおい
て、任意に決められた置換によつて線形変換される。
ス（＃０〜＃７）の機能テーブルの出力を示すもので、
各出力を表わす１０進数は、実際には４ビツトの２進パ
ターン（例えば１４→１１１０など）で出力される。８
個のＳボツクス５５０〜５６４は、３２ビツトの代替グ
ループを規定する８個の４ビツトセグメントを供給し、
次いでこれらのセグメントは、ＰボツクスＳＯＯにおい
て、任意に決められた置換によつて線形変換される。
Ｓボツクス５５０〜５６４で実行される非線形変換及び
Ｐボツクス６００で実行される線形変換の結果、メツセ
ージ・プロツクの第１半分の積プロツク暗号が生成され
る。下記の表１４は、Ｓボツクスの出力の線形置換の様
子を示したものである。第３ｈ，３ｉ及び３ｊ図に示さ
れるように、別の８個のモジユロ２加算器６５、０，６
５２，６５４，６５６，６５８，６６０，６６２及び６
６４は、各々４個の排他的オア回路ＸＯＲで構成される
。
Ｐボツクス６００で実行される線形変換の結果、メツセ
ージ・プロツクの第１半分の積プロツク暗号が生成され
る。下記の表１４は、Ｓボツクスの出力の線形置換の様
子を示したものである。第３ｈ，３ｉ及び３ｊ図に示さ
れるように、別の８個のモジユロ２加算器６５、０，６
５２，６５４，６５６，６５８，６６０，６６２及び６
６４は、各々４個の排他的オア回路ＸＯＲで構成される
。
ＬＤＲ２５Ｏに保持されているメツセージ・プロツクの
第２半分（３２データ・ビツトより成り、６個の４ビツ
トデータ・セグメントと考えられる）は、メツセージ・
プロツクの第１半分の積プロツク暗号を表わす置換され
た３２ビツトのグループと共に、これらのモジユロ２加
算器６５０〜６６４の入カへ印加される。モジユロ２加
算器６５０〜６６４は、これらの入力から、メツセージ
・プロツクの変更された第２半分を表わす新しＧ）３２
ビツトのグループを構成する８個の４ビツト０セグメン
トを生成し、次いでこの新しい３２ビツトのグループは
、母線を介して第３ａ図のＵＤＲ２ＯＯへ転送される。
再び第３ａ図及び第７ａ図を参照するに、サイクル１０
の前半において、ＵＤＲ２ＯＯのすべてのラツチに接続
されているＬＢ線及びＬＤＲ線へ信号が印加され、これ
によりメツセージ・プロツクの変更された第２半分を表
わす３２ビツトのグループがＵＤＲ２ＯＯへロードされ
る。
第２半分（３２データ・ビツトより成り、６個の４ビツ
トデータ・セグメントと考えられる）は、メツセージ・
プロツクの第１半分の積プロツク暗号を表わす置換され
た３２ビツトのグループと共に、これらのモジユロ２加
算器６５０〜６６４の入カへ印加される。モジユロ２加
算器６５０〜６６４は、これらの入力から、メツセージ
・プロツクの変更された第２半分を表わす新しＧ）３２
ビツトのグループを構成する８個の４ビツト０セグメン
トを生成し、次いでこの新しい３２ビツトのグループは
、母線を介して第３ａ図のＵＤＲ２ＯＯへ転送される。
再び第３ａ図及び第７ａ図を参照するに、サイクル１０
の前半において、ＵＤＲ２ＯＯのすべてのラツチに接続
されているＬＢ線及びＬＤＲ線へ信号が印加され、これ
によりメツセージ・プロツクの変更された第２半分を表
わす３２ビツトのグループがＵＤＲ２ＯＯへロードされ
る。
これと同時に、ＬＢ線及びＬＤＲ線上の信号は、ＬＤＲ
２５Ｏのすべてのラツチへも印加され、この結果、ＵＤ
Ｒ２ＯＯに記憶されていたメツセージ・プロツクの第１
半分がＬＤＲ２５Ｏのラツチへ転送されて、そこに言？
される。メ゛ンセージ・プロ゛ンクの第１半分及び変更
された第２半分のこのような互換は、暗号化プロセスの
次の繰返し操作を実行するための準備であり、これで、
サイクル８における暗号キーの事前シフト後に開始され
た最初の繰返し操作が完了したことになる。２回目の繰
返し操作は、サイクル１０，１１及び１２で実行され、
サイクル１０におけるシフト動作から開始される。
２５Ｏのすべてのラツチへも印加され、この結果、ＵＤ
Ｒ２ＯＯに記憶されていたメツセージ・プロツクの第１
半分がＬＤＲ２５Ｏのラツチへ転送されて、そこに言？
される。メ゛ンセージ・プロ゛ンクの第１半分及び変更
された第２半分のこのような互換は、暗号化プロセスの
次の繰返し操作を実行するための準備であり、これで、
サイクル８における暗号キーの事前シフト後に開始され
た最初の繰返し操作が完了したことになる。２回目の繰
返し操作は、サイクル１０，１１及び１２で実行され、
サイクル１０におけるシフト動作から開始される。
最初のサイクル１０の間に、ＳＬ線及びＬＤＫ線を介し
てＵＫＲ３５Ｏ及びＬＫＲ４ＯＯのすべての段へ印加さ
れる第２信号により、暗号キーが更に１ビツト位置だけ
シフト・アツプされる。これは、暗号化プロセスの２回
目の繰返し操作に対する第２組の暗号キー・ビツトを与
えるものである。サイクル１１においては、ＵＤＲ２Ｏ
Ｏに記憶されているメツセージ・プロツクの変更された
第２半分が、土述と同様な積ブロツク暗号処理操作で使
用され、次にその結果がモジユロ２加算器６５０〜６６
４で使用されて、ＬＤＲ２５Ｏに記憶されているメツセ
ージ・プロツクの第１半分が変更される。サイクル１２
においては、ＵＣＲ２ＯＯのすべてのラツチに接続され
ているＬＢ線及びＬＤＲ線への第２信号の印加により、
メツセージ・プロツクの変更された第１半分を表わす新
しい３２ビツトのグループがＵＤＲ２ＯＯに記憶される
。
てＵＫＲ３５Ｏ及びＬＫＲ４ＯＯのすべての段へ印加さ
れる第２信号により、暗号キーが更に１ビツト位置だけ
シフト・アツプされる。これは、暗号化プロセスの２回
目の繰返し操作に対する第２組の暗号キー・ビツトを与
えるものである。サイクル１１においては、ＵＤＲ２Ｏ
Ｏに記憶されているメツセージ・プロツクの変更された
第２半分が、土述と同様な積ブロツク暗号処理操作で使
用され、次にその結果がモジユロ２加算器６５０〜６６
４で使用されて、ＬＤＲ２５Ｏに記憶されているメツセ
ージ・プロツクの第１半分が変更される。サイクル１２
においては、ＵＣＲ２ＯＯのすべてのラツチに接続され
ているＬＢ線及びＬＤＲ線への第２信号の印加により、
メツセージ・プロツクの変更された第１半分を表わす新
しい３２ビツトのグループがＵＤＲ２ＯＯに記憶される
。
これと同時に、ＬＢ線及びＬＤＲ線上の第２信号は、Ｌ
ＤＲ２５Ｏのすべてのラツチへも印加され、これにより
ＵＤＲ２ＯＯに記憶されていたメツセージ・プロツクの
変更された第２半分がＬＤＲ２５Ｏへ転送されて、そこ
に記憶される。この互換操作は，暗号化プロセスの次の
繰返しを実行するための準備であり、これで暗号化プロ
セスの２回目の繰返し操作が完了される。前記の表５の
暗号キー・シフト計画に示されるように、暗号化プロセ
スの３回目の繰返し操作（サイクル１１，１２，１３及
び１４で実行される）においては、暗号キーは２ビツト
位置だけシフトされねばならない。
ＤＲ２５Ｏのすべてのラツチへも印加され、これにより
ＵＤＲ２ＯＯに記憶されていたメツセージ・プロツクの
変更された第２半分がＬＤＲ２５Ｏへ転送されて、そこ
に記憶される。この互換操作は，暗号化プロセスの次の
繰返しを実行するための準備であり、これで暗号化プロ
セスの２回目の繰返し操作が完了される。前記の表５の
暗号キー・シフト計画に示されるように、暗号化プロセ
スの３回目の繰返し操作（サイクル１１，１２，１３及
び１４で実行される）においては、暗号キーは２ビツト
位置だけシフトされねばならない。
従つて、サイクル１１の間にＳＬ線及びＬＤＫ線へ第３
信号を印加することにより、暗号キーの２回のシフトの
うちの最初のシフトが行なわれる。３回目の繰返し操作
を実行するためのこの最初のシフト動作は、暗号装置内
の分解時間の故に、ＳＬ線への第２信号の印加によつて
開始された２回目の繰返し操作に対して影響を及ぼさな
い。
信号を印加することにより、暗号キーの２回のシフトの
うちの最初のシフトが行なわれる。３回目の繰返し操作
を実行するためのこの最初のシフト動作は、暗号装置内
の分解時間の故に、ＳＬ線への第２信号の印加によつて
開始された２回目の繰返し操作に対して影響を及ぼさな
い。
暗号キーは、サイクル１２の間にＳＬ線及びＬＤＫ線へ
印加される第４信号によつて、更に１ビツト位置だけシ
フト・アツプされる。このように、暗号キーは、３回目
の繰返し操作の間にＳＬ線及びＬＤＫ線へ印加される第
３信号及び第Ａ信号により、２ビツト位置だけシフト・
アツプされる。暗号化プロセスにおける後続の繰返し操
作も、同様にしてまた暗号キーのシフト計画に従つて実
行される。
印加される第４信号によつて、更に１ビツト位置だけシ
フト・アツプされる。このように、暗号キーは、３回目
の繰返し操作の間にＳＬ線及びＬＤＫ線へ印加される第
３信号及び第Ａ信号により、２ビツト位置だけシフト・
アツプされる。暗号化プロセスにおける後続の繰返し操
作も、同様にしてまた暗号キーのシフト計画に従つて実
行される。
最後の繰返し操作を除く残りの各繰返し操作においては
、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶されている暗号
キー・ビツトは、所定のシフト計画に従つてシフトされ
、ＬＤＲ２５Ｏに記憶されているメツセージ・プロツク
の変更された半分は、ＵＤＲ２ＯＯに記憶されているメ
ツセージ・プロツクの以前に変更された半分の積プロツ
ク暗号に従つて再変更され、そしてモジユロ２加算器６
５０〜６６４からのこの再変更された半分は、メツセー
ジ・プロツクの以前に変更された半分に代つてＵＤＲ２
ＯＯへロードされ、これと同時に、ＵＤＲ２ＯＯに記憶
されていたこの以前に変更された半分は、ＬＤＲ２５Ｏ
へ転送されて、その前の内容に代つてそこに記憶される
。サイクル３８及び３９で実行される暗号化プロセスの
最後の繰返し操作においては、ＵＫＲ３５Ｏ及びＬＫＲ
４ＯＯに記憶されている暗号キー・ビツトは、所定のシ
フト計画に従つて最終シフトされ、そしてＬＤＲ２５Ｏ
に記憶されているメツセージ・プロツクの変更された半
分に対する最後の再変更が、ＵＤＲ２ＯＯに記憶されて
いるメツセージ・プロツクの以前に変更された半分の積
プロツク暗号に従つて実行される。
、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯに記憶されている暗号
キー・ビツトは、所定のシフト計画に従つてシフトされ
、ＬＤＲ２５Ｏに記憶されているメツセージ・プロツク
の変更された半分は、ＵＤＲ２ＯＯに記憶されているメ
ツセージ・プロツクの以前に変更された半分の積プロツ
ク暗号に従つて再変更され、そしてモジユロ２加算器６
５０〜６６４からのこの再変更された半分は、メツセー
ジ・プロツクの以前に変更された半分に代つてＵＤＲ２
ＯＯへロードされ、これと同時に、ＵＤＲ２ＯＯに記憶
されていたこの以前に変更された半分は、ＬＤＲ２５Ｏ
へ転送されて、その前の内容に代つてそこに記憶される
。サイクル３８及び３９で実行される暗号化プロセスの
最後の繰返し操作においては、ＵＫＲ３５Ｏ及びＬＫＲ
４ＯＯに記憶されている暗号キー・ビツトは、所定のシ
フト計画に従つて最終シフトされ、そしてＬＤＲ２５Ｏ
に記憶されているメツセージ・プロツクの変更された半
分に対する最後の再変更が、ＵＤＲ２ＯＯに記憶されて
いるメツセージ・プロツクの以前に変更された半分の積
プロツク暗号に従つて実行される。
しかしながら、サイクル３９以降は、ＬＢ線上に信号が
存在しないので、モジユロ２加算器６５０〜６６４から
の再変更された半分及びＵＤＲ２ＯＯに記憶されている
以前に変更された半分は互換されず、これらは元のメツ
セージ・プロツクの被暗号化プロツクを構成する。かく
して、６４ビツトの被暗号化メツセージ・プロツクを表
わすＵＤＲ２ＯＯからの３２ビツトの出力及びモジユロ
２加算器６５０〜６６４からの３２ビツトの出力は、対
応するＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへ各々印加される
。第３ｈ，３１及び３ｊ図に示されるように、ＵＯＢ７
ＯＯは４個の８段シフト・レジスタ０Ｕ０Ｂ，１Ｕ０Ｂ
，２Ｕ０Ｂ及び３Ｕ０Ｂで構成され、同様に、ＬＯＢ７
５Ｏも４個の８段シフト・レジスタ０Ｌ０Ｂ，１Ｌ０Ｂ
，２Ｌ０Ｂ及び３Ｌ０Ｂで構成される。図面には、最初
のシフト・レジスタ０Ｕ０Ｂの第１段（ラツチ７０２）
、第２段（ラツチ７０４）及び最終段（ラツチ７１６）
のみが詳細に示されているが、残りの段及び他のシフト
・レジスタもこれと同じ構成である。次に、第７ｂ図を
も参照して、これらのシフトレジスタの動作について説
明する。
存在しないので、モジユロ２加算器６５０〜６６４から
の再変更された半分及びＵＤＲ２ＯＯに記憶されている
以前に変更された半分は互換されず、これらは元のメツ
セージ・プロツクの被暗号化プロツクを構成する。かく
して、６４ビツトの被暗号化メツセージ・プロツクを表
わすＵＤＲ２ＯＯからの３２ビツトの出力及びモジユロ
２加算器６５０〜６６４からの３２ビツトの出力は、対
応するＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへ各々印加される
。第３ｈ，３１及び３ｊ図に示されるように、ＵＯＢ７
ＯＯは４個の８段シフト・レジスタ０Ｕ０Ｂ，１Ｕ０Ｂ
，２Ｕ０Ｂ及び３Ｕ０Ｂで構成され、同様に、ＬＯＢ７
５Ｏも４個の８段シフト・レジスタ０Ｌ０Ｂ，１Ｌ０Ｂ
，２Ｌ０Ｂ及び３Ｌ０Ｂで構成される。図面には、最初
のシフト・レジスタ０Ｕ０Ｂの第１段（ラツチ７０２）
、第２段（ラツチ７０４）及び最終段（ラツチ７１６）
のみが詳細に示されているが、残りの段及び他のシフト
・レジスタもこれと同じ構成である。次に、第７ｂ図を
も参照して、これらのシフトレジスタの動作について説
明する。
まずサイクル４０において、ＵＯＢ７ＯＯ及びＬＯＢ７
５Ｏの各シフト・レジスタのすべてのラツチに接続され
ているＬＤＯＢ線及びＬＤＯＤ線へ信号が印加され、こ
れによりＵＤＲ２ＯＯからＵＯＢ７ＯＯへの３２ビツト
出力の並列転送及びモジユロ２加算器６５０〜６６４か
らＬＯＢ７５Ｏへの３２ビツト出力の並列転送が同時に
行なわれる。ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへロードさ
れた６４ビツトの被暗号化プロツクは、そこで一時に８
ビツト・バイトずつ並列一直列変換を受け、各シフトレ
ジスタの最終段のビツト内容が、１つの８ビツト・バイ
トとしてＰボツクス８００へ印加される。
５Ｏの各シフト・レジスタのすべてのラツチに接続され
ているＬＤＯＢ線及びＬＤＯＤ線へ信号が印加され、こ
れによりＵＤＲ２ＯＯからＵＯＢ７ＯＯへの３２ビツト
出力の並列転送及びモジユロ２加算器６５０〜６６４か
らＬＯＢ７５Ｏへの３２ビツト出力の並列転送が同時に
行なわれる。ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへロードさ
れた６４ビツトの被暗号化プロツクは、そこで一時に８
ビツト・バイトずつ並列一直列変換を受け、各シフトレ
ジスタの最終段のビツト内容が、１つの８ビツト・バイ
トとしてＰボツクス８００へ印加される。
Ｐボツクス８００では、暗号化されたデータ・ビツトを
データ・バス・アウトの適切なビツト線へ接続するため
に、各８ビツト・バイトに対する最終の線形置換が行な
われる。ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏにおける並列一
直列変換は、８個の各シスト・レジスタ０Ｕ０Ｂ〜３Ｌ
０Ｂの第２段から第８段までに、ＤＯＢ線及びＬＤＯＢ
線を介しで信号を印加することによつて実行され、かく
して、サイクル４１〜４７の間に、各シフト・レジスタ
にあるデータ・ビツトが１ビツト位置ずつシフトダウン
される。各々の最終段からのビツトで構成された８ビツ
ト・バイトは、上述のようにＰボツクス８００で置換さ
れた後、データ・バス・アウトへ出力される。サイクル
４８において、６４ビツトの暗号化されたプロツクの最
後のバイトが転送され、これで暗号化プロセスが完了す
る。第７ａ及び７ｂ図には、次のメツセージ・プロツク
を暗号化するためのサイクルは示されていないが、暗号
化されるべきメツセージ・プロツクがあと幾つあつても
、上と同じような方式で暗号化することができる。
データ・バス・アウトの適切なビツト線へ接続するため
に、各８ビツト・バイトに対する最終の線形置換が行な
われる。ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏにおける並列一
直列変換は、８個の各シスト・レジスタ０Ｕ０Ｂ〜３Ｌ
０Ｂの第２段から第８段までに、ＤＯＢ線及びＬＤＯＢ
線を介しで信号を印加することによつて実行され、かく
して、サイクル４１〜４７の間に、各シフト・レジスタ
にあるデータ・ビツトが１ビツト位置ずつシフトダウン
される。各々の最終段からのビツトで構成された８ビツ
ト・バイトは、上述のようにＰボツクス８００で置換さ
れた後、データ・バス・アウトへ出力される。サイクル
４８において、６４ビツトの暗号化されたプロツクの最
後のバイトが転送され、これで暗号化プロセスが完了す
る。第７ａ及び７ｂ図には、次のメツセージ・プロツク
を暗号化するためのサイクルは示されていないが、暗号
化されるべきメツセージ・プロツクがあと幾つあつても
、上と同じような方式で暗号化することができる。
従つて、データの最初のメツセージ・プロツクが暗号化
されている間に、もし次のメツセージ・プロツクが暗号
装置に受取られると、このメツセージ・プロツクはＵＩ
ＢｌＯＯ及びＬＩＢｌ５Ｏにロードされる。サイクル３
９が終つて、最初の暗号化プロセスの最後の繰返し操作
が完了すると、暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４Ｏ
Ｏ内で完全に１回転されて、元の形に戻され、従つてデ
ータの次のメツセージ・プロツクの暗号化を制御する準
備ができている。最初の暗号化プロセスのサイクル４０
において、暗号化された最初のメツセージ・プロツクが
ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへ転送されている間に、
第７ｂ図に破線で示されるように、ＩＢＴ線及びＬＤＲ
線へ信号を印加することにより、次のメツセージ・プロ
ツクをＵＤＲ２ＯＯ及びＬＤＲ２５Ｏへ転送することが
でき、そして次の暗号化プロセスは、最初のメツセージ
・プロツクがＵＯＢ７ＯＯ及びＬＯＢ７５ＯからＰボツ
クス８００を介してデータ・バス・アウトへ転送されて
いる間に、閑始され得る。もし暗号装置に対するメツセ
ージ・プロツクの転送率が高くなり過ぎて、前のメツセ
ージ・プロツクが入カバツフアからデータ・レジスタへ
転送されてしまう前に次のメツセージ・プロツタが受信
されるような状態が生じ得るならば、このような状態を
知らぜる（例えば、使用中信号を出す）ことのできる回
路を設けなければならない。これは、後続のデータ・メ
ツセージ・プロツクが暗号装置の動作速度において、同
期的に伝送されるのを可能にする。解読プロセス 本発明に従う暗号装置において、６４ビツトの暗号化さ
れたデータ・メツセージ・プロツクを解読するための解
読プロセスは、暗号化プロセスで使用されたのと同じ暗
号キーの制御のもとに、同様な１６回の繰返し操作を実
行することによつて達成される。
されている間に、もし次のメツセージ・プロツクが暗号
装置に受取られると、このメツセージ・プロツクはＵＩ
ＢｌＯＯ及びＬＩＢｌ５Ｏにロードされる。サイクル３
９が終つて、最初の暗号化プロセスの最後の繰返し操作
が完了すると、暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４Ｏ
Ｏ内で完全に１回転されて、元の形に戻され、従つてデ
ータの次のメツセージ・プロツクの暗号化を制御する準
備ができている。最初の暗号化プロセスのサイクル４０
において、暗号化された最初のメツセージ・プロツクが
ＵＯＢ７ＯＯ及びＬＯＢ７５Ｏへ転送されている間に、
第７ｂ図に破線で示されるように、ＩＢＴ線及びＬＤＲ
線へ信号を印加することにより、次のメツセージ・プロ
ツクをＵＤＲ２ＯＯ及びＬＤＲ２５Ｏへ転送することが
でき、そして次の暗号化プロセスは、最初のメツセージ
・プロツクがＵＯＢ７ＯＯ及びＬＯＢ７５ＯからＰボツ
クス８００を介してデータ・バス・アウトへ転送されて
いる間に、閑始され得る。もし暗号装置に対するメツセ
ージ・プロツクの転送率が高くなり過ぎて、前のメツセ
ージ・プロツクが入カバツフアからデータ・レジスタへ
転送されてしまう前に次のメツセージ・プロツタが受信
されるような状態が生じ得るならば、このような状態を
知らぜる（例えば、使用中信号を出す）ことのできる回
路を設けなければならない。これは、後続のデータ・メ
ツセージ・プロツクが暗号装置の動作速度において、同
期的に伝送されるのを可能にする。解読プロセス 本発明に従う暗号装置において、６４ビツトの暗号化さ
れたデータ・メツセージ・プロツクを解読するための解
読プロセスは、暗号化プロセスで使用されたのと同じ暗
号キーの制御のもとに、同様な１６回の繰返し操作を実
行することによつて達成される。
しかしながら、解読プロセスにおいては、暗号キーは、
暗号化プロセスの場合のように、最初の繰返し操作前に
事前シフトされるのではなく、最後の繰返し操作後に事
後シフトされる。更に、暗号キーは、前記の表５に示さ
れるシフト計画に従つて、暗号化プロセスの時とは反対
の方向にシフトされる。これは、暗号化プロセスにおい
て実行されたすべての繰返しを元に戻して、元のメツセ
ージ・プロツクと同一の６４ビツトのメツセージ・プロ
ツクを再生するように、解読繰返し操作時における暗号
キー・ビツトの適切な整列を確実に行なわせるものであ
る。第３ａ〜３ｂ図及び第７ａ図を参照するに、前と同
じようにサイクル０〜７において、暗号化されたデータ
・メツセージ・プロツクはデータ・バス・インを介して
受信された後、ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへバツフ
アされ、そして暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４Ｏ
Ｏへロードされる。
暗号化プロセスの場合のように、最初の繰返し操作前に
事前シフトされるのではなく、最後の繰返し操作後に事
後シフトされる。更に、暗号キーは、前記の表５に示さ
れるシフト計画に従つて、暗号化プロセスの時とは反対
の方向にシフトされる。これは、暗号化プロセスにおい
て実行されたすべての繰返しを元に戻して、元のメツセ
ージ・プロツクと同一の６４ビツトのメツセージ・プロ
ツクを再生するように、解読繰返し操作時における暗号
キー・ビツトの適切な整列を確実に行なわせるものであ
る。第３ａ〜３ｂ図及び第７ａ図を参照するに、前と同
じようにサイクル０〜７において、暗号化されたデータ
・メツセージ・プロツクはデータ・バス・インを介して
受信された後、ＵＩＢｌＯＯ及びＬＩＢｌ５Ｏへバツフ
アされ、そして暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４Ｏ
Ｏへロードされる。
続くサイクル８では、暗号化されたメツセージ・プロツ
クがＵＩＢｌＯＯからＵＤＲ２ＯＯへ及びＬＩＢｌ５Ｏ
からＬＤＲ２５Ｏへ各々並列に転送される。暗号化プロ
セスの時と同様に、サイクル９において、ＵＤＲ２ＯＯ
に記憶されている暗号化されたメツセージ・プロツクの
第１半分が、置換された１組の暗号キー・ビツトと共に
積プロツク暗号処理装置で使用され、その結果はモジユ
ロ２加算器６５０〜６６４へ送られて、ＬＤＲ２５Ｏに
記憶されているメツセージ・プロツクの第２半分を変更
するのに使用される。次のサイクル１０では、ＬＢ線へ
印加される第１信号及びＬＤＲ線へ印加される信号によ
り、暗号化されたメツセージ・プロツクの変更された第
２半分が、このメツセージ・プロツクの第１半分に代つ
てＵＤＲ２ＯＯへ置かれ、これと同時に、ＵＤＲ２ＯＯ
に記憶されていた第１半分は、暗号化されたメツセージ
・プロツクの第２半分に代つてＬＤＲ２５Ｏへ置かれる
。これで、解読プロセスの次の繰返し操作に対する準備
ができたことになる。解読プロセスの２回目の繰返し操
作は、サイクル１０，１１及び１２で実行され、サイク
ル１０の間に暗号キー・ビツトを１ビツト位置だけシフ
トダウンすることによつて開始される。
クがＵＩＢｌＯＯからＵＤＲ２ＯＯへ及びＬＩＢｌ５Ｏ
からＬＤＲ２５Ｏへ各々並列に転送される。暗号化プロ
セスの時と同様に、サイクル９において、ＵＤＲ２ＯＯ
に記憶されている暗号化されたメツセージ・プロツクの
第１半分が、置換された１組の暗号キー・ビツトと共に
積プロツク暗号処理装置で使用され、その結果はモジユ
ロ２加算器６５０〜６６４へ送られて、ＬＤＲ２５Ｏに
記憶されているメツセージ・プロツクの第２半分を変更
するのに使用される。次のサイクル１０では、ＬＢ線へ
印加される第１信号及びＬＤＲ線へ印加される信号によ
り、暗号化されたメツセージ・プロツクの変更された第
２半分が、このメツセージ・プロツクの第１半分に代つ
てＵＤＲ２ＯＯへ置かれ、これと同時に、ＵＤＲ２ＯＯ
に記憶されていた第１半分は、暗号化されたメツセージ
・プロツクの第２半分に代つてＬＤＲ２５Ｏへ置かれる
。これで、解読プロセスの次の繰返し操作に対する準備
ができたことになる。解読プロセスの２回目の繰返し操
作は、サイクル１０，１１及び１２で実行され、サイク
ル１０の間に暗号キー・ビツトを１ビツト位置だけシフ
トダウンすることによつて開始される。
暗号キー・ビツトのシフト・ダウンは、ＳＲＲ線を介し
てＵＫＲ３５Ｏ及びＬＫＲの第１段へ印加される第１信
号、ＳＲ線を介して残りの段へ印加される第１号信号、
並びにＬＤＫ線を介してすべての段へ印加される信号の
制御のもとに行なわれる。ＳＲＲ線上の第１信号は、Ｌ
ＤＫ線上の信号と協働して、ＵＫＲ３５Ｏ及びＬＫＲ４
ＯＯの各々の最終段のビツト内容を各々の第１段へ転送
させ、一方ＳＲ線上の第１信号は、ＬＤＫ線上の信号と
協働して、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの各段のビツ
ト内容を後続の段へ転送させる。これにより、暗号キー
全体の１ビツト位置のシフト・ダウンが完了され、解読
プロセスの２回目の繰返し操作のための新しい暗号キー
・ビツトの組が得られる。この２回目の繰返し操作は、
暗号化プロセスのところで説明したのと同じようにして
、サイクル１２で完了される。前記の表５に示されるよ
うに、解読プロセスの・３回目の繰返し操作の開始時に
は、暗号キーは２ビツト位置だけシフトされていなけれ
ばならない。
てＵＫＲ３５Ｏ及びＬＫＲの第１段へ印加される第１信
号、ＳＲ線を介して残りの段へ印加される第１号信号、
並びにＬＤＫ線を介してすべての段へ印加される信号の
制御のもとに行なわれる。ＳＲＲ線上の第１信号は、Ｌ
ＤＫ線上の信号と協働して、ＵＫＲ３５Ｏ及びＬＫＲ４
ＯＯの各々の最終段のビツト内容を各々の第１段へ転送
させ、一方ＳＲ線上の第１信号は、ＬＤＫ線上の信号と
協働して、ＵＫＲ３５Ｏ及びＬＫＲ４ＯＯの各段のビツ
ト内容を後続の段へ転送させる。これにより、暗号キー
全体の１ビツト位置のシフト・ダウンが完了され、解読
プロセスの２回目の繰返し操作のための新しい暗号キー
・ビツトの組が得られる。この２回目の繰返し操作は、
暗号化プロセスのところで説明したのと同じようにして
、サイクル１２で完了される。前記の表５に示されるよ
うに、解読プロセスの・３回目の繰返し操作の開始時に
は、暗号キーは２ビツト位置だけシフトされていなけれ
ばならない。
従つて、サイクル１１の間に、ＳＲＲ線及びＳＲ線へ第
２信号を印加し且つＬＤＫ線へ信号を印加することによ
つて、暗号キーの１回目のシフト動″作が行なわれ、こ
れにより暗号キーは１ビツト位置だけシフト・ダウンさ
れる。暗号キーの２回目のシフトは、サイクル１２にお
いて、ＳＲＲ線及びＳＲ線へ第３信号を印加し且つＬＤ
Ｋ線へ信号ｑ電ナを印加することにより行なわれる。
２信号を印加し且つＬＤＫ線へ信号を印加することによ
つて、暗号キーの１回目のシフト動″作が行なわれ、こ
れにより暗号キーは１ビツト位置だけシフト・ダウンさ
れる。暗号キーの２回目のシフトは、サイクル１２にお
いて、ＳＲＲ線及びＳＲ線へ第３信号を印加し且つＬＤ
Ｋ線へ信号ｑ電ナを印加することにより行なわれる。
同様にして、また所定のシフト計画に従つて、解読プロ
セスの後続の繰返し操作が実行され、サイクル４０で最
初のプロセスが完了する。ただし、暗号化プロセスのと
ころでも説明したように、１６回目の繰返しにおいては
、ＬＢ線へ信号が印加されないので、メツセージ・プロ
ツクの第１半分及び第２半分の互換は行なわれない。次
のメツセージ・プロツクの解読に対する準備のため、サ
イクル４０の間に、暗号キーの事後シフトが実行され、
これにより暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４ＯＯ内
で完全に１回転されて、元の形に戻される。次いで、サ
イクル４０〜４８の間に、解読されたデータ・メツセー
ジ・プロツクは、ＵＤＲ２ＯＯ及びモジユロ２加算器６
５０〜６６４の出力からＵＯＢ７ＯＯ及びＬＯＢ７５Ｏ
へ各々並列に転送された後、Ｐボツクス８００を介して
一時に８ビツト・バイトずつデータ・バス・アウトの方
へ転送される。６４ビツトの解読されたデータ・メツセ
ージ・プロツクの最後のバイトは、サイクル４８で出力
され、かくして解読プロセスが完了する。
セスの後続の繰返し操作が実行され、サイクル４０で最
初のプロセスが完了する。ただし、暗号化プロセスのと
ころでも説明したように、１６回目の繰返しにおいては
、ＬＢ線へ信号が印加されないので、メツセージ・プロ
ツクの第１半分及び第２半分の互換は行なわれない。次
のメツセージ・プロツクの解読に対する準備のため、サ
イクル４０の間に、暗号キーの事後シフトが実行され、
これにより暗号キーはＵＫＲ３５Ｏ及びＬＫＲ４ＯＯ内
で完全に１回転されて、元の形に戻される。次いで、サ
イクル４０〜４８の間に、解読されたデータ・メツセー
ジ・プロツクは、ＵＤＲ２ＯＯ及びモジユロ２加算器６
５０〜６６４の出力からＵＯＢ７ＯＯ及びＬＯＢ７５Ｏ
へ各々並列に転送された後、Ｐボツクス８００を介して
一時に８ビツト・バイトずつデータ・バス・アウトの方
へ転送される。６４ビツトの解読されたデータ・メツセ
ージ・プロツクの最後のバイトは、サイクル４８で出力
され、かくして解読プロセスが完了する。
暗号化プロセスの時と同様、第７ａ及び第７ｂには示さ
れていないが、後続の暗号化されたデータ・メツセージ
・プロツクも同じようにして解読することができる。暗
号化プロセスの間にモジユロ２加算器６５０〜６６４で
実行されたモジユロ２加算は、解読プロセスでのモジユ
ロ２加算によつて逆転されるよう自己逆転プロセス（Ｓ
ｅｌｆ−ＲｅｖｅｒｓｉｎｇｐｆＯｃｅ−Ｓｓ）である
ことに注意されたい。以上説明した本発明の実施例にお
いては、一連のモジユロ２加算器５００〜５１４が使用
されていたが、積プロツク暗号処理操作は、このような
モジユロ２且算器の使用だけに限定されるものではなく
、４８ビツトの出力を与おるものであれば、任意の型の
加算器又はこれらの加算器の組合わせを使用することが
できる。
れていないが、後続の暗号化されたデータ・メツセージ
・プロツクも同じようにして解読することができる。暗
号化プロセスの間にモジユロ２加算器６５０〜６６４で
実行されたモジユロ２加算は、解読プロセスでのモジユ
ロ２加算によつて逆転されるよう自己逆転プロセス（Ｓ
ｅｌｆ−ＲｅｖｅｒｓｉｎｇｐｆＯｃｅ−Ｓｓ）である
ことに注意されたい。以上説明した本発明の実施例にお
いては、一連のモジユロ２加算器５００〜５１４が使用
されていたが、積プロツク暗号処理操作は、このような
モジユロ２且算器の使用だけに限定されるものではなく
、４８ビツトの出力を与おるものであれば、任意の型の
加算器又はこれらの加算器の組合わせを使用することが
できる。
その場合、暗号化のときに加算（又は減算）が行なわれ
ると、解読のときには減算（又は加算）が行なわれる。
桁あふれは無視できる。よく知られているように、加算
器の一方の入力を選択的に補数化する手段を設けておけ
ば、同じ回路で加算及び減算を行なえる。更に、本発明
に従う暗号装置の構成は、データ・メツセージ・プロツ
ク及び暗号キーのビツト数に応じて数に応じて、容易に
変更され得るものであり、上述の６４ビツトの例に限定
されるものではない。また本発明に従う暗号装置は、暗
号化及び解読の一方のみを実行するだけでなく、単に動
作を逆にするだけで、両方のプロセスを同じ装置で実行
し得るものである。
ると、解読のときには減算（又は加算）が行なわれる。
桁あふれは無視できる。よく知られているように、加算
器の一方の入力を選択的に補数化する手段を設けておけ
ば、同じ回路で加算及び減算を行なえる。更に、本発明
に従う暗号装置の構成は、データ・メツセージ・プロツ
ク及び暗号キーのビツト数に応じて数に応じて、容易に
変更され得るものであり、上述の６４ビツトの例に限定
されるものではない。また本発明に従う暗号装置は、暗
号化及び解読の一方のみを実行するだけでなく、単に動
作を逆にするだけで、両方のプロセスを同じ装置で実行
し得るものである。
第１図はデータ処理環境における暗号装置の設置場所を
例示したプロツク図、第２図は本発明に従う暗号装置の
実施例を示したプロツク図、第３図は第３ａ乃至３ｊ図
のつながりを明らかにしたプロツク図、第３ａ乃至３ｊ
図は本発明に従う暗号装置の詳細なプロツク図、第４図
は本発明で使用されるラツチ回路の具体例を示した回路
図、第５図は第４図のラツチ回路の動作の様子を示した
タイミング図、第６図は本発明で使用されるＳボツクス
の詳細を示した回路図、第７図は第７ａ及び７ｅ図のつ
ながりを明らかにしたプロツク図、第７ａ及び７ｂ図は
暗号化及び解読プロセスのサイクルを示したタイミング
図、第８図は暗号化及び解読プロセスの繰返しの様子を
示したプロツク図である。 ５０・・・・・・Ｐボツタス、６０・・・・・・タイミ
ング、１００・・・・・・上部入カバツフア（ＵＩＢ）
、１５０・・・・・・下部入カバツフア（ＬＩＢ）、２
００・・・・・・上部データ・レズスタ（ＵＤＲ）、２
５０・・・・・・下部データ・レジスタ（ＬＤＲ）、３
００・・・・・・Ｐボツクス、３５０・・・・・・上部
キー・レジスタ（ＵＫＲ）、４００・・・・・・下部キ
ー・レジスタ（ＬＫＲ）、４５０・・・・・・Ｐボツク
ス、５００〜５１４・・・・・・モジユロ２加算器、５
５０〜５６４・・・・・・Ｓボツクス、６００・・・・
・・Ｐボツクス、６５０〜６６４・・・・・・モジユロ
２加算器、７００・・・・・・上部出力バツフア（ＵＯ
Ｂ）、７５０・・・・・・下部出力バツフア（ＬＯＢ）
、８００・・・・・・Ｐボツタス。
例示したプロツク図、第２図は本発明に従う暗号装置の
実施例を示したプロツク図、第３図は第３ａ乃至３ｊ図
のつながりを明らかにしたプロツク図、第３ａ乃至３ｊ
図は本発明に従う暗号装置の詳細なプロツク図、第４図
は本発明で使用されるラツチ回路の具体例を示した回路
図、第５図は第４図のラツチ回路の動作の様子を示した
タイミング図、第６図は本発明で使用されるＳボツクス
の詳細を示した回路図、第７図は第７ａ及び７ｅ図のつ
ながりを明らかにしたプロツク図、第７ａ及び７ｂ図は
暗号化及び解読プロセスのサイクルを示したタイミング
図、第８図は暗号化及び解読プロセスの繰返しの様子を
示したプロツク図である。 ５０・・・・・・Ｐボツタス、６０・・・・・・タイミ
ング、１００・・・・・・上部入カバツフア（ＵＩＢ）
、１５０・・・・・・下部入カバツフア（ＬＩＢ）、２
００・・・・・・上部データ・レズスタ（ＵＤＲ）、２
５０・・・・・・下部データ・レジスタ（ＬＤＲ）、３
００・・・・・・Ｐボツクス、３５０・・・・・・上部
キー・レジスタ（ＵＫＲ）、４００・・・・・・下部キ
ー・レジスタ（ＬＫＲ）、４５０・・・・・・Ｐボツク
ス、５００〜５１４・・・・・・モジユロ２加算器、５
５０〜５６４・・・・・・Ｓボツクス、６００・・・・
・・Ｐボツクス、６５０〜６６４・・・・・・モジユロ
２加算器、７００・・・・・・上部出力バツフア（ＵＯ
Ｂ）、７５０・・・・・・下部出力バツフア（ＬＯＢ）
、８００・・・・・・Ｐボツタス。
Claims (1)
- 【特許請求の範囲】 １ 一組の暗号キー・ビットの制御のもとに、所定数の
繰返し操作を実行することによつてデータ・ビットのメ
ッセージ・ブロックを暗号処理するための暗号装置にし
て、上記メッセージ・ブロックの第１半分を記憶するた
めの第１記憶手段と、上記メッセージ・ブロックの第２
半分を記憶するための第２記憶手段と、上記暗号キー・
ビットの組を記憶するための第３記憶手段を含む制御手
段と、上記第３記憶手段に接続され、上記一組の暗号キ
ー・ビットから置換された暗号キー・ビットの組を生成
するための置換手段と、上記第１記憶手段に接続され、
上記第１半分に含まれるデータ・ビットのうちの所定の
ものを二重にすることにより、上記置換手段からの置換
された暗号キー・ビットの数に等しいデータ・ビットを
有する拡張された第１半分を生成するための拡張手段と
、該拡張手段からの上記拡張された第１半分のデータ・
ビット及び上記置換手段からの置換された暗号キー・ビ
ットを受取つてそれらを所定の暗号関数に従つて組合わ
せることにより、上記第１半分の積ブロック暗号を生成
するための積ブロック暗号手段と、上記第２記憶手段及
び上記積ブロック暗号手段に接続され、上記積ブロック
暗号及び上記第２半分を論理的に組合わせることにより
、上記メッセージ・ブロックの変更された第２半分を表
わす一組のビットを生成するための変更手段と、次の繰
返し操作に備えるために、上記変更された第２半分を上
記変更手段から上記第１記憶手段へロードし、且つ上記
第１記憶手段に記憶されていた上記第１半分を上記第２
記憶手段へロードするための手段と、所定数の繰返し操
作の終了後に、上記第１記憶手段及び上記変更手段から
出力を取出すための手段とより成る暗号装置。 ２ 上記制御手段は後続の繰返し操作時に、上記一組の
暗号キー・ビットを所定のシフト計画に従つて所定の方
向にシフトさせることを特徴とする特許請求の範囲第１
項記載暗号装置。 ３ 上記一組の暗号キー・ビットは暗号化の時には一方
向にシフトされ、解読の時には反対方向にシフトされる
ことを特徴とする特許請求の範囲第２項記載の暗号装置
。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/552,685 US3958081A (en) | 1975-02-24 | 1975-02-24 | Block cipher system for data security |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51108702A JPS51108702A (ja) | 1976-09-27 |
| JPS5936463B2 true JPS5936463B2 (ja) | 1984-09-04 |
Family
ID=24206358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51016097A Expired JPS5936463B2 (ja) | 1975-02-24 | 1976-02-18 | 暗号装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3958081A (ja) |
| JP (1) | JPS5936463B2 (ja) |
| CA (1) | CA1048935A (ja) |
| GB (1) | GB1480859A (ja) |
| IT (1) | IT1055306B (ja) |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1097794A (en) * | 1975-08-08 | 1981-03-17 | Harold B. Shutterly | Secure television transmission system |
| US4074066A (en) * | 1976-04-26 | 1978-02-14 | International Business Machines Corporation | Message verification and transmission error detection by block chaining |
| GB1597218A (en) * | 1976-12-11 | 1981-09-03 | Nat Res Dev | Apparatus for electronic encypherment of digital data |
| DE2658065A1 (de) * | 1976-12-22 | 1978-07-06 | Ibm Deutschland | Maschinelles chiffrieren und dechiffrieren |
| US4316055A (en) * | 1976-12-30 | 1982-02-16 | International Business Machines Corporation | Stream/block cipher crytographic system |
| US4120030A (en) * | 1977-03-11 | 1978-10-10 | Kearney & Trecker Corporation | Computer software security system |
| US4278837A (en) * | 1977-10-31 | 1981-07-14 | Best Robert M | Crypto microprocessor for executing enciphered programs |
| US4168396A (en) * | 1977-10-31 | 1979-09-18 | Best Robert M | Microprocessor for executing enciphered programs |
| US4159468A (en) * | 1977-11-17 | 1979-06-26 | Burroughs Corporation | Communications line authentication device |
| US4386234A (en) * | 1977-12-05 | 1983-05-31 | International Business Machines Corp. | Cryptographic communication and file security using terminals |
| US4238854A (en) * | 1977-12-05 | 1980-12-09 | International Business Machines Corporation | Cryptographic file security for single domain networks |
| US4238853A (en) * | 1977-12-05 | 1980-12-09 | International Business Machines Corporation | Cryptographic communication security for single domain networks |
| US4408203A (en) * | 1978-01-09 | 1983-10-04 | Mastercard International, Inc. | Security system for electronic funds transfer system |
| US4259720A (en) * | 1978-01-09 | 1981-03-31 | Interbank Card Association | Security system for electronic funds transfer system |
| US4262329A (en) * | 1978-03-27 | 1981-04-14 | Computation Planning, Inc. | Security system for data processing |
| US4310720A (en) * | 1978-03-31 | 1982-01-12 | Pitney Bowes Inc. | Computer accessing system |
| US4218738A (en) * | 1978-05-05 | 1980-08-19 | International Business Machines Corporation | Method for authenticating the identity of a user of an information system |
| CA1147823A (en) * | 1978-07-24 | 1983-06-07 | Robert M. Best | Crypto microprocessor for executing enciphered programs |
| US4465901A (en) * | 1979-06-04 | 1984-08-14 | Best Robert M | Crypto microprocessor that executes enciphered programs |
| US4319079A (en) * | 1979-09-13 | 1982-03-09 | Best Robert M | Crypto microprocessor using block cipher |
| US4369332A (en) * | 1979-09-26 | 1983-01-18 | Burroughs Corporation | Key variable generator for an encryption/decryption device |
| US4369434A (en) * | 1979-12-20 | 1983-01-18 | Gretag Aktiengesellschaft | Enciphering/deciphering system |
| US4543646A (en) * | 1980-06-05 | 1985-09-24 | Western Digital Corporation | Chip topography for MOS Data Encryption Standard circuit |
| US4399323A (en) * | 1981-02-09 | 1983-08-16 | Bell Telephone Laboratories, Incorporated | Fast real-time public key cryptography |
| CA1176335A (en) * | 1981-06-05 | 1984-10-16 | Exide Electronics Corporation | Computer communications control |
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| US4484306A (en) * | 1982-03-22 | 1984-11-20 | Exide Electronics Corporation | Method and apparatus for controlling access in a data transmission system |
| US4649510A (en) * | 1982-04-30 | 1987-03-10 | Schmidt Walter E | Methods and apparatus for the protection and control of computer programs |
| US4558176A (en) * | 1982-09-20 | 1985-12-10 | Arnold Mark G | Computer systems to inhibit unauthorized copying, unauthorized usage, and automated cracking of protected software |
| US4550350A (en) * | 1983-07-19 | 1985-10-29 | Software Distribution Newtork, Inc. | Secure copy method and device for stored programs |
| US4621334A (en) * | 1983-08-26 | 1986-11-04 | Electronic Signature Lock Corporation | Personal identification apparatus |
| US4591660A (en) * | 1983-10-25 | 1986-05-27 | At&T Bell Laboratories | Common control audio decryptor |
| US4956808A (en) * | 1985-01-07 | 1990-09-11 | International Business Machines Corporation | Real time data transformation and transmission overlapping device |
| US4803725A (en) * | 1985-03-11 | 1989-02-07 | General Instrument Corp. | Cryptographic system using interchangeable key blocks and selectable key fragments |
| US4802217A (en) * | 1985-06-07 | 1989-01-31 | Siemens Corporate Research & Support, Inc. | Method and apparatus for securing access to a computer facility |
| JPS62169540A (ja) * | 1986-01-22 | 1987-07-25 | Nippon Hoso Kyokai <Nhk> | 信号スクランブル−デイスクランブル回路 |
| US5050213A (en) * | 1986-10-14 | 1991-09-17 | Electronic Publishing Resources, Inc. | Database usage metering and protection system and method |
| US5109413A (en) * | 1986-11-05 | 1992-04-28 | International Business Machines Corporation | Manipulating rights-to-execute in connection with a software copy protection mechanism |
| US4916738A (en) * | 1986-11-05 | 1990-04-10 | International Business Machines Corp. | Remote access terminal security |
| US4891781A (en) * | 1987-03-04 | 1990-01-02 | Cylink Corporation | Modulo arithmetic processor chip |
| US4935961A (en) * | 1988-07-27 | 1990-06-19 | Gargiulo Joseph L | Method and apparatus for the generation and synchronization of cryptographic keys |
| US5003596A (en) * | 1989-08-17 | 1991-03-26 | Cryptech, Inc. | Method of cryptographically transforming electronic digital data from one form to another |
| US5003597A (en) * | 1989-12-21 | 1991-03-26 | Xerox Corporation | Method and apparatus for data encryption |
| US5210710A (en) * | 1990-10-17 | 1993-05-11 | Cylink Corporation | Modulo arithmetic processor chip |
| US5317638A (en) * | 1992-07-17 | 1994-05-31 | International Business Machines Corporation | Performance enhancement for ANSI X3.92 data encryption algorithm standard |
| US5323464A (en) * | 1992-10-16 | 1994-06-21 | International Business Machines Corporation | Commercial data masking |
| JPH0812537B2 (ja) * | 1993-03-11 | 1996-02-07 | 日本電気株式会社 | 暗号化装置 |
| US5546461A (en) * | 1993-04-09 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Scramble system for use in digital video signal recording and reproducing system or transmission and receiving system, comprising scramble apparatus and descramble apparatus |
| FR2723223B1 (fr) * | 1994-07-29 | 1996-08-30 | Sgs Thomson Microelectronics | Procede de brouillage numerique et application a un circuit programmable |
| US5673319A (en) * | 1995-02-06 | 1997-09-30 | International Business Machines Corporation | Block cipher mode of operation for secure, length-preserving encryption |
| US7143290B1 (en) * | 1995-02-13 | 2006-11-28 | Intertrust Technologies Corporation | Trusted and secure techniques, systems and methods for item delivery and execution |
| US7133846B1 (en) | 1995-02-13 | 2006-11-07 | Intertrust Technologies Corp. | Digital certificate support system, methods and techniques for secure electronic commerce transaction and rights management |
| US7095854B1 (en) | 1995-02-13 | 2006-08-22 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US7165174B1 (en) | 1995-02-13 | 2007-01-16 | Intertrust Technologies Corp. | Trusted infrastructure support systems, methods and techniques for secure electronic commerce transaction and rights management |
| DE69638018D1 (de) | 1995-02-13 | 2009-10-15 | Intertrust Tech Corp | Systeme und Verfahren zur Verwaltung von gesicherten Transaktionen und zum Schutz von elektronischen Rechten |
| US6157721A (en) | 1996-08-12 | 2000-12-05 | Intertrust Technologies Corp. | Systems and methods using cryptography to protect secure computing environments |
| US6658568B1 (en) | 1995-02-13 | 2003-12-02 | Intertrust Technologies Corporation | Trusted infrastructure support system, methods and techniques for secure electronic commerce transaction and rights management |
| US7124302B2 (en) | 1995-02-13 | 2006-10-17 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US7069451B1 (en) | 1995-02-13 | 2006-06-27 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US6948070B1 (en) | 1995-02-13 | 2005-09-20 | Intertrust Technologies Corporation | Systems and methods for secure transaction management and electronic rights protection |
| US5892900A (en) * | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US7133845B1 (en) | 1995-02-13 | 2006-11-07 | Intertrust Technologies Corp. | System and methods for secure transaction management and electronic rights protection |
| US5943422A (en) * | 1996-08-12 | 1999-08-24 | Intertrust Technologies Corp. | Steganographic techniques for securely delivering electronic digital rights management control information over insecure communication channels |
| KR0153758B1 (ko) * | 1995-12-26 | 1998-11-16 | 양승택 | 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법 |
| JP2000503154A (ja) * | 1996-01-11 | 2000-03-14 | エムアールジェイ インコーポレイテッド | デジタル所有権のアクセスと分配を制御するためのシステム |
| US20010011253A1 (en) | 1998-08-04 | 2001-08-02 | Christopher D. Coley | Automated system for management of licensed software |
| US20060265337A1 (en) * | 1996-02-26 | 2006-11-23 | Graphon Corporation | Automated system for management of licensed digital assets |
| US7062500B1 (en) | 1997-02-25 | 2006-06-13 | Intertrust Technologies Corp. | Techniques for defining, using and manipulating rights management data structures |
| US5920861A (en) * | 1997-02-25 | 1999-07-06 | Intertrust Technologies Corp. | Techniques for defining using and manipulating rights management data structures |
| US6128387A (en) * | 1997-05-19 | 2000-10-03 | Industrial Technology Research Institute | Method and system for using a non-inversible transform and dynamic keys to protect firmware |
| US6112181A (en) * | 1997-11-06 | 2000-08-29 | Intertrust Technologies Corporation | Systems and methods for matching, selecting, narrowcasting, and/or classifying based on rights management and/or other information |
| US7092914B1 (en) | 1997-11-06 | 2006-08-15 | Intertrust Technologies Corporation | Methods for matching, selecting, narrowcasting, and/or classifying based on rights management and/or other information |
| US6259789B1 (en) | 1997-12-12 | 2001-07-10 | Safecourier Software, Inc. | Computer implemented secret object key block cipher encryption and digital signature device and method |
| US7233948B1 (en) | 1998-03-16 | 2007-06-19 | Intertrust Technologies Corp. | Methods and apparatus for persistent control and protection of content |
| TW375721B (en) | 1998-06-17 | 1999-12-01 | Ind Tech Res Inst | DES chip processor capable of executing data encryption standard (DES) operation |
| US7243236B1 (en) * | 1999-07-29 | 2007-07-10 | Intertrust Technologies Corp. | Systems and methods for using cryptography to protect secure and insecure computing environments |
| US7430670B1 (en) | 1999-07-29 | 2008-09-30 | Intertrust Technologies Corp. | Software self-defense systems and methods |
| TW556111B (en) * | 1999-08-31 | 2003-10-01 | Toshiba Corp | Extended key generator, encryption/decryption unit, extended key generation method, and storage medium |
| US7092525B2 (en) * | 2000-04-20 | 2006-08-15 | Matchett Noel D | Cryptographic system with enhanced encryption function and cipher key for data encryption standard |
| US6931128B2 (en) * | 2001-01-16 | 2005-08-16 | Microsoft Corporation | Methods and systems for generating encryption keys using random bit generators |
| US7076059B1 (en) * | 2002-01-17 | 2006-07-11 | Cavium Networks | Method and apparatus to implement the data encryption standard algorithm |
| US7200760B2 (en) * | 2002-12-31 | 2007-04-03 | Protexis, Inc. | System for persistently encrypting critical software data to control the operation of an executable software program |
| US20050129066A1 (en) * | 2003-12-15 | 2005-06-16 | Steven Tischer | Systems, methods, and storage medium for transmitting data over a computer network |
| US7725719B2 (en) | 2005-11-08 | 2010-05-25 | International Business Machines Corporation | Method and system for generating ciphertext and message authentication codes utilizing shared hardware |
| US8287215B2 (en) | 2006-11-28 | 2012-10-16 | Minute Key Inc. | Fully automatic key duplicating machine with automatic key model identification system |
| EP2096884A1 (en) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telecommunications network and method for time-based network access |
| US20130331976A1 (en) | 2010-06-03 | 2013-12-12 | Minute Key Inc. | Key duplicating system |
| US8634951B2 (en) | 2010-06-03 | 2014-01-21 | Minute Key Inc. | Fully automatic self-service key duplicating kiosk |
| AU2011261228B2 (en) | 2010-06-03 | 2015-04-23 | The Hillman Group, Inc. | Fully automatic self-service key duplicating kiosk |
| US9319878B2 (en) * | 2012-09-14 | 2016-04-19 | Qualcomm Incorporated | Streaming alignment of key stream to unaligned data stream |
| US20230125560A1 (en) * | 2015-12-20 | 2023-04-27 | Peter Lablans | Cryptographic Computer Machines with Novel Switching Devices |
| US10735199B2 (en) | 2018-01-02 | 2020-08-04 | Bank Of America Corporation | File based transmission validation and failure location identification system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798360A (en) * | 1971-06-30 | 1974-03-19 | Ibm | Step code ciphering system |
| US3798359A (en) * | 1971-06-30 | 1974-03-19 | Ibm | Block cipher cryptographic system |
-
1975
- 1975-02-24 US US05/552,685 patent/US3958081A/en not_active Expired - Lifetime
- 1975-11-24 GB GB48157/75A patent/GB1480859A/en not_active Expired
-
1976
- 1976-01-20 CA CA76243887A patent/CA1048935A/en not_active Expired
- 1976-02-17 IT IT20232/76A patent/IT1055306B/it active
- 1976-02-18 JP JP51016097A patent/JPS5936463B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1048935A (en) | 1979-02-20 |
| US3958081A (en) | 1976-05-18 |
| IT1055306B (it) | 1981-12-21 |
| GB1480859A (en) | 1977-07-27 |
| JPS51108702A (ja) | 1976-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5936463B2 (ja) | 暗号装置 | |
| US3962539A (en) | Product block cipher system for data security | |
| Lim | CRYPTON: A new 128-bit block cipher | |
| US6831979B2 (en) | Cryptographic accelerator | |
| US5799089A (en) | System and apparatus for blockwise encryption/decryption of data | |
| US8301905B2 (en) | System and method for encrypting data | |
| JPH1173101A (ja) | 高速ブロック暗号化方法，及び，コンピュータで使用可能な媒体 | |
| WO2003100751A1 (fr) | Dispositif et procede de conversion de donnees | |
| JP2002023622A (ja) | 暗号化装置、復号装置及び拡大鍵生成装置、拡大鍵生成方法並びに記録媒体 | |
| KR100377176B1 (ko) | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치 | |
| GB2367462A (en) | Key scheduler for Data Encryption Standard (DES) | |
| US20020101985A1 (en) | Single-cycle hardware implementation of crypto-function for high throughput crypto-processing | |
| US6931127B2 (en) | Encryption device using data encryption standard algorithm | |
| CN112350819B (zh) | 一种全流水线sms4加解密方法及系统 | |
| US7103180B1 (en) | Method of implementing the data encryption standard with reduced computation | |
| JPH0697930A (ja) | ブロック暗号処理装置 | |
| CN114598444A (zh) | 基于sm4和动态s盒的音频加密方法 | |
| WO2022125337A1 (en) | High-speed circuit combining aes and sm4 encryption and decryption | |
| KR100190157B1 (ko) | 암호화 장치 및 암호화 방법 | |
| Barrera et al. | Improved mix column computation of cryptographic AES | |
| JPH10153954A (ja) | 暗号装置 | |
| KR100380638B1 (ko) | 병렬 Ｆｅｉｓｔｅｌ 구조를 가진 데이터 암호 표준화시스템 | |
| CN114969847B (zh) | 一种基于数据地址混合加密的存储器加密电路 | |
| KR100377173B1 (ko) | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치 | |
| JP2008046151A (ja) | 暗号処理方法 |