JPS5935524B2 - Agc回路 - Google Patents
Agc回路Info
- Publication number
- JPS5935524B2 JPS5935524B2 JP4632078A JP4632078A JPS5935524B2 JP S5935524 B2 JPS5935524 B2 JP S5935524B2 JP 4632078 A JP4632078 A JP 4632078A JP 4632078 A JP4632078 A JP 4632078A JP S5935524 B2 JPS5935524 B2 JP S5935524B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- down counter
- attenuator
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、ファクシミリ受信装置等のAGC回路に関す
るものである。
るものである。
一般に、電話回線を通してファクシミリ受信装置ζこ受
信される信号のレベルは、同一の通信内容であっても、
各電話回線の状、帳により異なっている。
信される信号のレベルは、同一の通信内容であっても、
各電話回線の状、帳により異なっている。
また、同一回線であっても、時間の経過と共に、受信信
号のレベルが変動している。
号のレベルが変動している。
そのため、通常のファクシミリ受信装置では、このよう
に受信信号のレベルが変動しても、記録画像が一様にな
るように、AGC回路を設けている。
に受信信号のレベルが変動しても、記録画像が一様にな
るように、AGC回路を設けている。
AGC回路は、その出力信号のレベルが一定になるよう
に、入力信号を増幅したり、減衰させたりするものであ
る。
に、入力信号を増幅したり、減衰させたりするものであ
る。
AGC回路が行なう動作を、以下、AGC動作と言う。
第1図は、従来のAGC回路の一例を示すブロック図で
ある。
ある。
図に示すようにAGC回路中の増幅部は、電圧制御型ア
ッテネータ1とアンプ2とから成る。
ッテネータ1とアンプ2とから成る。
アンプ2の増幅率は固定されているため、電圧制御型ア
ッテネータ1の減衰率の変化が、増幅部における増幅率
の変化となる。
ッテネータ1の減衰率の変化が、増幅部における増幅率
の変化となる。
以下に、従来のAGC動作の一例を第1図と共に説明す
る。
る。
まず、信号が入力端子aより入力されると、前記アッテ
ネータ1及びアンプ2を介して、増幅された信号が出力
端子すより出力される。
ネータ1及びアンプ2を介して、増幅された信号が出力
端子すより出力される。
同時にコンパレータ回路3にも、前記出力信号が入力さ
れる。
れる。
コンパレータ回路3は、前記出力信号のレベルと基準レ
ベルを比較し、前記二つのレベル差を電圧で表わし、積
分回路4に入力する。
ベルを比較し、前記二つのレベル差を電圧で表わし、積
分回路4に入力する。
該積分回路4では、レベル差を表わす電圧を直流に変換
して、アナログメモリ5に入力する。
して、アナログメモリ5に入力する。
ここで、アナログメモリ5は、電圧制御型アッテネータ
1の減衰率を制御しているため、積分回路4からつぎに
出力される電圧が入力すると、その電圧とそれまで保持
していた電圧とを演算処理しその結果を再び新たな電圧
として記憶する。
1の減衰率を制御しているため、積分回路4からつぎに
出力される電圧が入力すると、その電圧とそれまで保持
していた電圧とを演算処理しその結果を再び新たな電圧
として記憶する。
そして、アナログメモリ5は、新しく記憶した電圧で、
前記アッテネータ1を制御し、減衰率を変える。
前記アッテネータ1を制御し、減衰率を変える。
以上の動作を繰り返して、出力レベルを基準レベルと等
しくする。
しくする。
なお、入力端子Cには、ゲート信号が入力され、ゲート
信号はAGC動作の開始と停止を制御する。
信号はAGC動作の開始と停止を制御する。
ところで、ファクシミリでは、AGC動作を行なうため
に位相信号を用いることがある。
に位相信号を用いることがある。
そして電話回線の状態により、AGC動作は、以下の二
種類に分類される。
種類に分類される。
l 電話回線の影響により、信号のレベルが時間の経過
と共に大きく変動する場合: 主走査線−ライン分の画信号ごとに受信される位相信号
を用いて、AGC動作を行なう。
と共に大きく変動する場合: 主走査線−ライン分の画信号ごとに受信される位相信号
を用いて、AGC動作を行なう。
11 電話回線の影響tこよる信号のレベルが時間の
経過と共にほとんど変動しない場合: 位相整合期間中に、位相信号を用いて、複数回AGC動
作を行ない、そのときに得た増幅率の信頼性が高ければ
、以後、1回の通信が終了するまで、その増幅率を維持
する。
経過と共にほとんど変動しない場合: 位相整合期間中に、位相信号を用いて、複数回AGC動
作を行ない、そのときに得た増幅率の信頼性が高ければ
、以後、1回の通信が終了するまで、その増幅率を維持
する。
ここで、アナログメモリ5は、時間の経過と共に、その
記憶電圧は低下する傾向にあるため、1の使用方法にお
いては、支障がないが、]1の使用方法では問題がある
。
記憶電圧は低下する傾向にあるため、1の使用方法にお
いては、支障がないが、]1の使用方法では問題がある
。
また、電圧制御型アッテネータ1も電圧以外の要因によ
り、減衰率が変わる。
り、減衰率が変わる。
従って、アナログ的にAGC動作を行なうと全般的に精
度が悪くなる。
度が悪くなる。
本発明は、上記欠点を解決するためlこなされたもので
あり、従来の電圧制御型アッテネータの代わりにデジタ
ルアッテネータを用い出力信号と基準レベルの差を複数
段階に分け、各段階に応じてデジタル的に、増幅率を変
化させて、高精度で、かつ容易に減衰率を保持できるA
GC回路を提供することを目的とする。
あり、従来の電圧制御型アッテネータの代わりにデジタ
ルアッテネータを用い出力信号と基準レベルの差を複数
段階に分け、各段階に応じてデジタル的に、増幅率を変
化させて、高精度で、かつ容易に減衰率を保持できるA
GC回路を提供することを目的とする。
以下、本発明の一実施例を図面にもとづいて説明する。
第2図は、本発明の一実施例におけるAGC回路を示す
ブ泊ツク図である。
ブ泊ツク図である。
本実施例においても、アンプ2の増幅率が一定であるた
め、デジタルアッテネータ6の減衰率をデジタル的に切
り換えることにより、出力時の信号レベルを一定にする
ことができる。
め、デジタルアッテネータ6の減衰率をデジタル的に切
り換えることにより、出力時の信号レベルを一定にする
ことができる。
デジタルアッテネータ6の減衰率の切り換えは、アップ
/ダウンカウンタ−9の計数を変化させることにより行
なう。
/ダウンカウンタ−9の計数を変化させることにより行
なう。
第3図は、出力信号のレベルと基準レベルとのレベル差
を複数段階に分けた区分衣である。
を複数段階に分けた区分衣である。
比較判別回路7は出力信号レベルと基準レベルとの差を
検知し、第3図のどの領域に入いるかをカウンター制御
回路8に知らせる。
検知し、第3図のどの領域に入いるかをカウンター制御
回路8に知らせる。
そして、カウンター制御回路8は、アップ/ダウンカウ
ンタ−9をレベル差(比較判別回路7の出力)によって
制御する。
ンタ−9をレベル差(比較判別回路7の出力)によって
制御する。
例えは、レベル差がD及びE領域のときは、アップ/ダ
ウンカウンタ−9の計数をダウンさせ、逆に、A及びB
領域のときは、前記計数をアップさせる。
ウンカウンタ−9の計数をダウンさせ、逆に、A及びB
領域のときは、前記計数をアップさせる。
さらに、レベル差がA及びE領域のときは、前記計数を
大幅に増減させ、レベル差がB及びD領域のときは、計
数を小幅に増減させる。
大幅に増減させ、レベル差がB及びD領域のときは、計
数を小幅に増減させる。
以上の動作はつぎのようにして成される。
つまり、クロックパルスは、入力端子dから入力し、該
クロックパルスをアップ/ダウンカウンタ−9の計数端
子のどこに入力するかによって、前記アップダウンカウ
ンタ9の計数を変化させることができる。
クロックパルスをアップ/ダウンカウンタ−9の計数端
子のどこに入力するかによって、前記アップダウンカウ
ンタ9の計数を変化させることができる。
つまり、例えばアップダウンカウンタ9の計数端子の位
の低い端子にクロックパルスを入力するとその計数の仕
方は、こまかくなる。
の低い端子にクロックパルスを入力するとその計数の仕
方は、こまかくなる。
また、これとは逆に位の高い端子にクロックパルスを入
力するとその計数の仕方は大きくなる。
力するとその計数の仕方は大きくなる。
以上のようにして、デジタルアッテネータ6の減衰率の
切り換えを制御すると共に、増幅率を制御し、出力信号
レベルが基準レベルと等しくなるまで、この動作を繰り
返し、レベル差がC領域に入ると、クロックパルスの入
力を停止して、AGC動作を停止する。
切り換えを制御すると共に、増幅率を制御し、出力信号
レベルが基準レベルと等しくなるまで、この動作を繰り
返し、レベル差がC領域に入ると、クロックパルスの入
力を停止して、AGC動作を停止する。
1度、クロックパルスを停止すると、アップ/ダウンカ
ウンタ−9及びデジタルアッテネータ6は、次のクロッ
クパルスが入力しない限り、長時間、現状を維持できる
。
ウンタ−9及びデジタルアッテネータ6は、次のクロッ
クパルスが入力しない限り、長時間、現状を維持できる
。
なお、本実施例では、出力信号レベルと基準レベルとの
レベル差区分領域は、五個としたが、これは倒置分設定
してもかまわない。
レベル差区分領域は、五個としたが、これは倒置分設定
してもかまわない。
以上述べたごとく、本発明によれは、ファクシミリ装置
Oでおいて、出力信号と予め定められた基準レベルとの
差を複数段階に分け、各段階に応じて増幅率を制御する
ことにより、高精度にかつ容易にAGC動作を行なうこ
とができる。
Oでおいて、出力信号と予め定められた基準レベルとの
差を複数段階に分け、各段階に応じて増幅率を制御する
ことにより、高精度にかつ容易にAGC動作を行なうこ
とができる。
第1図は、従来のAGC回路を示すブロック図、第2図
は、本発明の一実施例を示すブロック図、第3図は、レ
ベル差区分領域を示す図である。 a・・・・・・入力端子、b・・・・・・出力端子、C
・・・・・・ゲート信号入力端子、d・・・・・・クロ
ックパルス入力端子、6・・・・・・デジタルアッテネ
ータ、7・・・・・・比較判別回路、8・・・・・・カ
ウンター制御回路、9・・・・・・アップ/ダウンカウ
ンタ−0
は、本発明の一実施例を示すブロック図、第3図は、レ
ベル差区分領域を示す図である。 a・・・・・・入力端子、b・・・・・・出力端子、C
・・・・・・ゲート信号入力端子、d・・・・・・クロ
ックパルス入力端子、6・・・・・・デジタルアッテネ
ータ、7・・・・・・比較判別回路、8・・・・・・カ
ウンター制御回路、9・・・・・・アップ/ダウンカウ
ンタ−0
Claims (1)
- 1 人力信号のレベルを可変減衰するディジタルアッテ
ネータと、ディジタルアッテネータの後段に設けた増幅
手段と、この増幅手段の出力のレベルと予め定められた
基準レベルとの差を検知する比較判別手段と、ディジタ
ルアッテネータの減衰量を制御するアップダウンカウン
タと、前記増幅手段の出力のレベルと前記基準レベルと
の差に相当する比較判別手段からの出力信号を複数段階
に分け、各段階に応じてそれぞれ前記アップダウンカウ
ンタを制御する制御手段とを具備したことを特徴とする
AGC回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4632078A JPS5935524B2 (ja) | 1978-04-18 | 1978-04-18 | Agc回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4632078A JPS5935524B2 (ja) | 1978-04-18 | 1978-04-18 | Agc回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54137947A JPS54137947A (en) | 1979-10-26 |
JPS5935524B2 true JPS5935524B2 (ja) | 1984-08-29 |
Family
ID=12743861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4632078A Expired JPS5935524B2 (ja) | 1978-04-18 | 1978-04-18 | Agc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5935524B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530033Y2 (ja) * | 1990-04-17 | 1997-03-26 | 株式会社ケンウッド | 音響機器の自動レベル設定装置 |
JP2818478B2 (ja) * | 1990-08-31 | 1998-10-30 | 日本電気アイシーマイコンシステム株式会社 | 利得制御装置 |
-
1978
- 1978-04-18 JP JP4632078A patent/JPS5935524B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54137947A (en) | 1979-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1987004877A1 (en) | A method and circuit for automatic gain control of a signal | |
US4920279A (en) | Method to expand an analog signal and device to implement the method | |
US4463320A (en) | Automatic gain control circuit | |
US4331920A (en) | Magnetic or magneto-inductive materials tester with improved processing circuit | |
US4646359A (en) | Method and apparatus for controlling the carrier of an amplitude-modulated transmitter | |
SE515888C2 (sv) | Sätt och apparat för detektering och korrigering av bottning hos en effektförstärkare | |
US5589795A (en) | Method and arrangement for controlling a loop filter | |
CN1435951A (zh) | 接收机的基带电路和低频截止频率控制方法 | |
US2616971A (en) | Automatic volume control | |
US4276604A (en) | Automatic attenuation circuit | |
JPH02181507A (ja) | ゲイン調節器 | |
JPS5935524B2 (ja) | Agc回路 | |
FI65518B (fi) | Digitalreglersystem | |
EP0253545A2 (en) | Signal measurement | |
US4231018A (en) | Tone signal detector | |
KR100224285B1 (ko) | 신호 조절 장치 | |
EP1338088B1 (en) | Signal level control | |
GB2110490A (en) | Adaptive analog-to-digital conversion method and system | |
US4535299A (en) | Compound floating point amplifier | |
JPS5921206B2 (ja) | Agc回路 | |
KR960000841B1 (ko) | 디지탈 레벨 검출회로 | |
US4380777A (en) | Keyed AGC circuit for video data transmitting device | |
US6449020B1 (en) | Chrominance signal amplitude regulation device | |
JP2001230646A (ja) | 高周波電力増幅器 | |
CA1222293A (en) | Automatic linear compression circuit |