JPS5935281A - Optical reader - Google Patents

Optical reader

Info

Publication number
JPS5935281A
JPS5935281A JP57146545A JP14654582A JPS5935281A JP S5935281 A JPS5935281 A JP S5935281A JP 57146545 A JP57146545 A JP 57146545A JP 14654582 A JP14654582 A JP 14654582A JP S5935281 A JPS5935281 A JP S5935281A
Authority
JP
Japan
Prior art keywords
transistor
differential pair
signal
circuit
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57146545A
Other languages
Japanese (ja)
Other versions
JPH0449152B2 (en
Inventor
Kazufumi Yamaguchi
山口 和文
Takahiko Murata
隆彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57146545A priority Critical patent/JPS5935281A/en
Publication of JPS5935281A publication Critical patent/JPS5935281A/en
Publication of JPH0449152B2 publication Critical patent/JPH0449152B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/10Image acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Character Input (AREA)
  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To perform fast optical reading operation with high resolution and excellent linearity by converting and input selection signal into a multithreshold logical signal as a complementary output and performing current switching, supplying its output to a photoelectric converting element, and outputting a light proportional signal successively. CONSTITUTION:A multithreshold signal generating circuit 40 converts the external input selection signal into a multithreshold complementary signal, which is inputted to a current switching circuit 41. Then, only a specified TR in a photodiode or phototransistor (TR) array 42 is placed in a charged state. Consequently, the light proportional signalintegrated by time is obtained at both terminals of a load resistance 43.

Description

【発明の詳細な説明】 産業上の利用分野 コンピュータを始めとする情報処理機器の進展に伴って
、その入力装置としてのセンサの重要性は高まっている
。本発明はIC化回路技術を駆使して情報を光学的に高
速かつ高精度で読取ることを可能にした光学式読取り装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application With the advancement of information processing equipment such as computers, the importance of sensors as input devices is increasing. The present invention relates to an optical reading device that makes full use of IC circuit technology to optically read information at high speed and with high precision.

従来例の構成とその問題点 従来の光学式読取り装置としては、まず、シリコンビジ
コン、MOSターゲットビジコン等を挙げることができ
、これらは順次読出しのためのアクセス機能が電子ビー
ムの偏向によって行っているため、容易かつ高解像度で
行える長所があるが、全固体化でないため、小型化、低
消費電力化等に難点がある。
Conventional Structures and Problems Conventional optical reading devices include silicon vidicon, MOS target vidicon, etc. In these devices, the access function for sequential reading is performed by deflecting an electron beam. Therefore, it has the advantage of being easy to perform with high resolution, but since it is not completely solid-state, it has disadvantages in miniaturization, low power consumption, etc.

一方、全固体化光学式読取り装置としては、フォトダイ
オードアレイまたはマトリクス、フォトトランジスタア
レイまたはマトリクス、光導電体アレイまたはマトリク
ス、CCDアレイまたはマトリクス等があ之。順次、情
報を読取るためには、各アレイまたはマトリクス中のセ
ンサをアクセスする機能が必要となる。センサ群とスキ
ャンニング機能部を別々の部品として実装した場合、高
解像の装置では、特に相互の結線が複雑になる。そのた
め、センサ群とスキマンニング部を一体化してシリコン
チップ上に形成させた光学式読取り装置としては、MO
8形固体光学的読取り装置、CCID(チャージ・カッ
プル・イメージ・デバイス)およびBBID (パケッ
ト・ブリゲ′−ド・イメージ・デバイス)等がある。こ
れらはMO5集積回路技術をベースとした光センサ部お
よびスキャンニング部からなり、高解像度ではあるが、
読取り速度が遅くコントラストが大きく取れないという
難点がある。
On the other hand, all-solid-state optical reading devices include photodiode arrays or matrices, phototransistor arrays or matrices, photoconductor arrays or matrices, CCD arrays or matrices, and the like. Sequentially reading the information requires the ability to access the sensors in each array or matrix. If the sensor group and the scanning function section are mounted as separate components, the mutual wiring becomes complicated, especially in high-resolution devices. Therefore, as an optical reader in which a sensor group and a skimming section are integrated and formed on a silicon chip,
Type 8 solid state optical readers, CCID (Charge Coupled Image Device) and BBID (Packet Brigade Image Device). These consist of an optical sensor section and a scanning section based on MO5 integrated circuit technology, and although they have high resolution,
There are disadvantages in that the reading speed is slow and contrast cannot be obtained greatly.

発明の目的 本発明はセンサ部とスキャンニング部を同一チップ上に
形成することができ、かつ前記のMO3形素子、CCI
D 、 BBID等の難点を除去した、高速、高解像度
でリニアリティの良好な光学式読取り装置を提供するこ
とを目的とし、主としてバイポーラ形集積回路技術をベ
ースとしている。イメージセンサのように、多数のフォ
トダイオードまたはフォトトランジスタが配列されてい
て、ある特定の素子の読取り時間が全走査時間に比べて
十分小さい場合、電荷蓄積モードで動作させることによ
って感度全大幅に向上できることは周知である。
OBJECTS OF THE INVENTION The present invention allows a sensor section and a scanning section to be formed on the same chip, and the above-mentioned MO3 type element, CCI
The purpose of this invention is to provide an optical reader with high speed, high resolution, and good linearity, which eliminates the drawbacks of D, BBID, etc., and is mainly based on bipolar integrated circuit technology. When a large number of photodiodes or phototransistors are arranged in an array, such as in an image sensor, and the reading time of a particular element is sufficiently small compared to the total scanning time, operating in charge accumulation mode can significantly improve overall sensitivity. It is well known that it can be done.

電荷蓄積モードにおいて、電荷はフォトダイオードの場
合には逆方向接合容量に、フォトトランジスタb場合に
は、ベース・コレクタ逆方向接合容量に蓄積される。動
作のタイミングは光電流を時間に対して積分する期間(
非アクセス時)と読取り時間(アクセス時〕に分けられ
る。アクセス時に接合容量が充電され、非アクセス時に
は光電流によって充電電荷が放電され、次のアクセス時
において、その充電電荷量または充電電流のピーク値を
検知することによって光比例信号を得るものであり、積
分時間が長ければ感度が大幅に向上する。読取り速度の
律速はアクセス用のクロックパルスの最大可能周波数で
決まる。本発明は電荷蓄積モードで動作するフォトダイ
オードまたはフォトトランジスタを高速でアクセスする
ことを可能にする駆動回路に関するものである。高速化
のために、マルチスレシホールド論理回路および電流切
換え回路を使っている。そのために、アクセスのための
論理回路はすべて非飽和形として動作するため、アクセ
ス用のクロックパルスの周波数は10MHz以上でも誤
りなく読取ることが可能である。
In the charge storage mode, charges are stored in the reverse junction capacitance in the case of the photodiode and in the base-collector reverse junction capacitance in the case of the phototransistor b. The timing of operation is the period during which the photocurrent is integrated with respect to time (
The junction capacitance is charged during access, the photocurrent discharges the charged charge during non-access, and the peak of the amount of charge or charging current occurs during the next access. By sensing the value, a light proportional signal is obtained, and the longer the integration time, the greater the sensitivity.The reading speed is determined by the maximum possible frequency of the clock pulse for access.The present invention uses charge accumulation mode. This invention relates to a drive circuit that enables high-speed access to a photodiode or phototransistor that operates at Since all the logic circuits for this operate in a non-saturated manner, it is possible to read without error even if the access clock pulse frequency is 10 MHz or more.

発明の構成 上記目的を達成するため、本発明の光学式読取り装置は
、外部からの入力選択信号を相補出力のマルチスレシホ
ールド論理信号に変換するマルチスレシホールド信号発
生回路と、定電流源と、カスケート接続されると共に前
記マルチスレシホールド論理信号を受けて複数個の光検
知系子の所定゛のものをアクセスする電流切換え回路と
を受け、アクセスされた前記光電変換素子の光比例信号
を順次読出す構成である。
Structure of the Invention In order to achieve the above object, an optical reading device of the present invention includes a multi-threshold signal generation circuit that converts an external input selection signal into a multi-threshold logic signal with complementary outputs, and a constant current source. and a current switching circuit that is cascade-connected and receives the multi-threshold logic signal to access a predetermined one of the plurality of photodetection elements, and receives the light proportional signal of the accessed photoelectric conversion element. The configuration is such that the data are sequentially read out.

実施例の説明 以下、本発明の一実施例を図面に基づいて説明れを相補
出力(2)のマルチスレシホールド論理に変換する回路
である。定電流回路(3)からの電流が、電流切換え回
路を構成するトランジスタ対(4) 、(5)、(6)
によってロジック基準電圧端子vthを入力選択信号(
1)との比較の結果に従って、トランジスタ(4a)ま
たは(4b)側、(5a)または(5b)側、(6a)
または(6b)側に切換えられ、夫々の電流によって、
抵抗対(7)、(8)、(9)により相補的な8ビツト
の電圧が発生させられる。ダイオード列(10,)はΦ
側室源αηから適当な電圧レベルシフトを得るためのも
のであり、これによって、前記相補水力に接続されるカ
スケード型電流回路を駆動するためのバイアス電圧が決
められる。なお、この電圧レベルシフト力端子(la 
)に“H″レベル信号が入力された時、相補出力(2)
のAは“H”、Xは°゛L”になる。この論理振幅は前
記抵抗対(7)の値および定電流回路(3)の電流値で
決められる。トランジスタ対(4) 、(5)、(6)
は非飽和状態で動作するため、極めて高速となる。
DESCRIPTION OF THE EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, which is a circuit for converting a signal into a multi-threshold logic with complementary outputs (2). The current from the constant current circuit (3) flows through the transistor pairs (4), (5), (6) that constitute the current switching circuit.
The input selection signal (
According to the results of the comparison with 1), the transistor (4a) or (4b) side, the (5a) or (5b) side, the transistor (6a)
or (6b) side, depending on the respective current,
Complementary 8-bit voltages are generated by resistor pairs (7), (8), and (9). The diode string (10,) is Φ
This is to obtain an appropriate voltage level shift from the side chamber source αη, which determines the bias voltage for driving the cascaded current circuit connected to the complementary hydraulic power. Note that this voltage level shift force terminal (la
), complementary output (2) when a “H” level signal is input to
A is "H" and X is "L". This logic amplitude is determined by the value of the resistor pair (7) and the current value of the constant current circuit (3). ), (6)
Since it operates in a non-saturated state, it is extremely fast.

第1図は8ビツトの場合であるが、これは同様の繰り返
しで更にビット数の多い場合へ拡張できる。
Although FIG. 1 shows the case of 8 bits, this can be expanded to a case with a larger number of bits by repeating the same procedure.

第2図は前記のマルチスレシホールド論理信号を入力端
子(ロ)に受けて、定電流源轡を所望のフォトダイオー
ド(28a)〜(28h)  (フォトトランジスタ〕
に導き、このフォトダイオード(28a)〜(28h)
をアクセスするための回路であって、カスケード接続し
た電流切換え回路からなる。トランジスタ対(ロ)、(
至)、(至)、・・・、…は夫々のトランジスタ対のエ
ミッタ対に流れる電流を1理信号に従って切換えるため
の電流切換え回路を構成する、抵抗(22a)〜(22
h)はトランジスタ対αη〜(転)のうちの通電状態に
あるトランジスタを検出する負荷抵抗である。
FIG. 2 shows that the multi-threshold logic signal is received at the input terminal (b) and a constant current source is applied to the desired photodiodes (28a) to (28h) (phototransistor).
This photodiode (28a) to (28h)
This circuit is made up of cascaded current switching circuits. Transistor pair (b), (
(to), (to), . . . are resistors (22a) to (22
h) is a load resistor that detects which transistor is in a energized state among the transistor pair αη.

トランジスタ対a”h、PNP )ランジスタ(21a
)(21b)、負荷抵抗(22a)(22b)およびフ
ォトトランジスタ(28a)(28b)の場合を例に挙
げて説明すると、トランジスタ対a’ttのトランジス
タのうち、PNP )ランジスタ(21a)側のトラン
ジスタが通電状態にあれば、そのトランジスタのコレク
タ電圧が低下して、PNP )ランジスタ(21a)が
ON状態となり、フォトトランジスタ(28a )に照
射光の強度に比例した充電電流が流れて読取り期間〔ア
クセス期間つとなる。これによって、充電電流に比例し
た出力がVoutに得られる。トランジスタ対αηのう
ちの通電状態にないPNP )ランジスタ(21b)側
のトランジスタのコレクタ電位はVcc (Φ側電源電
圧)近傍の電圧となり、そこに接続したPNP )ラン
ジスタ(21b)がOFF状態になり、フォトダイオー
ド(28b)はフローティング状態となり、積分期間(
非アクセス期間)となる。トランジスタ対に)〜(ホ)
の場合も同様である。また、入力端子(イ)の論理振幅
は0.6ボルトあれば充分に電流切換え回路を駆動でき
る。
Transistor pair a''h, PNP) transistor (21a
) (21b), load resistors (22a) (22b), and phototransistors (28a) (28b). Of the transistors in the transistor pair a'tt, the PNP transistor (21a) side If the transistor is energized, the collector voltage of the transistor decreases, the PNP transistor (21a) turns on, and a charging current proportional to the intensity of the irradiation light flows through the phototransistor (28a), resulting in a reading period [ The access period is one. This provides an output at Vout that is proportional to the charging current. The collector potential of the transistor on the PNP transistor (21b) side that is not in a energized state among the transistor pair αη becomes a voltage near Vcc (Φ side power supply voltage), and the PNP transistor (21b) connected thereto turns off. , the photodiode (28b) is in a floating state, and the integration period (
(non-access period). Transistor pair) ~ (e)
The same applies to the case of . Further, if the logic amplitude of the input terminal (a) is 0.6 volts, it is sufficient to drive the current switching circuit.

従って本回路によれば、寄生容量に基づくアクセス時間
の遅れを最少限にすることができること、およびトラン
ジスタは非飽和状態で動、作すること等によって、高速
読取りが可能となる。
Therefore, according to the present circuit, high-speed reading is possible because the access time delay due to parasitic capacitance can be minimized and the transistor operates in a non-saturated state.

第8図はカスケード形電流切換え回路の他の実施例であ
って、仁の場合、電流切換え回路はPNPトランジスタ
対で構成し、そのコレクタ電流で直接フォトダイオード
を駆動している。定電流源(ホ)からの電流がマルチス
レシホールド信号を入力端子(財)に受け、カスケード
形に接続した電流切換え回路として動作するトランジス
タ対@@、C4、OD。
FIG. 8 shows another embodiment of the cascade type current switching circuit, in which the current switching circuit is composed of a pair of PNP transistors, and the photodiode is directly driven by the collector current of the current switching circuit. A pair of transistors @@, C4, OD which receives a multi-threshold signal from a constant current source (E) at its input terminal (F) and operates as a current switching circuit connected in a cascade configuration.

に)、(至)、(財)によって、ある選択された枝路(
トランジスタのコレクタ)に流れる。トランジスタ対(
ロ)、に)、に)、(ロ)の各トランジスタの夫々コレ
クタにはダイオードアレイに)およびフォトダイオード
(至)を付け、フォトダイオード(至)のカソード側電
極は共通に接続して、vout とグランド端子(2)
の間は共通の負荷抵抗−を接続する。読取り出力はVo
u tから得られる。電流が流れているフォトダイオー
ドは読取り状態にあり、電流の流れていないフォトダイ
オードは積分状態にある。順次、電流の流れる枝路をス
キャンニングすることにより、順次、−次元の情報を読
取ることができる。
), (to), (goods), some selected branch (
(collector of the transistor). Transistor pair (
A diode array) and a photodiode (to) are attached to the collectors of each of the transistors (b), ni), ni), and (b), respectively, and the cathode side electrodes of the photodiodes (to) are connected in common to vout. and ground terminal (2)
Connect a common load resistor between. The read output is Vo
Obtained from ut. A photodiode with current flowing through it is in a reading state, and a photodiode with no current flowing through it is in an integrating state. By sequentially scanning the branch paths through which current flows, -dimensional information can be sequentially read.

以上の各実施例では23−8個のフォトダイオードアレ
イをアクセスする場合について説明したが、2n個のフ
ォトダイオードをアクセスする場合には、第1図のマル
チスレシホールド論理回路をnビット形に拡張し、第2
図または第8図のカスケード形電流切換え回路をn段に
拡張することによって実現できる。なお、本発明の回路
は電流源を分割する形で動作するため、バイポーラトラ
ン、ジスタが使用されているにもかかわらず、消費電力
を小さくできるという特徴を有している。
In each of the above embodiments, the case where 23-8 photodiode arrays are accessed has been explained. However, when accessing 2n photodiodes, the multi-threshold logic circuit shown in FIG. 1 can be changed to an n-bit type. Extend and 2nd
This can be realized by expanding the cascade type current switching circuit shown in FIG. 8 or 8 to n stages. Note that, since the circuit of the present invention operates by dividing the current source, it has the characteristic that power consumption can be reduced despite the use of bipolar transistors and transistors.

第4図は本発明による光学式読取り装置のブロック図で
ある。本装置はマルチスレシホールド信号発生回路に)
によって、入力選択信号をマルチスレシホールドの相補
型信号に変換し、この信号を電流切換え回路θ■に入力
し、フォトダイオードまたはフォトトランジスタアレイ
に)中のある特定のフォトダイオードまたはフォトトラ
ンジスタのみを充電状態にし、それによって時間によっ
て積分された光比例信号を負荷抵抗的の両端から取出す
ものである。以上の説明は光検知素子としてフォトダイ
・/1′で・ドタを使った場合について行ったが、2極
のフォトトランジスタについても全く同様に接続して使
用することが可能である。
FIG. 4 is a block diagram of an optical reader according to the present invention. This device is used as a multi-threshold signal generation circuit)
converts the input selection signal into a multi-threshold complementary signal, inputs this signal to the current switching circuit θ■, and selects only a specific photodiode or phototransistor in the photodiode or phototransistor array. The device is placed in a charging state, and thereby a time-integrated light proportional signal is extracted from both ends of the load resistor. The above explanation has been made regarding the case where a photodiode/1' dot is used as a photodetector element, but a bipolar phototransistor can also be connected and used in exactly the same way.

発明の効果 以上の説明から明らかなように、本発明によれば、高速
、高解像度でリニアリティの良好な光学式読取り装置を
実現し得るものである。また、通常のバイポーラプロセ
スによって、全機能をシリコンチップ上に形成すること
が可能である。従って、本発明は情報処理機器の入力装
置として極めて有用であり、その産業上の効果は大なる
ものである。
Effects of the Invention As is clear from the above description, according to the present invention, it is possible to realize an optical reading device with high speed, high resolution, and good linearity. Furthermore, all functions can be formed on a silicon chip using a normal bipolar process. Therefore, the present invention is extremely useful as an input device for information processing equipment, and has great industrial effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は本発明の一実施例を示し、第1図はマ
ルチスレシホールド信号発生回路の構成図、第2図は電
流切換え回路の構成図、第8図は電流切換え回路の他の
実施例の構成図、第4図は本発明による光学式読取り装
置の全体のブロック図である。 (1)−°・選択信号入力端子、
1 to 4 show an embodiment of the present invention, FIG. 1 is a configuration diagram of a multi-threshold signal generation circuit, FIG. 2 is a configuration diagram of a current switching circuit, and FIG. 8 is a configuration diagram of a current switching circuit. FIG. 4 is a block diagram of the entire optical reading device according to the present invention. (1) −°/selection signal input terminal,

【2】・・・マルチス
レシホールド信号出力端子、(3〕・・・定電流回路、
(4J (5) (a)・・・電流切換え用トランジス
タ対、(7) (8) (9J・・−抵抗H1an・・
・レベルシフト用ダイオード列、(ロ)・・・入力端子
、四・・・定電流回路、圓(ト)CII Qη(ト)a
e四・・・電流切換え用トランジスタ対、(21a)〜
(21h)−・・スイッチ用トランジスタ、四・・・負
荷抵抗、(2Ba )〜(221h)・・・フォトダイ
オード、に)・・・マルチスレシホールド信号発生回路
、(ロ)・・・電流切換え回路、に)・・−フォトダイ
オードまたはフォトトランジスタアレイ、■・・・負荷
抵抗、−・・・出力信号端子 代理人 森本義弘 第f因 l
[2]...multi-threshold signal output terminal, (3)...constant current circuit,
(4J (5) (a)... Current switching transistor pair, (7) (8) (9J...-Resistor H1an...
・Level shift diode string, (B)...Input terminal, 4...Constant current circuit, En(G)CII Qη(G)a
e4... Current switching transistor pair, (21a) ~
(21h) -...Switch transistor, (4)...Load resistor, (2Ba) - (221h)...Photodiode, (2)...Multi-threshold signal generation circuit, (B)...Current switching circuit, )...-photodiode or phototransistor array, ■...load resistance, -...output signal terminal agent Yoshihiro Morimoto No. f factor l

Claims (1)

【特許請求の範囲】 1、外部からの入力選択信号を相補出力のマルチスレシ
ホールド論理信号に変換するマルチスレシホールド信号
発生回路と、定電流源と、カスケード接続されると共に
前記マルチスレシホールド論理信号を受けて複数個の光
検知素子の所定のものをアクセスする電流切換え回路と
を設け、アクセスされた前記光電変換素子の光比例信号
を順次読出すよう構成した光学式読取り装置。 2、 マルチスレシホールード信号発生回路を、エミッ
タに定電流源を接続したトランジスタ差動対と、このト
ランジスタ差動対の各トランジスタに接続されたコレク
タ抵抗と、このコレクタ抵抗に印加する電圧を決定する
レベルシフト用ダイオード列とを有し、前記トランジス
タ差動対のコレクタから相補型のマルチスレシホールド
論理信号を取出すように構成した特許請求の範囲第1項
記載の光学式読取り装置。 8、 マルチスレシホールド信号発生回路を、エミッタ
に定電流源を接続したトランジスタ差動対と、このトラ
ンジスタ差動対の各トランジスタに接続されたコレクタ
抵抗と、このコレクタ抵抗に印加する電圧を決定するレ
ベルシフト用抵抗とを有し、トランジスタ差動対のコレ
クタから相補型のマルチスレシホール° ド論理信号を
取出すように構成した特許請求の範囲第1項記載の光学
式読取り装置。 4、 電流切換え回路を、カスケードに接続されたNP
N )ランジスタ差動対と、前記カスケード回路に直列
に介装された負荷抵抗と、この負荷抵抗上の電流をセン
スするPNP )−ランジスタとで構成し、前記PNP
 )ランジスタに逆極性で接続されたフォトダイオード
またはフォトトランジスタをアクセス状態と非アクセス
状態に切換えるよう構成した特許請求の範間第1項記載
の光学式読取り装置。 5.電流切換え回路を、カスケードに接続されたPNP
 )ランジスタ差動対とし、このカスケード回路に前記
PNP )ランジスタ差動対とは逆極性に接続されたフ
ォトダイオードまたはフォトトランジスタをアクセス状
態と非アクセス状態に切換える特許請求の範囲第1項記
載の光学式読取り装置。
[Scope of Claims] 1. A multi-threshold signal generation circuit that converts an input selection signal from the outside into a multi-threshold logic signal with a complementary output, a constant current source, and a multi-threshold logic signal that is cascade-connected and An optical reader comprising: a current switching circuit for accessing a predetermined one of a plurality of photodetecting elements in response to a hold logic signal; and configured to sequentially read out optical proportional signals of the accessed photoelectric conversion elements. 2. The multithreshold load signal generation circuit consists of a transistor differential pair whose emitters are connected to a constant current source, a collector resistor connected to each transistor of this transistor differential pair, and a voltage applied to the collector resistor. 2. The optical reading device according to claim 1, further comprising a level-shifting diode array for determining the level, and configured to extract a complementary multi-threshold logic signal from the collector of the differential pair of transistors. 8. Determine the multi-threshold signal generation circuit with a transistor differential pair whose emitters are connected to a constant current source, a collector resistor connected to each transistor of this transistor differential pair, and a voltage to be applied to this collector resistor. 2. The optical reading device according to claim 1, further comprising a level shifting resistor configured to output a complementary multithreshold logic signal from a collector of a differential pair of transistors. 4. The current switching circuit is connected to NP in cascade.
N) consists of a differential pair of transistors, a load resistor connected in series with the cascade circuit, and a PNP)-transistor that senses the current on this load resistor;
) The optical reading device according to claim 1, wherein the optical reading device is configured to switch a photodiode or a phototransistor connected to the transistor with opposite polarity between an access state and a non-access state. 5. PNP connected in cascade for current switching circuit
) The optical system according to claim 1, wherein a transistor differential pair is used, and the PNP is connected to the cascade circuit.) A photodiode or a phototransistor connected with a polarity opposite to that of the transistor differential pair is switched between an access state and a non-access state. formula reader.
JP57146545A 1982-08-23 1982-08-23 Optical reader Granted JPS5935281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57146545A JPS5935281A (en) 1982-08-23 1982-08-23 Optical reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57146545A JPS5935281A (en) 1982-08-23 1982-08-23 Optical reader

Publications (2)

Publication Number Publication Date
JPS5935281A true JPS5935281A (en) 1984-02-25
JPH0449152B2 JPH0449152B2 (en) 1992-08-10

Family

ID=15410071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57146545A Granted JPS5935281A (en) 1982-08-23 1982-08-23 Optical reader

Country Status (1)

Country Link
JP (1) JPS5935281A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177720A (en) * 1984-02-24 1985-09-11 Hitachi Ltd Switching matrix driving circuit
JPS61281714A (en) * 1985-06-07 1986-12-12 Rohm Co Ltd Analog switch control circuit
JPS6210920A (en) * 1985-05-10 1987-01-19 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン Digital multiplexer module and multiplexer with the same
JPS63290603A (en) * 1987-05-21 1988-11-28 Kawasaki Steel Corp Method for adjusting camber of hard cold rolled steel sheet
JPH0918312A (en) * 1995-06-30 1997-01-17 Nec Corp Semiconductor integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924351A (en) * 1972-06-28 1974-03-04
JPS5255365A (en) * 1975-10-30 1977-05-06 Nec Corp Current switching circuit
JPS539690A (en) * 1976-07-14 1978-01-28 Mitsubishi Rayon Co Ltd Device for folding sheet-like packaging material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924351A (en) * 1972-06-28 1974-03-04
JPS5255365A (en) * 1975-10-30 1977-05-06 Nec Corp Current switching circuit
JPS539690A (en) * 1976-07-14 1978-01-28 Mitsubishi Rayon Co Ltd Device for folding sheet-like packaging material

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60177720A (en) * 1984-02-24 1985-09-11 Hitachi Ltd Switching matrix driving circuit
JPS6210920A (en) * 1985-05-10 1987-01-19 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン Digital multiplexer module and multiplexer with the same
JPS61281714A (en) * 1985-06-07 1986-12-12 Rohm Co Ltd Analog switch control circuit
JPH0567087B2 (en) * 1985-06-07 1993-09-24 Rohm Kk
JPS63290603A (en) * 1987-05-21 1988-11-28 Kawasaki Steel Corp Method for adjusting camber of hard cold rolled steel sheet
JPH0918312A (en) * 1995-06-30 1997-01-17 Nec Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH0449152B2 (en) 1992-08-10

Similar Documents

Publication Publication Date Title
JP2976242B2 (en) Integrated circuit, camera using the integrated circuit, and method for detecting incident light incident on an image sensor manufactured using the integrated circuit technology
EP0168030B1 (en) Contact type image sensor and driving method therefor
EP0437340A2 (en) Image sensor
KR20020037707A (en) Sense amplifier having a precision analog reference level for use with image sensors
JPH0435106B2 (en)
EP1677522B1 (en) Photo detecting apparatus
US7679663B2 (en) Photodetection apparatus
US7279668B2 (en) Sequential read-out method and system that employs a single amplifier for multiple columns
US4634886A (en) Photoelectric imager with a high S/N ratio
US6657664B2 (en) Solid-state image pickup device
JPS5935281A (en) Optical reader
JPS6242068A (en) Device and method for generating time integral digital display of current
JPH0215147B2 (en)
JPS5929452A (en) Optical reading device
US20020005473A1 (en) Matrix photosensor
JPS5967667A (en) Optical reader
JPH0773350B2 (en) Charge integration type two-dimensional array photodetector, signal readout circuit and driving method thereof
JP2822762B2 (en) Image sensor and image sensor array
Weckler et al. Design possibilities for photodiode arrays with integral silicon-gate scan generators
JPH0537313A (en) Photodetecting circuit
JPH06311439A (en) Signal processor
JPS61164366A (en) Image sensor
JPH09247355A (en) Image sensor and image sensor unit using the sensor
JPS623630B2 (en)
JPH01270460A (en) Infrared image pickup device