JPS5935266A - Display system for memory contents - Google Patents

Display system for memory contents

Info

Publication number
JPS5935266A
JPS5935266A JP14659082A JP14659082A JPS5935266A JP S5935266 A JPS5935266 A JP S5935266A JP 14659082 A JP14659082 A JP 14659082A JP 14659082 A JP14659082 A JP 14659082A JP S5935266 A JPS5935266 A JP S5935266A
Authority
JP
Japan
Prior art keywords
memory
display
contents
register
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14659082A
Other languages
Japanese (ja)
Inventor
Akitaka Morita
森田 彰高
Hiroshi Nitsutaya
洋 新田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14659082A priority Critical patent/JPS5935266A/en
Publication of JPS5935266A publication Critical patent/JPS5935266A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G06F15/0225User interface arrangements, e.g. keyboard, display; Interfaces to other computer systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To eliminate a misread and trouble of the memory display of an electronic equipment by controlling the switching of the contents of a memory, if necessary. CONSTITUTION:When the memory display selection key 8A of a key input device 8 is pressed, the state of a flag M provided in the memory 6 is inverted. The decision is made that the contents of the register E in the memory 6 are displayed at the lower stage of the display or that lower stage of the display is placed in a blanking state, according to the contents of the flag M. Then, the contents of a D register are decoded to display a read-in numeral or arithmetic result at the upper stage.

Description

【発明の詳細な説明】 く技術分野〉 本発明は、例えば電卓、キャッシュレジスタ等の電子機
器に於けるメモリー内容の表示方式に関するものである
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a method for displaying memory contents in electronic devices such as calculators and cash registers.

〈従来技術〉 これ迄、少なくとも2つの表示手段を設け、演算内容を
必要に応じであるいは順次表示手段に表示させ、演算途
中で演算内容のチェックを行うことができる電卓(特開
昭49−79143) 、又は、2つの表示部の一方に
置数あるいは演算内容を、他方に演算レジスタやメモリ
ーレジスタからの異なる内容を切換えて表示できる電卓
(特開昭5O−140232)が提案されている。
<Prior Art> Until now, there has been a calculator (Japanese Unexamined Patent Publication No. 49-79143) that is equipped with at least two display means, displays the calculation contents on the display means as necessary or sequentially, and can check the calculation contents during the calculation. ), or a calculator (Japanese Unexamined Patent Publication No. 50-140232) has been proposed which can switchably display a set number or operation contents on one of two display sections and a different contents from an operation register or a memory register on the other.

このように2段表示機能を有する電卓はメモリー内容を
保持させることによって演算結果を表示したま\メモリ
ー内容をも知り得るという利点がある。従って、このよ
うな上下2段表示電卓は、メモリー内容を表示するので
、常にメモリーへの累計を確認しながら計算ができるな
どの利点がある0 〈従来技術の問題点〉 ところで、このような上下2段表示電卓は常にメモリー
内容を表示するので、計算のプロセス。
As described above, a calculator having a two-level display function has the advantage that by retaining the memory contents, it is possible to see the memory contents while displaying the calculation results. Therefore, this kind of upper and lower display calculator has the advantage of displaying the memory contents, such as being able to perform calculations while always checking the cumulative total in the memory. The two-stage display calculator always displays the memory contents, so the process of calculation.

メモリーへの累計を確認できる利点があるが、一方メモ
リー計算を必要としない場合、あるいは不必要なメモリ
ー内容の場合など、常にメモリー内容が表示されている
ことによる表示の見誤り、煩わしさが生じる。例えば、
計算情報を上段に、時計情報を下段に表示させるように
した場合、計算モードに於ては表示の見誤りを生じる虞
れがある。
It has the advantage of being able to check the cumulative total in memory, but on the other hand, when memory calculations are not required or when the memory contents are unnecessary, the memory contents are always displayed, which can lead to misreading and nuisance. . for example,
If calculation information is displayed in the upper row and clock information is displayed in the lower row, there is a risk that the display may be misread in the calculation mode.

又ゲーム機能付電卓に於ても、計算モードに於てゲーム
関連情報を一方の表示部に表示させることは同様の問題
が生じる。
Also, in a calculator with a game function, a similar problem occurs when game-related information is displayed on one display section in the calculation mode.

〈発明の目的〉 本発明の目的は、メモリー表示部に於て表示されるメモ
リー内容を必要に応じて可視的に表示するか或いは表示
内容を消去するかを外部操作手段により選択的に切換え
制御できるようにした電卓、キャッシュレジスタ等の電
子機器に於けるメモリー内容表示方式を提供することで
ある。
<Object of the Invention> An object of the present invention is to selectively switch and control by external operation means whether the memory contents displayed on the memory display section are displayed visually or the displayed contents are erased as necessary. To provide a method for displaying memory contents in electronic devices such as calculators and cash registers.

〈実施例〉 以下、電卓(例えばゲーム機能付電卓)について採択し
た場合の一例について説明する。
<Example> An example of a case where a calculator (for example, a calculator with a game function) is adopted will be described below.

第1図において、1は電卓本体、2は本体に設例えば置
数内容あるいは演算内容が表示され、下段2Bにはメモ
リー内容が表示される。3は操作キ一群を示している。
In FIG. 1, 1 is the main body of the calculator, 2 is installed on the main body, and displays the contents of numbers set or the contents of calculations, and the contents of memory are displayed in the lower row 2B. 3 indicates a group of operation keys.

第2図は上記2段表示部の一例を示し、全セグメントが
示される。本例の場合、8桁分の日文字セグメントを上
下2段有しており、上段2Aは通常の電卓と同様の表示
を行うもので、M(メモリーL−(マイナス)、E(エ
ラー)のシンボルを有する。下段2Bはメモリー内容表
示部で、−(マイナス、″)シンボルを有する。図では
、メモリー内容表示部2Bの最下位桁の小数点が欠落し
ているが、例えば、ハードウェアーからの制約等で表示
セグメント数に限りがある場合、例えば、液晶ディスプ
レイ装置を用いるとき、コモン信号4木×表示信号34
本のマトリックス交点が136セグメントの場合、この
小数点は省略しても実用上問題がないことを示している
。又GAME I。
FIG. 2 shows an example of the above-mentioned two-tier display section, in which all segments are shown. In the case of this example, there are two rows of upper and lower rows of 8-digit Japanese character segments, and the upper row 2A displays the same as a normal calculator, with M (memory L- (minus) and E (error)). The lower row 2B is the memory contents display section and has a - (minus, '') symbol. In the figure, the decimal point at the lowest digit of the memory contents display section 2B is missing, but for example, the decimal point from the hardware When the number of display segments is limited due to constraints, for example, when using a liquid crystal display device, common signals 4 trees x display signals 34
This shows that if the matrix intersection of the book is 136 segments, there is no practical problem even if this decimal point is omitted. Also GAME I.

■はゲームの種類を示す表示セグメン)、GAME−O
VERはゲーム終了を示すセグメントである。
■ is a display segment indicating the type of game), GAME-O
VER is a segment indicating the end of the game.

第3図は本発明の一例のシステム構成ブロック図である
。図に於て、4は中央演算装置(CPU)で、演算アル
ゴリズムを格納する読出し専用のメモリ(ROM)5、
データ読み出し書込みメモリ(RAM)6を有し、また
インターフェース回路(■/F)7を介し、メモリ表示
選択キー8Aを有するキー人力装置8に接続されている
。RAM6の中で、Dはリードインした数値もしくは演
算結果を記憶するレジスタで、またEはメモリー内容記
憶用レジスタであり、さらにF、Gは表示用レジスタで
、このレジスタの内容がそのま\表示用バッファ(DS
P−BF)9を介して表示体(D S P)10に表示
される。こ5では、Fを上段表示用、Gを下段表示用の
レジスタとしている。
FIG. 3 is a system configuration block diagram of an example of the present invention. In the figure, 4 is a central processing unit (CPU), read-only memory (ROM) 5 for storing calculation algorithms,
It has a data read/write memory (RAM) 6, and is connected via an interface circuit (■/F) 7 to a key manual device 8 having a memory display selection key 8A. In the RAM 6, D is a register that stores lead-in numerical values or calculation results, E is a register for storing memory contents, and F and G are display registers, and the contents of this register are displayed as they are. buffer (DS
It is displayed on the display (DSP) 10 via the P-BF) 9. In this 5, F is used as a register for upper stage display, and G is used as a register for lower stage display.

第4図はメモリー表示キーCM−DSP Key)を操
作した時の動作を示すフローチャート、第5図は表示部
の動作を説明するためのフローチャートである。
FIG. 4 is a flowchart showing the operation when the memory display key (CM-DSP Key) is operated, and FIG. 5 is a flowchart for explaining the operation of the display unit.

まず、第4図において、メモリー表示キーが押されると
、RAM6内に設けられたフラグMの状態を反転させる
。つまりOならば1,1ならば0の状態へと反転する。
First, in FIG. 4, when the memory display key is pressed, the state of a flag M provided in the RAM 6 is inverted. In other words, if it is O, it is inverted to 1, and if it is 1, it is inverted to 0.

第5図では、フラグMが1か0かを判断しく Jl )
 、 iであればステップA2でRAM6内のEレジス
タの内容を解読し、Gレジスタへ転送することによって
表示下段へメモリー内容を表示する。フラグMの内容が
0であればステップA3で表示すブレスコードC図では
Xと表わす。)をGレジスタへ転送することによって表
示下段をブランキング状態にする。そしてステップA4
でDレジスタの内容を解読し、Fレジスタへ転送するこ
とによって、リードイン数値や演算結果を上段へ表示す
る。なお、F、Gレジスタ内の各ビットは表示セグメン
トと一対一に対応している。
In Figure 5, determine whether flag M is 1 or 0 (Jl)
, i, in step A2 the contents of the E register in the RAM 6 are decoded and transferred to the G register, thereby displaying the memory contents in the lower part of the display. If the content of flag M is 0, it is represented as X in the breath code C diagram displayed in step A3. ) is transferred to the G register to blank the lower part of the display. And step A4
By decoding the contents of the D register and transferring them to the F register, the lead-in numerical values and calculation results are displayed on the upper stage. Note that each bit in the F and G registers has a one-to-one correspondence with a display segment.

このように、メモリー表示選択キー(M−DSP)8A
を操作することによって、メモリー内容表示段を表示さ
せたり消去したりする事が極めて容易に実行できる。
In this way, memory display selection key (M-DSP) 8A
By operating the memory content display stage, it is extremely easy to display or erase the memory content display stage.

〈効 果〉 以上の説明で明らかなように、本発明によるととなく確
認することができ、しかも不必要時は簡単なキー等の外
部操作によりメモリー内容の表示を消去できるため、不
必要な表示による表示の見誤り、煩わしさを未然に解消
することができる。
<Effects> As is clear from the above explanation, according to the present invention, it is possible to confirm the contents of the memory at any time, and when unnecessary, the display of the memory contents can be erased by a simple external operation such as a key. It is possible to eliminate misunderstandings and annoyances caused by displays.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるメモリー内容表示方式を採用した
一例の電卓の外観図、第2図は同電卓の表示部の一例を
示す図、第3図は同電卓のシステム構成ブロック図、第
4図はメモリー表示選択キーを操作したときの動作を説
明するためのフローチャート、第5図は表示部における
動作を説明するためのフローチャートである。 1:電卓本体、2:表示部、2A:上段表示部。 2B二下段表示部、3:キー操作部、 4 :CPtJ
。 5 :ROM、6 : RAM、7 :インターフェー
ス。 8:キ一人力装置、9:表示用バッフ7 、10 m表
示装置○ 代理人 弁理士 福 士 愛 彦(他2名)第2図
FIG. 1 is an external view of an example calculator that employs the memory content display method according to the present invention, FIG. 2 is a diagram showing an example of the display section of the calculator, FIG. 3 is a system configuration block diagram of the calculator, and FIG. The figure is a flowchart for explaining the operation when the memory display selection key is operated, and FIG. 5 is a flowchart for explaining the operation on the display section. 1: Calculator body, 2: Display section, 2A: Upper display section. 2B lower display section, 3: key operation section, 4: CPtJ
. 5: ROM, 6: RAM, 7: Interface. 8: Single power device, 9: Display buffer 7, 10 m display device ○ Agent Patent attorney Yoshihiko Fukushi (and 2 others) Figure 2

Claims (1)

【特許請求の範囲】 (11置数或いは演算内容を表示するための置数・演算
内容表系部と、 メモリーの内容を表示するためのメモリー内容表示部の
少なくとも2つの表示部を有する電子機器であって、 上記メモリー内容表示部に於て、この表示部に表示され
るメモリー内容を可視的に表示するか或いは表示を消去
するかを選択的に切換え制御するための外部操作手段を
設けたことを特徴とするメモリー内容表示方式。
[Claims] (11) An electronic device having at least two display sections: a numeric value/operation content table system section for displaying numeric values or operation contents, and a memory content display section for displaying the contents of memory. The memory contents display section is provided with external operation means for selectively switching and controlling whether the memory contents displayed on the display section are visually displayed or erased. A memory content display method characterized by:
JP14659082A 1982-08-23 1982-08-23 Display system for memory contents Pending JPS5935266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14659082A JPS5935266A (en) 1982-08-23 1982-08-23 Display system for memory contents

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14659082A JPS5935266A (en) 1982-08-23 1982-08-23 Display system for memory contents

Publications (1)

Publication Number Publication Date
JPS5935266A true JPS5935266A (en) 1984-02-25

Family

ID=15411150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14659082A Pending JPS5935266A (en) 1982-08-23 1982-08-23 Display system for memory contents

Country Status (1)

Country Link
JP (1) JPS5935266A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234144A (en) * 2007-03-19 2008-10-02 Casio Comput Co Ltd Electronic computer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357926A (en) * 1976-11-05 1978-05-25 Canon Inc Electronic unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357926A (en) * 1976-11-05 1978-05-25 Canon Inc Electronic unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234144A (en) * 2007-03-19 2008-10-02 Casio Comput Co Ltd Electronic computer

Similar Documents

Publication Publication Date Title
JPS6217784B2 (en)
JPS5935266A (en) Display system for memory contents
US4389641A (en) Alphanumeric display
US4935889A (en) Multi-level display for small computer
US4447889A (en) Method for controlling display of output of a programmable device
JPS6356581B2 (en)
JPS6091488A (en) Data input device
US4777484A (en) Display control device
US4864530A (en) Display system for a compact electronic apparatus
JPS5924361A (en) Display system of date
JP3786141B2 (en) Electronic computer and verification control method
JPS60193065A (en) Electronic computer
JPS619682A (en) Hangul character input display processing system
JPS6338716B2 (en)
JPS63279291A (en) Data display
JPS619687A (en) Memory control system
JPS56153465A (en) Display system of minicomputer
US20030151571A1 (en) Liquid crystal display device capable of displaying large and small characters simultaneously
JPS59220859A (en) Electronic computer
JPS5878644A (en) Ergometer for bicycle
GB930531A (en) Improvements in and relating to devices for transferring digital data from a medium to a recording device
JPS62102351A (en) Electronic calculator
JPS62297928A (en) Electronic calculator
JPS6260022A (en) Keyboard
JPS617884A (en) Data processor