JPS5935055B2 - デ−タ処理システム - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は一般に計算機システムに関わり、特に、本来も
しくは生来の動作モードから、非本来のモードヘデイジ
タル計算機システムの切換を制御するためのハードウエ
アおよびフアームウエアを備えた計算機システムに関す
る。

従来技術 −般に電子的データ・プロセツサ（データ処理装置）が
処理すべき各プロセスまたは各プログラムは、全く異な
つた一連のステツプで記述されている。

これら一連のステツプは、複数の可変要素によつて指示
される。これら可変要素のうちの２つの要素としてデー
タ・プロセツサ内で利用可能なハードウエアおよび用い
られている文字構成が挙げられる。所与の電子的データ
・プロセツサの能力を最大限に活用ししかもプロセスの
実行に要する全機械時間を最少限にするように作成され
たプロセスまたはプログラムの実行は当該電子的データ
・プロセツサの生来モードもしくは本来モードの動作（
オペレーシヨン）と定義される。したがつて、特定のプ
ロセツサのために作成されるプログラムは、当該プロセ
ツサの本来モードで実行されるように作成することがで
きる。ところで、新しいデータ処理システムが開発され
導入される都度、該新しいデータ処理システムが古いデ
ータ処理システムの本来モードの動作用に作成されたプ
ログラムで動作するか否かに関連して常に問題が生ずる
。全く当然のことながら、新しいデータ処理システムは
、それより古いデータ処理システムには見られない新し
いハードウエアユニツトや新規なデータ・フローの考え
方を取り入れている。したがつて交換されるべき古いデ
ータ処理システムのために作成されたプログラムは、新
しいデータ処理システムの本来の動作モードでは作動し
得ない。したがつて、第１の格納されたプログラムに応
答して動作し本来の動作モードでデータ処理システムの
動作を指令すると共に、第２の格納されているプログラ
ムに応答して動作し、データ処理システムの代替えもし
くは非本来モードでの動作を指示し、その場合に上記第
１および第２のプログラムが１つのプロセスを構成して
いるデータ処理システムにおいては、上記のようにシス
テム内の２つのプログラムのうちの所望の１つを実行す
るために有効かつ効果的な切換手段を用いる必要がある
。

このような動作またはプログラム・モード切換に関する
技術は米国特許第３３７４４６６号および第３４４０６
１２号各明細書に開示されている。発明の目的 本発明の目的は、本来モードの命令および非本来モード
の命令を同じプロセツサで実行することを可能にするデ
ータ処理システムのための改良された動作モード切換方
式を提供することにある。

本発明のさらに他の目的は、本来モードの命令の実行と
１つまたは２つ以上の非本来モードの命令の実行との間
の切換を効率的に行なうことができる多重処理計算機シ
ステムを提供することにある。発明の要旨 本発明の目的は、多重処理計算機システム内で実行され
る各プロセスとそれぞれ１つずつ関連した複数のプロセ
ス制御プロツクを有する多重処理計算機システムを提供
することにより達成される。

各プロセス制御プロツクは、任意時点で１つのプロセス
の状態を特定するのに必要な情報を格納することができ
、それにより情報の損失を伴なうことなくプロセスを起
動したり再起動することができる。各プロセス、したが
つてまた各プロセス制御プロツクと関連し、装飾拡張テ
ーブルが設けられ、この装飾拡張テーブルは複数の記憶
場所を有しており、各記憶場所は例えば他のデータ・プ
ロセツサのエミユレーシヨン等に用いられる特定の機能
が所与のシステムで実行可能がどうかを指示する。本来
もしくは生来モードで通常は動作するデータ処理システ
ムは、本来モード動作（オペレーシヨンとも称する）か
ら非本来モード動作への切換のために本来モードの命令
を受取ることができる。この本来モードの命令は、装飾
拡張実行命令（ＺＸＤＥ）と呼称されるものであつて、
他のデータ・プロセツサのエミユレーシヨンのような特
定の機能やまた該特定の機能によつて実行されるべき動
作もしくはオペレーシヨンを指示するフイールドを備え
ている。このような装飾拡張命令が受容し得るフオーマ
ツトを有するか否かの判定に加えてさらに、装飾拡張テ
ーブルが装飾拡張命令により指定された特定機能の実行
可能性を定義し得ることを確認するためのチエツクが行
なわれる。このチエツクの結果、装飾拡張テーブル内の
選択された場所により実行可能であることの肯定指示が
与えられると、該特定の指定された機能が起動される。
実施例 以下添付図面を参照し、本発明の実施例に関し詳細に説
明する。

本発明のシステムはハードウエア／フアームウエア／ソ
フトウエア対応システムであるが、典型的には後述する
ようにハードウエア・システム環境で動作するものであ
る。

第１図を参照するに、本システムのサブシステムには、
プロセツサ サブシステム１０１．記憶サブシステム１
０２および１つまたは２つ以上の（実施例では３２個）
の周辺サブシステム１０３が含まれる。プロセツサ・サ
ブシステムは中央処理装置（ＣＰＵ）１０４および４個
までの入／出力制御装置（ＩＯＣ）１０５を備えている
。各周辺サブシステムは、周辺制御装置（ＰＣＵ）１０
６、複数のデバイス・アダプタ（ＤＡ）１０７ならびに
２５６個迄の周辺入／出力デバイス１０８を含む。記憶
サブシステム１０２はそれぞれ３２ないし５１２キロバ
イトの１ないし４個の半導体メモリ・モジユールから構
成されている。１．プロセツサ・サブシステム プロセツサ・サブシステム１０１においては、中央処理
装置もしくはＣＰＵｌＯ４がシステムの基本的な処理動
作もしくは演算を実行し、メモリ１０２と連絡をとる。

入／出力制御装置もしくは１０Ｃ１０５が、記憶サブ・
システム１０２と周辺制御装置１０６との間における全
ての情報交換を制御する。Ａ．中央処理装置（ＣＰＵ） 中央処理装置即ちＣＰＵは主メモリ同期装置１０９、バ
ツフア・メモリ１１０、演算装置１１１およびエミユレ
ーシヨン装置もしくは工ミニレータ１１２を含む。

主メモリ同期装置１０９は計算装置１１１、バツフア・
メモリ１１０および入／出力制御装置１０５間における
主メモリの使用の競合を回避する働きをなす。このよう
な主メモリ使用に関する競合は優先ベースで解決される
。入／出力制御装置は、最も高い優先度を有し、次に高
い優先度は演算装置からのメモリ書込みに与えられ、下
位の優先度はバツフア・メモリへのメモリ読込みに与え
られる。中央処理装置（以丁単にＣＰＵとも称する）は
また、主メモリ・アドレシング（アドレス指定）を制御
するアドレス制御装置（以下単にＡＣＵとも称する）１
３１ならびに主メモリの最も最近用いられたアドレスを
格納するのに用いられる補助メモリ（以下単にＡＳとも
略称する）１３２を備えている。バツフア・メモリ１１
０は主メモリの選択された領域を再生する小容量高速度
バツフア・メモリであつて、平均メモリ・アクセス時間
を減少するために演算装置と結合されている。各メモリ
読出し中、バツフア・メモリおよび主メモリ双方がアク
セスされる。取り込まれる情報が既にバツフア・メモリ
内に存在する場合には、主メモリ読出しを終末して、情
報はバツフア・メモリから取り込まれる。そうでない場
合には、主メモリ１０２から読み出される。この情報読
出し毎に、ＣＰＵｌＯ４は所望の情報を有している３２
バイトを取り込む。取り込まれた情報は、将来の使用の
ためにバツフア・メモリ内に格納保持される。バツフア
・メモリはソフトウエアに対してトランスペアレットで
あるので、任意時点で計算機システムを制御しているの
でプログラムは、該計算機が処理しづつある情報が、バ
ツフア・メモリから取り込まれたものであるか、あるい
は主メモリから取り込まれたものであるかを判定するこ
とはできない。演算装置１１１はＣＰＵにおける全ての
データ処理およびアドレス発生を司る。

演算装置内に設けられる典型的な制御メモリ（１３０）
は、システムの初期設定を行ない、ＣＰＵｌＯ４および
入／出力制御装置（以下単にＩＯＣとも略称する）１０
５を制御しかつ命令セツト（図示せず）を解読するフア
ームウエアを備えている（ＰｒｅｎｔｉｃｅＨａｌｌ社
発行のＳａｍｌｒＳＨｕｓｓＯｎ著の「Ｍｉｃ一ＲＯｐ
ｒＯｇｒａｍｍｉｎｇＰｒｉｎｃｉｐｌｅｓａｎｄＰｒ
ａｃｔｉｃｅｓ」を参照されたい）。制御メモリは、適
宜、科学的命令、試験ルーテーン、エミユレーシヨン・
パツケージまたは特殊目的機能を与えることができ、そ
れによつてプロセツサ・サブシステムの能力を拡張する
。１つのオプシヨン（任意選択事項）として、ＣＰＵは
ここで述べているシステム以外のシステムのエミユレー
シヨンを行なうことができる。

それに用いられる工ミニレータ１１２はフアームウエア
、ソフトウエア、そして或る種の事例においてはハード
ウエア要素とすることができる。．基本的機械構成 このハードウエアにおいては、典型的には３つの基本的
データ構成が用いられる。

即ちデータ・フオーマツトとソフトウエア監視レジスタ
と命令フオーマツトである。Ａ．データ・フオーマツト 情報はメモリとＣＰＵとの間で８つの並列ビツト・ベー
スで転送される。

情報の各８ビツト単位を１バイトと称する。またデータ
と共にパリテイもしくはエラー補正データも転送される
が、これはソフトウエアによつては実行できない。従つ
て本明細書において用いられる術語「データ」には、工
ラ一補正データの関連のパリテイは含まれない。Ｂ．バ
イト１バイト内のビツトは、左から右に向う方向に零な
いし７の番号が付されている。

バイトは個別処理または群処理される。２バイトで半ワ
ードが構成され、４バイトで１ワードが構成され、８バ
イトで２ワードが構成され、１６バイトで４ワードが構
成される。

これらのワードが命令を含む全てのデータに対する基本
フオーマツトである。Ｃ．データ表示全てのデータは２
進形態にあるが、２進データ、１０進データあるいは英
数文字データを表すものとして解釈することができる。

データ・ビツトは２進符号化１０進データの場合には４
ビツト１グループとして、英数文字データの場合には８
ビツト群として、また２進デイジツトの場合には１６ま
たは６４ビツト群として用いられる。データは、２進法
で記号の付いた固定小数点または不動小数点数として解
釈される。２ワードまでの連続ビツト数はまた１ビツト
列として取り扱われ得る。

英数文字群は、ＥＢＣＤＩＣで表わされる。代替え交換
コードとしてＡＳＣＩＩが用いられる。Ｄ．使用者に可
視のレジスタ（すなわちこれらのレジスタは使用者にア
ドレス指定され得る）第１図に示したＣＰＵｌＯ４には
３３の使用者が観察し得るレジスタが設けられている。

これらレジスタの内容が集合的にＣＰＵの状態を確定す
る。これらレジスタには次のような４つの種類のレジス
タがある（第２図参照）。１ 汎用レジスタ ２基準レジスタ ３科学的レジスタ（任意選択的な、即ちオプシヨナルな
レジスタである）。

４雑レジスタ Ｅ．汎用レジスタ 汎用レジスタ（以下単にＧＲとも略称する）２０１は、
固定小数点２進数およびビツト列を取り扱うのに用いら
れる。

典型例として、ＣＰＵｌＯ４には１６の３２ビツト汎用
レジスタＧＲＯないしＧＲｌ５が設けられる。これら汎
用レジスタＧＲ８ないしＧＲｌ５はまたインデツクス・
レジスタもしくは指標レジスタとしても使用可能である
。指標レジスタとして用いる場合には、これらレジスタ
はＸＯないしＸ７の参照番号を付けることにする。イン
デクシクグは、レジスタに格納されている３２ビツトの
２の補数整数を用いて行なわれる。Ｆ．基準レジスタ 基準レジスタ（以下ＢＲとも略称する）は命令カウンタ
１Ｃおよびスタツク・レジスタ２０２，２０３と同じフ
オーマツトを有する。

基準レジスタは、メモリの１部分を画定するためのアド
レス計算中に用いられるものである。典型例として８つ
の３２ビツトの基準レジスタＢＲＯないしＢＲ７が設け
られる。Ｇ．科学的レジスタ 科学的レジスタ（以下ＳＲとも略称する）は、不動小数
点数での計算のためのオプシヨン（任意選択）的な性質
のデバイスである。

典型例として４つの８バイト科学的レジスタが設けられ
ており、それぞれ参照記号ＳＲＯないしＳＲ３が付けら
れている。これら科学的レジスタは第２図に示したフオ
ーマツト２０４ないし２０５を有している。Ｈ．雑レジ
スタこの雑レジスタには次のような５つのレジスタが含
まれる。

フオーマツト２０２および２０３を有する命令カウンタ
フオーマツト２０７を有する状態レジスタ（Ｔレジスタ
と称される）スタツク・レジスタフォーマツドパ−２０
６を有する境界アドレス・レジスタフオーマツト２０８
を有するハードウエア制御マスク・レジスタ命令カウン
タ（ＩＣとも略称する）は、実行されづつある命令のア
ドレスを格納する３２ビツトレジスタである。

状態レジスタ（ＳＴＲとも略称する）２０７は、現在実
行されつつある手順に関する事実、例えば最も最近の演
算によりアンダーフロー（下位桁あふれ）が生じたかど
うかに関する事実を記録する８ビツトレジスタである。
Ｔレジスタとも称されるスタツク・レジスタは、現在働
いている手順もしくはプロセスと関連の後人れ先出しス
タツクの頂部に対するポインタを格納している。３２ビ
ツト・レジスタである。

これらスタツクは作業空間もしくは場所を提供すると共
に、局部変数を節減し、手続きの入力および情報の復帰
のための機構としての働きをなす。境界アドレス・レジ
スタ（ＢＡＲとも略称する）２０６は、ソフトウエアに
よりアクセス可能である最下位の絶対主メモリ・アドレ
スを特定する２８ビツト・レジスタである。このレジス
タはシステムのイニシアライゼーシヨン即ち初期設定中
にロードされて、ソフトウエアによつてのみ読み出すこ
とが可能である。ハードウエア制御マスク・レジスタ２
０８は、機械状態情報を記録する８ビツト・レジスタで
ある。１．命令フオーマツト 約２００の命令が用いられている。

もつともそれよりも大きい数または少い数の命令を利用
することもできる。各命令は４つの異なつた長さのうち
の１つの長さを有するが、常に偶数バイト長である点に
注意されたい。命令は連続した記憶場所に格納される。
最も左のバイトのアドレスは２の倍数であり、当該命令
のアドレスである。１つの命令の８つの上位ビツト（場
合によりビツト８ないし１１または１２ないし１５）は
、演算コードを表わし、他方残りのビツトは１つまたは
２つ以上のオペランドもしくは演算数を表す。

オペランドは、レジスタ指定子、変位指定子、アドレス
・シユラブル（論理アドレス）、直定値、即値、直定値
（即値リテラル値）とすることができる。オペランドの
種類および数は命令フオーマツトによつて定まる。１．
システム構成 Ａ．ジヨブ・ステツプおよびタスク 計算機システムによつて実行される作業は、外部的に、
ジヨブ制御言語を介して一連のジョブ・ステツプにより
画定される。

１つのジヨブ・ステツプは、ハードウエア資源が割り当
てられる１つの作業単位である。

典型的には、ジヨブ・ステツプはいくつかのタスクから
構成される。タスクは、並列にではなく実行される命令
の流れからなる使用者画定作業の最小単位である。Ｂ．
プロセス タスクおよびジヨブ・ステツプに関する使用概念は、そ
れぞれプロセスおよびプロセス群によりハードウエアに
提示される。

１つのプロセスは、ＣＰＵによつて非同期的に実行する
ことができる順序化された命令シーケンスとして定義さ
れる（即ちいくつかのプロセスが能動であつて、ＣＰＵ
を強要することができるが、しかしながら実際には１つ
の時点では１つのプロセスしか実行されない）。

また、プロセス群とは、１つのジヨブ・ステツプを実行
するのに必要な関連プロセスの集合をいう。Ｃ．プロセ
ス制御プロツクおよびシステム・ベースプロセスはその
実行中、いろいろな時点においてＣＰＵ制御を放棄し得
るので、ＣＰＵ状態を保存するために主メモリ内の格納
領域もしくは記憶領域がプロセスに対して利用可能であ
る。

この状態情報は、プロセスが再びＣＰＵの制御を受ける
以前に、ＣＰＵを予め条件設定するのに用いられる。１
つのプロセスに割り当てられる記憶領域もしくは格納領
域がプロセス制御プロツク（ＰＣＢとも略称する）４０
０と称される。

１つのＰＣＢに格納されるデータには、当該プロセスに
割り当てられたメモリ領域（アドレス領域）のアドレス
、全ての関連のレジスタの内容および当該プロセスの状
態が含まれる。

従つて１つのＰＣＢは、情報の損失を伴なうことなく、
１つのプロセスの開始または再開始に必要な情報のため
の一時的記憶領域としての働きをなす。各ＰＣＢはハー
ドウエアに可視であり、システムの初期設定中展開され
るハードウエア・テーブル群を介して動作中のシステム
によりアドレス可能であり、かつシステムの動作中変更
可能である（第５図参照）。システム基準と称する絶対
主メモリ領域が存在する（第５図および第６図参照）。

この領域はフアームウエアによつて実現されるものであ
り、書込み不可能な読出し専用の基準アドレス・レジス
タ（ＢＡＲとも略称する）５０１を介してアクセス可能
である。システム・ベース５０２は、それぞれ現在実行
中のプロセスに対するジヨブ・ステツプ番号およびプロ
セス群番号（Ｊ．Ｐ）を含む多数のシステム属性を有し
ている。このシステム・ベースに含まれる他の属性は、
Ｊ−テーブル５０３として知られているハードウエア定
義データ構造に対するポインタである。このテーブルは
、現在システム内にある各ジヨブ・ステツプのためのエ
ントリを格納している。Ｊテーブル５０３内の各エント
リは、やはりハードウエア定義データ構造である関連の
Ｐ（プロセス）テーブル５０４に向けられている。この
Ｐテーブルはプロセス群を定義するものであつて、プロ
セス群内の各プロセスのためのエントリを格納している
。各Ｐテーブルのエントリは、ＰＣＢ４ＯＯに向けられ
ている。第５図を参照するに、演算装置１１１（第１図
参照）の演算部５０６を介してＪ番号により割り出され
るＪテーブル・ポインタ５０５は、Ｊテーブルのエント
リ５０３に対するアクセスを可能にする。このエントリ
は、演算装置５０６を介してＰ番号により割り出されて
、Ｐテーブルエントリ５０４へのアクセスを可能にする
Ｐテーブル・ポインタを格納している。Ｐテーブルエン
トリは現在実行中のプロセスのＰＣＢに対するポインタ
５０７を格納している。従つて、動作中のシステムは、
ＢＡＲ５Ｏｌの内容を用いて、活動中のＰＣＢにアクセ
スすることができかつ関連の（Ｊ．Ｐ）論理名が与えら
れれば他のＰＣＢにアクセスすることが可能である。こ
こに開示した計算機システムは、相互干渉または許容さ
れない仕方での相互アドレス空間の共使用から、プロセ
スを保護することにより、データおよび手順もしくは手
続きの保護を保証する。

この保護は、メモリのセグメント化およびリング・シス
テムによるアドレシング可能性の制約によつて達成され
る。セグメント・テーブルはシステム内のいろいろなプ
ロセスのアドレス空間を分離する。

プロセスは実行中セグメント化されたアドレス即ち区分
化されたアドレスを常に用いる。セグメント化された（
区分化された）アドレスはセグメントもしくは区分内で
セグメント番号および相対アドレスからなる。ハードウ
エアは、或るプロセスによつて使用されるアドレスが当
該プロセスに割り当てられたアドレス空間の１部である
かどうかをチエツクする。当該アドレスが規定のアドレ
ス空間外のものであれば、除外が生ずる。ハードウエア
は、関連プロセスのセグメントもしくは区分テーブルを
用いるので、他のプロセスのアドレス空間内のデータを
参照することはできない。従つて、或るプロセスまたは
プロセス群が他のプロセス群に属する構成要素即ちエン
テイテイ一を参照することは不可能である。一般にシス
テム内のアドレス空間の重り合いは全てのプロセスによ
つて共用されるセグメントもしくは区分に対して生ずる
。

これら共用セグメントは、アドレス競合もしくは衝突を
起さないようにチエツクを行なうシステム・プログラム
によつて創成されるものである。従つて、セグメント化
は使用プログラム相互を保護しかつ稼動しているシステ
ムを使用者のプログラムから保護する。Ｄ．手続き呼出
し（コール）手続きの呼出しは、本発明のシステムの重
要な機能である。

手続き呼出しは、１つの手続きから他の手続きへの遷移
に用いられると共に、使用者の手続きでシステムのサー
ビスを受けることならびに動作中のシステム内にモジユ
ーラ構造を達成するのを可能にするのに用いられる。手
続き呼出しは命令およびスタツクと称されるハードウエ
アで認識された構成要素によつて行なわれる。．プロセ
ス管理および同期ここに開示するシステムは、ソフトウ
エア、ハードウエアおよびフアームウエアの組合わせを
用いたオペレーテイング・システムにより制御される多
重処理動作のためのものである。

ソフトウエアはプロセスを創成したり削除したりする働
きをなし、他方ハードウエアおよびフアームウエアはＣ
ＰＵでの処理を行なう。さらに、ソフトウエア、ハード
ウエアおよびフアームウエアの組合わせがプロセス間の
同期を司る。プロセスは、必ずしも常にではないが、通
常、関連のジヨブの取り扱い中入／出力動作の開始およ
び終末時ならびにシステムによつて必要と見做される目
的のための他の時点で起動および停止される。

したがつて、関連のプロセスを効率的に起動および停止
したりプロセス間の情報を交換するために通信系統が必
要である。ここに開示するハードウエア・システムは、
プロセス間に通信リンクを設けるためにセマホア（Ｓｅ
ｍａｐｈＯｒｅ）と称する内部メツセージを発生する。
Ｂ．プロセスのデイスパツチ プロセスは、実行中プロセスの作用で自ら他の状態に移
行したりあるいは他のプロセスの作用により強制的に１
つの状態から他の状態に移行せしめられる。

デイスパツチヤとして知られているＣＰＵのフアームウ
エアは、状態間におけるプロセスのトランザクシヨンを
制御する。デイスパツチヤは、レデイ状態または待機状
態にあるプロセスを操作するために（後述する）持ち行
列を利用する。プロセス制御プロツク構造 第４図を参照するに、この図にはプロセス制御プロツク
（ＰＣＢとも称する）のフオーマツトが示されている。

プロセス制御プロツク４００は、ＣＰＵ状態を保存する
ためのプロセスに対して利用可能なように主メモリに設
けられた記憶領域である。或るＰＣＢへのアドレシング
は、第５図と関連して後述するようにして行なわれる。
ＰＣＢポインタ５０７（第５図）は、第４図の記憶場所
０におけるプロセス制御プロツクＰＣＢを指している。

記憶場所０から下向きの方向に記憶場所は４バイトずつ
増加して設けられ、他方上向きの方向においては８バイ
トずつ増加して設けられている点に注意されたい。下向
きの記憶場所は、記憶場所０を基準にして正方向である
とし、他方記憶場所０から上向きの方向における記憶場
所は負方向の記憶場所であるとする。上向きの記憶場所
は任意選択的性質のものであつて、プロセス制御プロツ
クに設けてもあるいは設けなくてもよい。また記憶場所
１４８ないし１７６も任意選択的な性質のものである。
なお記憶場所の下に設けた数字は、プロセス制御プロツ
クＰＣＢの基準記憶場所０からのバイト数の変化を示す
ものであつて、一般の図面に用いられているような要素
識別参照番号とは混同してはならない。バイトＯから１
６まで（但しバイト１６は含まない）には、４つのプロ
セス主ワードＰＭＷＯないしＰＭＷ３が格納され、各プ
ロセス主ワードＰＭＷは４バイト長である。プロセス主
ワード零はバイトＯないし３を占拠し、４部からなる。
即ち能力もしくは資格バイトと、優先バイトと、状態バ
イトおよび装飾拡張バイトＤＥＸＴの４部である。プロ
セス主ワードＰＭＷ３はＰＣＢ４ＯＯにおいてバイト１
２ないし１５を占め、そして装飾拡張テーブルを指す。

ＤＥＴＳＺフイールドは、テーブル内の記述項の数を定
義するものであり、このフイールドが零である場合には
、当該プロセスに対して拡張は許されない。ＤＥＴＡフ
イールドは、１６バイト単位の装飾拡張テーブルの絶対
アドレスであり、ＤＥＴＳＺ！）５０でない場合にのみ
有意味である。装飾拡張テーブルはＤＥＴＳＺエントリ
から構成される。各エントリは１バイトの大きさである
。このテーブルのＤＥＸＴ番目の記述項は、当該プロセ
スが装飾拡張モードＤＥＸＴで動作できることを定義す
る。ＤＥＸＴ番目のバイトがＯである場合には、当該番
号の装飾拡張ＤＥＸＴは許容されず、他方ＤＥＸＴ番目
のバイトが１である場合には、当該番号の装飾拡張ＤＥ
ＸＴは許容される。Ｏおよび１以外のＤＥＸＴの値はエ
ラーである。ＰＣＢ４ＯＯのバイト１６ないし２３は、
それぞれ２つのアドレス空間ワードＡＳＷＯおよびＡＳ
Ｗｌを有しており、各ＡＳＷはセグメント・テーブル・
ワードの１つのアレイを指すポインタを格納している。

セグメント（区分）テーブル・ワードのアレイの大きさ
は、１つのアレイ内のセグメント（区分）テーブル・ワ
ードの数によつて定義され、典型的には、ＡＳＷＯの場
合には６つのセグメント・テーブル・ワードを含み、そ
してＡＳＷｌの場合には８つのセグメント・テーブル・
ワードを含む。ＳＴＷＳＺフイールドは、セグメント・
テーブル・ワードのアレイの大きさを表示する。セグメ
ントテーブル・アレイのフイールドＳＴＷＡは、１６バ
イトの単位で当該アレイの絶対アドレスＳＴＷＡを格納
する。即ち、該アレイの絶対アドレスはバイト数で、Ｓ
ＴＷＡの１６倍である。ＰＣＢのバイト２４ないし２７
は、例外ワードＥＸＷを格納する。

この例外ワードは或るプロセス例外に続いて行なわれる
べきアクシヨンをプロセス主ワードＰＭＷ２に格納され
ているクラスに従がつて定義する例外クラス・テーブル
に向いたポインタ（ＳＥＧ，ＳＲＡ）を格納している。
例外ワードＥＸＷ（７）ＭＢＺフイールド１０２８はＯ
でなければならない。ＰＣＢ４ＯＯのバイト３２ないし
３５は、時としてＣＣとも称される命令カウンタ内容ワ
ードＣＷを格納する。

バイト３６ないし３９のＭＢＺフイールドはＯでなけれ
ばならない（ＭＢＺフイールドは常にＯであるはずのフ
イールドを指示する）。

ＭＢＺワードは、名称にＰからＰＣＢがアクセスされる
都度試験される。Ｏでない場合には、不適確なＰＣＢ例
外が生起する。スタツク基準ワードＳＢＷＯ−２は、プ
ロセス制御プロツク４００内のバイト４０ないし５１を
占める。

プロセス制御プロツク４００のバイト５２ないし８３は
、基準レジスタ保存領域のために設けられたスペースも
しくは空間（８ワード）である。

バイト８４ないし１４７は、全べての汎用レジスタの値
を保存するのに用いられる保存領域（１６ワード）であ
る。バイト１４８ないし１７９は、科学的レジスタの内
容を保存するのに用いられる保存領域（８ワード）であ
る。ＰＭＷＯワードにアカウンチング・モード・ビツト
がセツトされた時には、時間アカウンチングの目的で、
ＰＣＢＯアドレスより上方のＰＣＢ４ＯＯに５つの倍長
ワードが設けられる。

第４図に示されるように、これら倍長ワードの一つは、
プロセスが走行状態にあつた時のプロセツサの総量を特
定するＲＵＡである。

システム基準構造 第６図を参照するに、この図にはシステム基準フオーマ
ツト６００が示されている。

このシステム基準は絶対主メモリ内にあり、フアームウ
エアによつて展開され、そして読出し専用の境界アドレ
ス・レジスタ（ＢＡＲとも称する）を介しアクセス可能
である。境界アドレス・レジスタ（ＢＡＲ）は、ハード
ウエアのために主メモリ内に保存された領域の下側にあ
つて、このハードウエアのために保存された記憶領域お
よびシステム基準フオーマツト６００を分離している。
第６図を参照するに、システム基準フオーマツト６００
は、現在実行中のプロセスのプロセス群番号Ｐおよびジ
ヨブ・ステツプ番号Ｊを含む多数のシステム属性量を格
納している。プロセスＪ，Ｐの論理名から対応のプロセ
ス制御プロツクＰＣＢの対応アドレスが求められる。Ｊ
テーブルの大きさおよびアドレスは、Ｊテーブル・ワー
ド（ＪＴＷ）の内容によつて定められる。このワードは
、ＢＡＲレジスタにより定められるアドレスに記憶され
ている。各Ｊテーブルのエントリは、Ｐテーブル・ポイ
ンタに１６を乗することによつて得られるＰテーブルの
絶対アドレスを定める。Ｐテーブルの大きさ（ＰＴＳＺ
）は、Ｐテーブルのエントリの数を定める。ＰＴＳＺは
８ビツトの正の整数であり、典型的にはＯから２５５に
変化し得て、Ｐテーブル内のエントリ数を表示する。Ｐ
がＰＴＳＺよりも大きい場合には、［Ｐテーブル外」例
外が生起する。Ｐテーブルの各エントリは、プロセス制
御プロツク・ポインタに１６を乗することによりプロセ
ス制御プロツクＰＣＢの絶対アドレスを定義する。シス
テム基準フオーマツト６００のアドレスＢＡＲに４を加
えたアドレスには、Ｇテーブル・ワード（ＧＴＷ）のフ
オーマツト・バイトが格納されている。

Ｇセグメント・テーブル（Ｇ区分テーブル）の大きさお
よびアドレスは、Ｇテーブル・ワード（ＧＴＷ）の内容
によつて定まる。Ｇテーブルの大きさ（ＧＴＳＺ）は、
典型的には２５５までであるＧテーブル内のエントリの
数を定める。ＧＴＳＺは８ビツトの正の整数である。「
Ｇテーブル外」例外は、Ｇ番号がＧＴＳＺよりも大きい
場合に生起する。Ｇテーブルの絶対アドレスは、Ｇテー
ブル・ポインタに１６を乗することによつて得られる。
Ｇセグメント（区分）テーブルエントリのフオーマツト
は２ワードの大きさ（８バイト）を有しておつて、Ｇセ
グメント記述子と称される。第６図に示したシステム基
準フオーマツト６００を再び参照するに、ＢＡＲ＋８と
ＢＡＲ＋４４との間には、９つのシステム例外セル・ワ
ードが格納される。

システム例外が生起した場合に関連プロセスヘメツセー
ジを伝達するためにセマホアが用いられるので、これら
セマホアに対するポインタは、それぞれシステム例外セ
ルと称される９つの記憶場所（システム例外クラス毎に
１つずつ設けられる）に格納されている。システム・ベ
ース・フオーマツト６００のＢＡＲ＋４４に位置するチ
ヤンネル例外セルは、上に述べたシステム例外セルに類
似のフオーマツトを有しておつて、チヤンネル例外が生
起した時に関連プロセスにメツセージを伝送するのに用
いるセマホアのシステム名ＧＤが格納されている。

内部プロセス行列語１ＰＱＷが第６図に示されたＢＡＲ
＋４８に配されている。ＩＰＱＷ語はプロセス準備行列
Ｑ／ＰＲ／ＲＤＹのヘツドを指し示す。この行列は準備
状態にあるすべてのプロセスの身元（プロセス・リンク
ＰＬ）を含む。制御装置第７ａ図ないし第７ｃ図を参照
するに、これらの図には制御装置の詳細が示されている
。

この制御装置は、中央処理装置即ぢＣＰＵから切り離し
て示されているが、実際にはＣＰＵの１部であつて、制
御記憶装置（ＣＳＵとも略称する）１３０１、制御メモ
リインターフエース・アダプタ（ＣＩＡとも略称する）
１３０２および関連のデバイス、制御メモリ・ローダ（
ＣＳＬとも略称する）１３０３ならびに制御／ロード・
デバイス（ＣＬＵとも略称する）１３０４から構成され
ている。制御メモリ装置ＣＳＵｌ３Ｏｌは、制御メモリ
ローダ（ＣＳＬ）１３０３から、ＣＬＵｌ３Ｏ４および
制御メモリ・インターフエース・アダプタ（ＣＩＡ）１
３０２を介してマイクロ命令を受ける。

通常の動作条件下においては、マイクロプログラムはシ
ステムの初期設定中外部源からロードされて、機械の永
久的な制御機能を司る。しかしながら、制御メモリ装置
（ＣＳＵ）１３０１は、いろいろなＣＰＵｌ３Ｏ６（第
１図のＣＰＵｌＯ４に対応）の動作モードに対処し得る
ように再ロードおよび初期設定を可能にする能力を有し
ている。ＣＳＵｌ３Ｏｌの制御下で次に述べるようなＣ
ＰＵの動作モードが可能である。即ち、（ａ）本来のモ
ード、（ｂ）エミユレーシヨン・モード、（ｃ）本来／
エミユレーシヨン同時モード、（ｄ）診断モードである
。この能力（ま、ＣＰＵに常駐するマイクロ命令が、エ
ミユレーシヨン装置１３１６、演算論理装置（ＡＬＵ）
１３１７、命令取込み装置（ＩＦＵ）１３１８、アドレ
ス制御装置（ＡＣＵ）１３１９およびデータ管理装置（
ＤＭＵ）１３２１のような全ての他ＣＰＵ機能装置の動
作を制御するのに用いられるマイクロ演算源であるとこ
ろから可能である。なおＣＰＵｌ３Ｏ６のプロツク内に
は、既述の汎用レジスタ１３０７、基準レジスタ１３０
８、科学的レジスタ１３０９、Ｔレジスタ１３１０、状
態レジスタ１３１１、命令カウンタ（Ｃ）１３１２およ
びハードウエア制御マスク・レジスタ１３１３が示され
ている。典型例として、制御メモリ装置（ＣＳＵ）１３
０１は、読出し／書込みランダム・アクセス・メモリ（
ＲＡＭ）と混成されたＫ型のバイポーラ集積回路形態に
あるプログラマブルな読出し専用メモリ（ＰＲＯＭ）で
ある。

この制御メモリ装置は、典型的には、１５０ナノ秒の読
出しサイクルを有しかつ４５０ナノ秒の書込みサイクル
を有している。この制御メモリの各記憶場所は、（追つ
て詳述する）８４ビツト・マイタロ命令ワードを格納す
る。そして各マイクロ命令ワードは１つのＣＰＵサイク
ルを制御する。制御メモリ装置（ＣＳＵ）１３０１の制
御メモリの各記憶場所で、その内容はマイクロ・デコー
ダによつて解読され、それによりマイクロ制御信号が発
生される。これらマイクロ制御信号の各々はＣＰＵ内に
特定の動作（詳細は後述に譲る）を実行せしめる。各マ
イクロ命令ワード（追つて詳述する）内で記憶場所を群
化することにより、特定のＣＰＵ演算もしくは命令を実
行することができる制御メモリ・シーケンスが得られる
。

各命令がＣＰＵによつて開始されると、演算コード内の
或るビツトは制御メモリ起動シーケンスを決定するのに
用いられる。命令解読機能によりセツトまたはりセツト
される或る種のフロツプス（ＦｌＯｐｓ）（図示せず）
の試験に当つて、制御メモリは必要に応じ、より特定の
シーケンスに分岐することができる。制御メモリ・イン
ターフエース・アダプタ（ＣＩＡ）１３０２は、制御メ
モリ装置１３０４、データ管理装置（ＤＭＵ）１３２１
、アドレス制御装置（ＡＣＵ）１３１９、および演算論
理装置（ＡＬＵ）１３１７と通信して、第７ｂ図に示し
た制御メモリ１３３３の動作を指示する。

ＣＩＡｌ３Ｏ２は、制御メモリ・アドレス修理のための
論理、試験、エラーチエツク、およびハードウエア・ア
ドレス発生を行なう。このハードウエア・アドレス発生
は一般に、エラーシーケンスの出発アドレスを発生する
ためまたは初期設定シーケンスのために用いられるもの
である。データ管理装置（ＤＭＵ）１３２１は．第１図
に示した主メモリおよび（または）バツフア・メモリと
ＣＰＵｌ３Ｏ６との間の接続（インターフエース）を行
なう。

またこのＤＭＵｌ３２ｌは．どの装置が他の装置によつ
て要求されている情報を格納しているかを認識して，こ
の情報を適当な時点でＣＰＵレジスタに駆動する働きを
なす。またこのデータ管理装置即ちＤＭＵは．部分的書
込み動作中．マスキングを行なう。命◆取込み装置（Ｉ
ＦＵ）１３１８は．ＤＭＵｌ３２ｌ．ＡＣＵｌ３ｌ９．
ＡＬＵｌ３ｌ７およびＣＵＳｌ３Ｏｌと接続され，ＣＰ
Ｕに命令を供給する役割をなす。

この命◆取込み装置は．現在実行中の命令の完了前にそ
のレジスタに次の実行されるべき命令を有している。こ
の目的で．命令取込み装置（ＩＦＵ）１３１８は．通常
１つ以上の命令を格納している１２バイトの命令レジス
タ（図示せず）を備えている。さらに．ＩＦＵ（μ．Ｃ
ＳＵの制御下で．命令が実際に必要とされる前に．主メ
モリから命令情報を要求し．それによりその１２バイト
命令レジスタを常時更新する。このようにして命令は通
常用いられない記憶サイクルで予め取り込まれる。命令
取込み装置はまた．各命令を解読し．他の装置に対して
命令の長さおよびフオーマツトを報知する。アドレス制
御装置（ＡＣＵ）１３１９は．ＣＩＡを介してＩＦＵ．
ＡＬＵ．ＤＭＵおよびＣＳＵと通信する。

ＡＣＵｌ３ｌ９は．ＣＰＵにおける全てのアドレス発生
を司る。装置への転送．装置からの転送あるいは装置内
での転送を含めＡＣＵの全ての動作は．ＣＳＵのマイク
ロ動作および論理によつて指示される。ＡＣＵの通常の
サイクルは命令の種類ではなく．むしろ命令のアドレス
の種類に依存する。アドレスの種類に依存して．ＡＣＵ
は命◆内の各アドレスに対し異なつた演算を行なうこと
ができる。ＡＣＵはまた．典型的には．最も最近用いら
れた８つのメモリ・セグメントの基底アドレスならびに
そのセグメント番号を記憶する連想メモリ１３１９ａを
備えている。メモリ要求がなされる都度．連想メモリ内
容に関してセグメント番号のチエツクが行なわれ．それ
により当該セグメントの基底アドレスが既に発生されて
格納されているかどうかを決定する。基底アドレスが連
想メモリ１３１９ａに格納されている場合には．このア
ドレスが絶対アドレス発生に用いられ．それにより相当
大きな時間量が節減される。基底アドレスが連想メモリ
１３１９ａに格納されていない場合には．該基底アドレ
スは主メモリ・テーブルにアクセスすることにより発生
される。しかしながら．セグメントの基底アドレスが発
生された後には．この基底アドレスは将来の参照の目的
でセグメント番号と共に連想メモリに格納される。ＡＣ
Ｕ．ＩＦＵ．ＤＭＵおよびＣＳＵには．演算論理装置（
ＡＬＵとも称する）１３１７が接続されている。このＡ
ＬＵの主たる媚旧ま．ＣＰＵから要求される演算ならび
にデータ処理を行なうことにある。このＡＬＵの動作は
完全に．制御メモリ装置（ＣＳＵ）１３０１からのマイ
クロ演算制御信号に依存する。ＡＬＵｌ３ｌ７およびＣ
ＳＵｌ３Ｏｌには．スクラツチ・パツド・メモリ装置（
ＬＳＵとも略称する）１３１５が接続されている。

このメモリ装置ＬＳＵは時として局部記憶装置とも称さ
れる。このメモリ装置ＬＳＵは典型的には２５６個の記
憶場所（１つの記憶場所毎に３２ビツト）を有する固体
メモリと該メモリのための読出し／書込み論理部とから
構成されている。このスクラツチ・パツド・メモリ１３
１５はＣＰＵ制御情報および保守件もしくは保全性情報
を記憶するのに用いられる。さらに．このスクラツチ・
パツド・メモリ１３１５は．主としてオペランドならび
にデータ処理中の部分的結果の一時的記憶に用いられる
作業記憶場所をも有している。また．ＡＬＵｌ３ｌ７に
は．典型的には．計算機システムのいろいろな状態（雑
状態とも称する）を格納するための６４個のフリツプ・
フロツプからなる補助メモリ１３１７ａも接続されてい
る。ＣＰＵはまた．クロツク装置１３２０をも有してお
り．本質的には２クロツク・システムで動作する。

第１のクロツク・システムでは．制御インターフエース
・アダプタ（ＣＩＡ）１３０２のためのタイミングが発
生され．第２のクロツク・システムでは中央処理装置即
ちＣＰＵ内の機能単位の動作のためのタイミング・パル
スが発生される。次に゛第７ｃ図を参照するに，この図
には匍脚メモリ・ワード１３２５のフオーマットが示さ
れている。制御メモリ・ワードは典型的には８４ビツト
幅であつて．６つの主フイールドに分割されている。こ
れらのフイールドは次のとおりである。Ａ．シーケンス
型フイールド１３２６（３ビツト）Ｂ．分岐および（ま
たは）マイクロ演算１３２７（２３ビツト）Ｃ．定数発
生および先行き１３２８（１４ビツト）Ｄ．母線へのデ
ータ１３２９（８ビツト）Ｅ．マイクロ演算１３３０（
３２ビツト）およびＦ．チエツク１３３１（４ビツト）
より詳細には．Ｆｂｌ脚メモリ・ワード１３２５の３ビ
ツトのＥフイールドがシーケンス制御フイールドとして
用いられる。

本実施例の計算機システムにおいては．典型的として．
７つの異なつたシーケンス型と１つの予約された型があ
る。第７ｂ図のプロツク１３３５を参照するに．Ｅフイ
ールドが２進「０」．「１」または［２」に等しい場合
には．次のアドレスを発生するためにマイクロ命＋１３
２５の分岐フィールドＡ，Ｂ，Ｃ，ＤおよびＬが用いら
れる。ＫＳレジスタ１３３７の最初の６ビツトは．Ｂフ
イールド．Ｃ試験結果．Ｄ試験結果およびＬフイールド
と共に．次のマイク口命令の次のアドレスを発生するた
めに用いられ．このアドレスはアドレス・レジスタＫＳ
ｌ３３７にロードされる。Ｅフイールドが２進「４」に
設定されている場合（プロツク１３３５参照）には．選
択される次のアドレスは割込み復帰レジスタＫＡｌ３３
９から取り出される。ＫＡレジスタに格納されているア
ドレスは．ハードウエア割込みが生起した場合に．次の
アドレス発生論理によつて発生されるアドレスである。
Ｅフイールドが２進［５」にセツトされている場合には
．分岐はマイクロプログラム・サブルーチンからの復帰
を開始するのに用いられる。割込み復帰レジスタＫＲｌ
３４６の内容が用いられる場合には．次の制御メモリ・
アドレスとして用いられるものである。割込み復帰レジ
スタ１３４６は．制御メモリ命令を発生することにより
ロードされる。この制御メモリ命◆もしくは指令は．現
在ＫＳレジスタ１３３７に格納されている制御メモリ・
アドレスにインクレメンタ１３３８からの１を加えられ
てＫＲレジスタ１３４６にロードされるものである。Ｋ
Ｔ復帰分岐レジスタ１３４７に由り．１レベルのネスチ
ング・サブルーチーン能力が与えられる。ＫＲレジスタ
１３４６がロードされる都度６該ＫＲレジスタの古い内
容は．マイクロプログラム復帰が要求される毎にＫＴレ
ジスタ１３４７に転送される。ＫＴレジスタの内容はＫ
Ｒレジスタに転送される。ＫＵレジスタ１３４０により
第３レベルのネスチング・サブルーチーン能力が与えら
れる。そしてＫＶ復帰分岐レジスタ１３４９によつて第
４１ノベルのネスチング・サブルーチーン能力が与えら
れる。制御メモリ・ワードのＥフイールドが２進「６」
にセツトされている場合には．アドレスされる次の制御
メモリ・ワードは．ＫＳレジスタ１３３７に格納されて
いる現在のアドレス（こインクレメンタ１３３８で１を
カロえたものｌこ等しい。Ｅフイールドが２進「７」に
セツトされると．ＣＳＵｌ３Ｏｌに診断モードに入り．
次のアドレスは現在のアドレスに１をカロえたものにな
る。上に述べかつプロツク１３３５に示した次の制御メ
モリ・アドレスへの分岐のシーケンス都脚に加えて．第
７ｂ図のプロツク１３３６で示すようなハードウエアに
より発生されるシーケンス制御がある。

なおプロツク１３３５および１３３６は実際にはハード
ウエア・レジスタであり．図はマイクロ命令ワードがと
り得る異なつた形態を示すように描かれている点に注意
されたい。ハードウエアで発生される分岐は．Ｅフイー
ルドを抑制して．固定のアドレスを制御メモリ・アドレ
ス・レジスタＫＳｌ３３７に強制的にロードする（エラ
ー．初期設定．制御メモリ走査．等々のような）オーバ
ーラード条件である。この分岐は．１クロツク期間割込
み線を高レベルにし（図示せず）．かつＥフイールドの
制御下で発生されたであろうところのアドレスを割込み
復帰レジスタＫＡｌ３３９に格納することによつて行な
われる。ハードウエア発生アドレスは．制御メモリ・ア
ドレス・レジスタにロードされる。或る種のハードウエ
ア／フアームウエア発生割込みは．割込み条件が満足さ
れる迄同じクラスの追加の割込みの実行を阻止する割込
み阻止フリツプ・フロツプ（図示せず）より高い優先度
をとる場合がある。フアームウエア制御下にあるシーケ
ンスに対し割込み阻止フリツプ・フロツプのりセツトを
制御するためのフアームウエア・マイクロ動作が存在す
る。ハードウエア制御下にあるこれらのシーケンスで自
動的に．シーケンスの終末で阻止フリツプ・フロツプの
りセツトが行なわれる。優先度でリスト・アツプした次
の条件が存在する。６４路の分岐において．Ｃフイール
ドは６４の試験のうちの１つのための６ビツト試験フィ
ールドであり．Ｄフイールドは６４の試験のうちの１つ
の試験のための６ビツト試験フイールドであり．そして
Ｌフイールドは最下位ビツトである。

Ｋフイールド１３２８は１４ビツト・フイールドであつ
て．そのうち６ビツトは定数フィールドであり．４ビツ
トは定数もしくは操作フイールドのためのものであり．
そして４ビツトは定数の操作フイールドである。母線デ
ータ・フイールド１３２９は．ＱＭＢ母線１３４４のＱ
Ａ部分への情報を制御するための４ビツトのＱＡフィー
ルドと．ＱＮＢ母線１３４４のＱＢ部分への情報を制御
するための４ビツトのＱＢフイールドとから構成される
。Ｆフイールド１３３０は３２ビツト・フイールドであ
り．マイクロ演算サブコマンドを発生するように符号化
されている。Ｐフイールド１３３１は．チエツクのため
に保存された４ビツトからなる。動作において．マイク
ロ命令ワードは制御メモリ・アレイ１３３３に格納され
る。

１つの動作サイクル中，制御メモリ・アレイはＫＳアド
レス・レジスタ１３３７の内容によつてアドレス指定さ
れる。

この結果．アドレス指定された記憶場所の内容が．読出
しラツチ１３５７の群に読み出される。読出しラツチの
ワード内容の部分は．ＣＰＵの機能ユニツトの各々に設
けられている記憶レジスタに分配転送される。ここで各
機能ユニツトは．システム・クロツク源の制御下で．制
御メモリ・ワードにより特定される所要のサブコマンド
を発生するための復号論理回路を含む。一般に，復号も
しくは解読は．復号時間を最小限度にしかつ復号を中央
処理装置で行なうとした場合コマンド信号もしくは指令
信号を伝送するのに通常必要とされるケーブル数を削減
するために．中央で処理されるのではなく．ＣＰＵ内の
各機能ユニツトで行なわれる。さらに．ケーブル伝送遅
延が異なることから生ずるタイミング上の問題を回避す
るために復号は各ユニツト内で行なわれるのである。さ
らに，サブコマンド（下位指＋）を各ユニツトで復号も
しくは解読することにより．機能ユニツト内に存在する
或る種の状態を表わす信号が或る種のサブコマンド信号
の発生に必要とされるが．これらの信号をＣＩＡユニツ
ト１３０２に戻す必要はない。第７ｂ図には．マイタロ
命令ワードからいろいろなフイールドを受けて．マイク
ロ演算信号もしくはマイクロ動作信号Ａ，ｂ，ｃ，ｄ，
・・・・・・，Ｑ，ｒを発生する典型的な復号装置もし
くはデコーダ・ユニツト１３５９が示されている。典型
的なマイクロ演算デコーダ１３５９は．マイク口命令ワ
ードから指令を受ける。マイクロ命令ワードからのフイ
ールドは復号されて．複数の線路ＳｐＬＵｐｌｌｌ９ｙ
ｐＺのうちの１つの線路を高レベルにセツトする。所定
の制御線路インピーダンスを回路点α，β，γ，・・・
・・・，ωでｓないしｚ線路に接合することによりマト
リツクスが形成される。典型的には．マイクロ命令から
のフイールドが復号もしくは解読される都度．線路ｓな
いしｚのうちの１つが高レベルになる。ギリシヤ文字α
ないしωでマトリツクスに示した黒の点は．２組の線路
間のインピーダンス結合を表わすので、任意の水平ワイ
ヤを伝搬している電気信号はインピーダンス結合（黒の
点）を介して垂直線ａないしｒに結合され．該垂直線を
伝搬することになる。各垂直線ａないしｒはアンド・ゲ
ート１３６０ないし１３６５の各々に１つの入力として
結合することができる。中央タイミング装置からのタイ
ミング信号Ｔ８を含む他の入力信号もまたアンド・ゲー
ト１３６０ないし１３６５に結合することができる。従
つて．各タイミング信号Ｔ８が高レベルになる都度．こ
れらゲートは他の全ての入力信号が高レベルであれば可
能化されて．ＣＰＵ内の所定の機能ユニツトにマイクロ
命令信号を与える。例えば．読出しラツチ１３５７から
の指＋１３４１が解読されて．水平線が高レベルになる
と．垂直制御線Ａ，ｂ，ｃおよびｑが高レベルになり．
それによりアンドゲート１３６０，１３６１，１３６２
および１３６４が、これらゲートに逐次印カロされるタ
イミング信号Ｔ８に応答して可能化される。従つて垂直
制御線がギリシヤ文字で表わしたいろいろな回路点で水
平制御線に結合される組合せは．マイクロ演算信号を，
制御メモリ・アレイ１３３３から供給されるマイクロ命
令により中央処理装置内の機能ユニツトを制御するため
に該中央処理装置もしくはＣＰＵに供給する持久的なス
イツチング・マトリツクスを構成する。この様にして．
変更可能性という特徴を有する持久的なフアームウエア
が．単に．計算機システムの能力として要求されるマイ
クロ演算のシーケンスを特定化することにより．本発明
の装置に組み込むことができるのである。通常の状態に
おいては．データは．局部レジスタＹＯｌ３４３として
も知られているＣＰＵ書込みデータ・レジスタを介して
制御メモリ・アレイ１３３３に書き込まれる。

制御フロツプ（図示せず）は．メモリ・アレイの上半分
か下半分のいずれが書き込まれるのかを決定する。制御
／ロード装置（ＣＬＵ）１３０４からのデータは．保守
母線（ＱＭＢ）１３４４を介してＣＩＡ／ＣＳＵに達し
．そして制御メモリ・アレイ１３３３に書き込まれる前
にメモリ局部レジスタ（ＹＯ）１３４３により緩衝され
る。メモリ局部レジスタ１３４３は読出しおよび書込み
局部レジスタとして時分割されている。マｌレチプレク
サ（ＫＱＭ）１３４５は．保守パネル１３５５かまたは
マイクロ診断によつて制御することができ．それに接続
されているレジスタから延びる読出し出力路を備えてい
る。比較レジスタ（ＫＥＰ）１３５０は．非機能的用途
のために設けられており．主として保守目的に用いられ
るものであり．その場合比較論理１３５２および解読論
理１３５１と共に利用される。プロセス制御のためのデ
イスパツチヤ・フアームウエアこのデイスパツチヤ（嘘
．プロセスのいろいろな持ち行列を管理し．かつプロセ
ス間の切換を行なうことを主目的とするフアームウエア
／ハードウエア・ユニツトであつて．プロセスの持ち行
列．プロセス制御プロツクＰＣＢ．システム基準フオー
マツト内の実行中のプロセス・ワードおよび新しいプロ
セスのレジスタの更新をも行なう。

またこのディスパッチヤは．（０Ｃまたは例外ハンドラ
のためのＶ−オペレーシヨン．模擬Ｖ−オペレーシヨン
後に）．セマホアで．該デイスパツチヤを実際に待つて
いるプロセスに対しメツセージを送出する。またディス
パツチヤは．メツセージを送出するために空きリンクセ
マホア（Ｓｅｍａ一ＰｈＯｒｅ）でプロセスが待機中で
ある場合に．或るメツセージ・リンクを解放するＰ一動
作後にセマホアでメツセージを待機状態にする。デイス
パツチヤ装置（嘘さらに．本来のモードで実行中のプロ
セスの「ロール−イン」後に．または．現在のプロセス
がまだ実行中でありしかも本来のモードで実行している
場合には「コンテスト」後に．本来のモードの命令フア
ームウエアを呼ひ出す。

また次の場合には．拡張フアームウエアをも呼び出す。
即ち．（ａ）装飾拡張で実行中のプロセスの［ロール−
アウト」中の一時的呼。

（ｂ）装飾拡張で実行中のプロセスの「ロール−イン」
中の一時的呼。

（ｃ）装飾拡張で実行中のプロセスの「ロール−イン」
の終末における確定呼および．（ｄ）現在のプロセスが
実行中であつて．当該装飾拡張で実行されている場合に
は．コンテスト後の確定呼。

さらに．デイスパツチヤ（嘘実行中のプロセスが存在し
ない場合に．システムをアイドル（遊び）ループにする
。

デイスパツチヤへの出入りには次のようないくつかの方
法がある。

（１）初期設定手順（ＳＩＰ）が最終ステツプとしてエ
ントリを提供する。

（２）始動および中断命◆がデイスパツチヤヘエントリ
を提供する。

始動命令はプロセスを開始し．中断命令はプロセスを終
末する。（３）Ｐ−およびＶ−オペレーシヨンでデイス
パツチヤヘエントリを提供する。

Ｐ−オペレーシヨンはセマホア（ＳｅｍａｐｈＯｒｅ）
からメツセージを拾い上げ．そしてメツセージが存在し
ない場合には待機状態に移行する。従つて梗概すると．
ディスパツチヤは．プロセス従つてまたプロセス制御プ
ロツクＰＣＢを管理して．どのプロセスが実行中である
かを判定し．次いで現在実行中のプロセスのロール−ア
ウト（即ちハードウエア・レジスタ．スクラツチ・パツ
ド・メモリ等に格納されている現在実行中のプロセスに
関する全ての情報のＰＣＢへの書込み）および新しいプ
ロセスのロール−イン（即ちＰＣＢからいろいろなハー
ドウエア．スクラツチ・パツド・メモリ等への新しいプ
ロセスに必要な全ての情報の書込み）のような適当なア
クシヨンをとる主たる機構であると言える。

デイスパツチヤによつて実行される機能は第８ａ図ない
し第８１図のフローチヤートに示されている。

例えば第］ａ図のプロツク１４０２は．デイスパツチヤ
によつて実行される機能を表すもので．この機能もしく
はフアンクシヨンにおいてはマイクロプログラム・ワー
ドが中央メモリ装置によつて送出され．そしてデコーダ
１３５９での復号もしくは解読により．関連の一連のマ
イクロ・オペレーシヨン信号１３６０，１３６１等を介
してＣＰＵの該当部分を制御し．記憶サブシステム１０
２に格納されているシステム基準からＩＰＱＷを検索し
て６それをスクラツチ・パツド・メモリ１３１５に転送
する。同時に．デイスパツチヤはＧＯセグメント（区分
）記述子１４０４を．システム基準内のＧテーブル・ワ
ード（ＧＴＷ）により指定されたセグメント記述子のＧ
テーブ′レから取り出す。ＩＰＱＷワードのビツト１６
なぃし３１は．１６ビツトの正の整数を格納しており．
この整数はレデイ一状態にあるプロセスの持ち行列（Ｑ
／ＰＲ／ＲＤＹ）の先頭バイト（第１番目のバイト）に
対する．．ＧＯセグメントと称される番号００）Ｇセグ
メントの基準からの変位である。ＩＰＱＷワードのビツ
ト１６ないし３１が「０」である場合には．レデイ状態
の持ち行列は空きであると見做される。レデイ状態の持
ち行列が空きである場合には．このことはＱ／ＰＲ／Ｒ
ＤＹに現在待機中のプロセスは存在せず．レデイ状態の
持ち行列は空きであることを表わす。判析プロツク１４
０５で次に判新すべき質問は．空き標識がセツトされて
いるかいないかを決定して．或るプロセスが現在機械で
実行中であるか否かという質間である。ここで空き標識
は、補助メモ男３１７ａに設けられているフリツプ・フ
ロツプによつて与えられる。このフリツプ・フロツプは
．プロセツサで現在実行中のプロセスＣＪＰが存在しな
い場合にセツトされる。空き標識がセツトされ（即ち現
在実行中のプロセスが存在しない場合）．そして既にプ
ロセツサを使用するのにレデイ持ち行列で待機している
プロセスが存在しないことが判定されている場合には．
システムは空きもしくはアイドル状態１４０６に移行す
る。しかしながら．システムで現在実行中のプロセスが
存在し．しかもシステムを使用するために待機している
プロセスが存在しない場合には，現在実行中のプロセス
は次の命令１４０７にアタセスする。再び．第８ａ図の
フローチヤートの判定プロツク１４０３を参照するに．
ＩＰＱＷのポインタ領域（即ちビツト１６−３１）に正
の整数が存在する場合には．ＧＯセグメントのＩＰＱＷ
ワードによつて指定されたレデイ持ち行列の先頭がスク
ラツチ・パツド・メモリに取り込まれる。

（反復を避けかつ説明を明瞭にするために．制御装置お
よびＣＰＵと関連してのデイスパツチヤの介在的な機能
に関しては説明を省略するが．例えば既に述べたような
介在的機能が通常存在するものであることは理解に難く
ない）。この時点に至る迄に．レデイ持ち行列で待機中
のプロセスがあるかどうかが既に判定されている。次の
アクシヨンをとる前に．中央プロセツサで現在実行中の
プロセスが存在するかどうかを判定する必要がある。こ
の判定はフローチヤートの判定プロツク１４１０で行な
われ．そして中央プロセツサで現在実行中のプロセスが
存在しないと判定された場合（即ちＣＪＰが無いと判定
された場合）には．レデイ持ち行列の先頭が実行される
（１４１２）。しかしながら中央プロセツサで或るプロ
セスが実行中である場合には．デイスパツチヤはいずれ
が優先度を有するか．言い換えるならば現在実行中のプ
ロセスを優先すべきか．あるいはレデイ持ち行列の先頭
を優先すべきかを決定しなければならない。従つて．シ
ステム基準６００の実行中のプロセス・ワード内または
ＰＣＢ４ＯＯのプロセス中の主ワード０（ＰＭＷＯ）内
の現在実行中のプロセス（ＣＪＢ）の優先バイトが取り
込まれる（１４１３）。そこで．現在実行中のプロセス
ＣＪＰが．レデイ持ち行列の先頭で待機している新しい
プロセスＮＪＰよりも低い優先度を有するかどうかの判
定が行なわれる（判定プロツク１４１４参照）。ＣＪＰ
がＮＪＰより低い優先度を有していない場合には．ＣＪ
Ｐは中央プロセツサの制御下に留まり．コンテスト標識
がりセツトされる（１４１５）。なおコンテスト標識は
．ＣＰＵに対し実行された最後の命令の開始時点からレ
デイ一持ち行列に１つまたは２つ以上の新しいプロセス
が付け加えられ．それにより混乱の可能件が生じた場合
を除き．「０」に常にセツトされる。なお後者の場合．
即ち混乱の可能性が生じた条件下では．コンテスト標識
は２進「１」にセツトされる。しかしながら現在のプロ
セスＣＪＰを続けることが許されかつ他の命令を実行さ
れることが許される前に．ＣＪＰが装飾拡張モード１４
１５で実行中であるかどうかの判定がなされる。ＣＪＰ
が装飾拡張モードで実行中である場合には．エミユレー
シヨン・モード（即ち装飾拡張モード）で次の命令が実
行され．そしてＣＪＰが装飾拡張モードで実行中でない
場合には次の命令は本来のモードで実行されることにな
る。再び判定プロツク１４１４を参照するに．レデイ持
ち行列の先頭のＮＪＰがＣＪＰよりも高い優先度を有す
る場合（即ち．その優先度番号がＣＪＰの優先度番号よ
りも低い場合）には．現在実行中のプロセスＣＪＰは「
ロール−アウト」され．新しいプロセスＮＪＰが「ロー
ル−イン」される。従つて．フアームウエア優先サブル
ーチーン（ＰＲＩＱ）１４１８は．ＬＩＦＯ優先により
および優先番号によつて．最初にフアームウエア・サブ
ルーチーン（ＲＬＬＯ）１４１９の指令下でＣＪＰを「
ロール−アウト」することにより．現在のプロセスＣＪ
Ｐをレデイ持ち行列へ組み入れることを指示する。ＲＬ
ＬＯサブルーチーンは．汎用レジスタ．基準レジスタ．
科学的レジスタ．Ｔレジスタ．状態レジスタおよび命令
カウンタに格納されているＣＪＰの情報の．主メモリ内
のプロセス制御プロツクＰＣＢの関連の記憶領域への再
書込みを指示し．かつＲＴＡの更新を指示する。さらに
．ＰＣＢ４ＯＯ内のプロセス主ワード０（ＰＭＷＯ）の
ＤＥＸＴ番号を更新する（１４２０）。この時点で．新
しいプロセスＮＪＰは「ロール−イン」される状態にあ
る。そこで．境界アドレス・レジスタＢＡＲが取り込ま
れる（１４２２）。また実行中のプロセス・ワードＲＰ
Ｗがシステム基準のアドレスＢＡＲ＋５６から取り込ま
れる（プロツク１４２３参照）。次に新しいプロセスＮ
ＪＰの名称が実行中のプロセス・ワードＲＰＷに書き込
まれる。この新しいプロセスＮＪＰの名称はＱ／ＰＲ／
ＲＤＹのプロセス・リンクＰＬに書き込まれているので
．このプロセス・リンクＰＬに在る名称がそこでＲＰＷ
にロードされる（プロツク１４２４）。従つて．レデイ
持ち行列からのＮＪＰは今やＣＪＰとなり．中央プロセ
ツサを制御する資格が与えられ．従つてもはやＱ／ＰＲ
／ＲＤＹで待機する必要はなく．Ｑ／ＰＲ／ＲＤＹのプ
ロセス・リンクＰＬからその名称を取り出すことにより
持ち行列から外さなければならない。このことがなされ
ると．プロセス・レデイ持ち行列即ちＱ／ＰＲ／ＲＤＹ
は．フアームウエア・サブルーチーンＵＱＬＫによつて
更新される（１４２５ａ）。従つて．機械から取り出さ
れた場合のプロセスのＪＰ番号はＱ／ＰＲ／ＲＤＹのプ
ロセス・リンクに置数される。というのは．このプロセ
スＪＰはもはや機械の匍卿を受けておらず．それを待機
しなければならないからである（１４２６）。この時点
で．中央プロセツサのこの制御を新しいプロセスに与え
かつ古いプロセスをレディ持ち行列に置くための変換が
達成され．そして中央プロセツサの制御下にプロセス（
新しいＣＪＰ）が存在するので．空き標識は［０」にセ
ツトされる（１４２７）。他方中央プロセツサの制御下
にＣＪＰが存在しない場合には．空き標識は「１」にセ
ツトされることになる。この時点で．プロセツサの割当
が完了し．新しいプロセスは中央プロセツサを獲得して
いる。他方古いプロセス（はレデイ持ち行列に置かれて
いる。しかしながら．この新しいプロセスは．汎用レジ
スタ１３０ｒ．基準レジスタ１３０３．科学的レジスタ
１３０９．Ｔレジスタ１３１０．状態レジスタ１３１１
および命令カウンタ１３１２のような中央処理装置のハ
ードウエア（第７ａ図の１３０６参照）に対して未だ実
行し得る状態にはなく．新しいプロセスのプロセス制御
プロツクから制御情報を供給しなければならない。従つ
て．フアームウエア・サブルーチーン１４３０はＣＰＵ
を制脚して最初にＰＣＢ（第４図）からＰＭＷ３をスク
ラツチ・パツド・メモリ１３１５に取り込み．次いでＰ
ＭＷＯを取り込む。

ＰＭＷＯのＭＢＺフイールドをチエツクし（１４３３）
．そしてこのフィールドが２進「（ト）でない場合には
．不適格ＰＣＢ除外が行なわれる。

しかしながらＰＭＷＯのＭＢＺフイールドが［０］であ
る場合には．ＰＭＷｌが取り込まれる（１４３４）。

再び．ＰＭＷｌのＭＢＺフイールドを試験して．２進［
０」であるか否かを判定する。２進「０」でない場合に
は．不適格ＰＣＢ除外が行なわれる。

これに対して「ｏ」に等しい場合には．デイスパツチヤ
はＣに進む。したがつて．アドレス・スペース（空間）
ワ一ド０（即ちＡＳＷＯ）がＰＣＢ内の関連の場所から
取込まれて．セグメント（区分）テーブル・ワードの大
きさ（ＳＴＷＳＺ）について試験を行ない（１４３７ス
テツプ）．それにより７より小さいか否かの判定が行な
われる。

７より大きい場合には不適確ＰＣＢとなり．７に等しい
かまたは７より小さい場合には．ＡＳＷｌがＰＣＢから
取込まれ（プロツク１４３８参照）．そしてそのＳＴＷ
ＳＺフイールドを試験し（１４３９）．それにより８よ
り小さいかまたは８に等しいか否かの決定が行なわれる
。

そのフイールドが８よりも大きい場合には．不適確（違
法）ＰＣＢとなる。しかしながらＳＴＷＳＺフイールド
が８に等しいかまたはそれより小さい場合には．例外ワ
ードＥＸＷが取込まれる（１４４０）。そして該例外ワ
ードのＭＢＺフイールドについて試験をし．０に等しい
か否かの判定を行なう。ＭＢＺフイールドが０に等しく
ない場合には．不適確ＰＣＢとなり．他方０に等しい場
合には．プロセスが走行していない時のプロセスのスタ
ツクのＴレジスタの頂部の値を含んだスタツク・ワード
ＳＫＷが取込まれ（１４４２）．そしてそのＭＢＺフイ
ールドの試験を行なつて（１４４３）．０に等しいか否
かの決定がなされる。ＭＢＺフイールドがＯに等しくな
い場合には．不適確ＰＣＢとなる。他方０に等しい場合
には．命令カウンタ・ワードＩＣＷがＰＣＢから取込ま
れて命◆カウンタＩＣにロードされ．そしてそのＴＡＧ
フイールドについて試験を行ないＯに等しいか否かの決
定を行なう（１４４５）。ＴＡＧフイールドがＯに等し
くない場合には．不適確ＰＣＢとなる。しかしながらＴ
ＡＧフイールドがＯに等しい場合には．ＭＢＺワードが
取込まれ（１４４６）．そしてそωＢＺフイ一′レド（
ビツトＯないし３１）の試験を行なつてＯに等しいか否
かの決定がなされる（１４４７）。０に等しくない場合
には．不適確ＰＣＢとなり．他方０に等しい場合には．
スタツク基準ワード０，１および２（ＳＢＷＯ，ｌ，２
）が取込まれる（１４４８）。

ＰＣＢの基準レジスタ保存領域内の８つの基準レジスタ
の内容を次に取込んで（１４４９）．そして機械の基準
レジスタ１３０８に格納する。次いで．ＰＣＢの汎用レ
ジスタ保存領域から１６の汎用レジスタの内容を取込み
（１４５０）．そして機械の汎用レジスタ１３０７に格
納する。しかしながら．科学的レジスタの内容の取込み
前に．プロセス主ワード０（ＰＭＷＯ）の能力もしくは
資格バイトのチエツクを行なつて．科学的モードが利用
されているか否かの判定を行なう（１４５１）。科学的
モードが利用されている場合には．ＰＣＢの科学的レジ
スタ保存領域から科学的レジスタの内容を取込んで格納
する（１４５２）。次いでフアームウエアはＰＭＷＯの
能力もしくは資格バイトのチエツクを行なつて．アカウ
ンチング・モードが利用されているか否かを判定する（
１４５３）。アカウンチング・モードが利用されている
場合（即ち資格バイトのアカウンチング・ビツトが２進
「１」にセツトされている場合）にはＰＣＢ内にアカウ
ンチング・ワードが存在することになり．レデイ時間ア
カウント・ワード（ＲＴＡ）が更新される。そこでフア
ームウエアはＤＥＸＴ番号がＯにセツトされているか否
かの判定に進む（１４５４）。この判定でＯにセツトさ
れていないことが判れば．このことは機械がエミユレー
シヨン・モード（即ち装飾拡張が利用されつつあること
）にあり得ることを意味し．したがつてＰＭＷ−０のＤ
ＥＸＴ番号がチエツクされ（１４５５）．それによりプ
ロセス主ワード３のＤＥＴＳＺフイ一′レドよりも大き
いかあるいは小さいかの判定が行なわれ．ＤＥＴＳＺフ
ィールドよりも大きい場合には，不適確ＰＣＢ除外が行
なわれる（１４５６）。なぜならば．ＤＥＸ番号がＤＥ
ＴＳＺフイールドよりも小さく零に等しくない場合には
．機械は正当なエミユレーシヨンモードで動炸している
ことになるからである。そこでＦに進む。判定プロツク
１４５４を再び参照するに．ＤＥＸＴフイールドが２進
［０」である場合には本来のモードが実行されつつある
ことを意味し．機械はＳＴＷを取込む（１４５７）。Ｐ
ＣＢの残留時間切れワードＲＴＯが取込まれ（１４５８
）．そしてプロセス・タイマには．ＣＪＰが実行状態で
消費することができる時間限界がロードされる。この時
点まで．機械に古いプロセスＣＪＰがあり，かつ新しい
プロセスＮＪＰが該古いプロセスＣＪＰよりも高い優先
度を有しておつた場合に．該新しいプロセスＮＪＰが［
ロール−イン」されてＣＰＵの制御を受けている（状態
ａ）かあるいはＣＰＵのＦｂｌ脚を受けているＣＪＰが
なくて．レデイ持ち行列の先頭が実行中であつた（状態
ｂ）かのいずれかである。状態ａにおいては．ＣＪＰは
ＲＰＷから取り出されて．Ｑ／ＰＲ／ＲＤＹ内のプロセ
ス・リンクＰＬに設定され．そしてＱ／ＰＲ／ＲＤＹの
プロセス・リンクＰＬＯＮＪＰはＲＰＷに設定されて．
それにより２つのプロセスの位置を切換し．制御を．現
在ＣＪＰになつたＮＪＰに与えて．古いＣＪＰから制御
をダツシユする。そこで．ＮＪＰＯＰＣＢがアクセスさ
れ．そしてＮＪＰ（現在はＣＪＰ）を実行するのに要求
された情報はＡＣＵ内のスクラツチ・パツド・メモリま
たはレジスタ・アレイにロードされている。ＣＰＵの制
御下にあるＣＪＰが存在しなかつた場合（状態ｂ）には
．レディ持ち行列の先頭が実行されている。

即ちデイスパツチヤがプロセス・リンクＰＬを介して．
レデイ持ち行列の先頭からＮＪＰを取り出してＲＰＷワ
ードにセツトしたために．ＮＪＰがＣＪＰになつている
。この様にして．プロセス・リンクＰＬはＱ／ＰＲ／Ｒ
ＤＹにおいて空き状態に留められており．従つてこのプ
ロセス・リンクＰＬを取り出す必要がある。上に述べた
ような事情から．今度は判定プロツク１４６１から始ま
つて．フアームウエアはＣＰＵの制御下にＣＪＰが有つ
たか否かを判定し．そして空いたプロセス・リンク（Ｆ
ＰＬＳ）が存在した場合には．このリンクがアクセスさ
れ．持ち行列に組み入れられ．そしてＣＪＰが書き込ま
れる。しかしながらＣＰＵの制御下にＣＪＰが無かつた
場合には．ＮＪＰ（７）ＰＭＷＯの状態バイトが更新さ
れ（１４６０）．そして再び機械にＣＪＰがあつたかど
うかに関する判定が行なわれる（１４６３）。プロセツ
サの１ｈ１ｍ下にＣＪＰが無かつた場合には．（Ｑ／Ｐ
Ｒ／ＲＤＹ内にあつて現在は機械の制御下にある）ＮＪ
Ｐのプロセス・リンクがＱ／ＰＲ／ＲＤＹから取り出さ
れる（即ちＱ／ＰＲ／ＲＤＹ持ち行列から取り出される
）（１４６６）．そして自由な（空いた）リンク・セマ
ホア（Ｓｅｍａ−ＰｈＯｒｅ）ＦＬＳＰとなり．今度は
空きプロセス・リンク持ち行列に組み込まれて．空きプ
ロセス・リンク持ち行列の１部となる（１４６６ａ）。
境界アドレス・レジスタＢＡＲの内容が取り込まれ（１
４６４）．そしてシステム基準フオーマツトのＢＡＲ＋
５６に位置していたＮＪＰ（現在はＣＪＰ）の実行プロ
セス・ワード（ＲＰＷ）が．ＮＪＰ識別情報をＲＰＷに
ロードすることによつて更新される（プロツク１４６５
参照）。ＣＪＰが存在しなかつた場合には．空き標識が
「０］にセツトされる。次に．内容標識（即ちＣＪＰと
レデイ持ち行列内にあるプロセスとの間の優先度に関し
起り得る衝突もしくは混乱を表示するのに用いられる補
助メモリ１３１７ａ内のフリツプ・フロツプ）が「Ｏ］
にセツトされ（１４６７）．そして典型・的な内容アド
レス指定メモリである補助メモリ（ＡｓｓＯｃｉａｔｉ
ｖｅｍｅｍＯｒｙＸ第１図のＡＳｌ３２）がクリアされ
る（１４７１）。そこでプロセス・モードはプロツク１
４７０に入る。（プロセス・モードは．動作中のシステ
ムではなく．プロセツサで行なわれているプロセスによ
り例外が取り扱われていることを表示する）。フアーム
ウエアはそこでＣＡＢｌ４８Ｏに続き．そして非同期割
込ビツトＡＢをチエツクして．２進「１」にセツトされ
ているか否かを判定する（１４８１）。非同期割込ビツ
トＡＢが２進「１」にセツトされている場合には．プロ
セス・リング番号ＰＲＮが非同期割込ビツトＡＲＮより
大きいか．あるいはそれに等しいかどうかの判定がなさ
れる（１４８２）。（ＡＢビツトおよびＡＲＮビツトは
．谷プロセスのＰＣＢの優先バイト内に位置しておつて
．プロセスが実行状態にある時に有意味である。ＡＢお
よびＡＲＮビツトはシステム基準のＢＡＲ＋５６に位置
するＲＰＷから得られる）。ＲＰＷの應＋５６に在るＡ
ＢおよびＡＲＮはりセツトされる。その理由は次のステ
ツプ１４８６で．非同期割込ルーチーン（トラツプ・ル
ーチーン）に進んで．非同期割込（トラツプ）ビツトま
たは非同期リング番号を最初にセツトせしめた状態もし
くは条件について検討じ．これら条件がりセツトされな
かつた場合には次のフアーム・ウエアによる実行で．実
際にはまちがいは無いけれども何らかの誤りがあるとの
表示を与えることになり．従つて常に非同期割込（トラ
ツプ）ルーチーン１４８４へと進んで実行が行なわれる
ことはないからである。判定プロツク１４８１および１
４８２に再び帰つて参照するに．ＡＢビツトがセツトさ
れていないかまたはＡＢビツトがセツトされておつて．
ＰＲＮがＡＲＮよりも大きくない場合には．そこでフア
ームウエアは．プロセツサがどのモード即ち通常もしく
は本来のモードかまたはエミユレーシヨン・モードのい
ずれで実行を行なつているかの判定に進む。従つてＤＥ
ＸＴ番号がチエツクされて．「０」にセツトされている
か否かの判定が行なわれ，「ｏ」にセツトされている場
合には機械の通常のモードが実行中であるとされる（１
４８７）。しかしながらＤＥＸＴ番号が「ｏ」にセツト
されていない場合には．エミユレーシヨン・モードが実
行されているものとする（１４８６）。既に述べたよう
に．装飾拡張モードおよびそれによるエミユレーシヨン
・モードまたは任意の他のモードまたは所望の特定機能
を６簡略記号ＥＸＤＥを有する実行装飾拡張命令と称す
る本来のモード命令に応答して．本発明のデータ処理装
置で取り入れることができる。

ＥＸＤＥ命令は第９図に示されている。既に概略的に説
明したように．この命令は３２ビツト長であり．最初の
８つのビツトがオプコード（０ｐｃ０ｄｅ）をＥＸＤＥ
命令と識別する。次の８つのビツトはＤＥＸＴフィール
ドを画定し．他方最後の１６ビツトがＤＥＡフイールド
を定義する。ビツト８ないし１５のＤＥＸＴフイールド
は．装飾拡張番号を廟ｕするものであつて．装飾拡張の
論理名である。自明なように．ＤＥＸＴフイールドはＯ
とは異ならねばならない．さもなければ不適格（違法）
フオーマツト・フイールド状態が起り得るからである。
８ビツトを有するＤＥＸＴフイールドは．２５５までの
可能な装飾拡張または特定の機能またはオペレーシヨン
を識別することができる。

従つて．１に等しいＤＥＸＴフイールドが第１の型のプ
ロセツサのエミユレーシヨンに対応し．他方他の番号を
有するＤＥＸＴフイールドがさらに他のデニータ処理シ
ステムのエミユレーシヨンに対応することができる。Ｄ
ＥＸＴフイールドによつて指示？れる他の番号で．例え
ば本システムのアーキテクチヤには通常含まれないハー
ドウエア・オプシヨンによつて得ることができるような
データ処理装置による他の機能演算を表示することがで
きる。ＤＥＡフイールドは．装飾拡張引き数であつて．
エミユレーシヨン装置．即ち工ミニレータのような特定
の装飾拡張ハードウエアへの入力としての働きをなす。
ＤＥＡフイールドは．例えば２つのサブフイールド（下
位フィ一′レド）．即ちビット１６ないし２３に含まれ
るオプコード（０ｐｃ０ｄｅ）フイールドおよびビツト
２４ないし３１に含まれる引き数サブフイールドを含む
ことができる。オプコード（０ｐｃ０ｄ５サブフイール
ドは例えば．ジアップまたは移動命令を指示することが
でき．そして引き数部は例えば移動を行うべき仕方を指
示することができる。即ちオプコード・サブフイールド
は例えば或るデータをデータ処理装置内の１つのレジス
タから他のレジスタに転送しなければならないことを表
示する移動命令を含むことができ．他方引き数部は．２
つの点間でこのようなデータの転送を行なう仕方または
装置または経路を定義することができる。既に述べたよ
うに．本発明のデータ処理装置では，データ処理装置に
含まれる各プログラムまたはプロセスに対しプロセス制
御プロツクの使用が企図されている。

このプロセス制御プロツクは任意時点における或るプロ
セスの状態を特定するのに必要な情報を格納するデータ
構成をしている。プロセス制御プロック（第４図）は．
装飾拡張命◆と共に使用するためのプロセス主ワードＰ
ＭＷ＋ＯおよびＰＭＷ≠３を有している。ＰＭＷ≠Ｏは
．特徴的なバイト長の２つのサブフイールド（下位フイ
ールド）を含む。ＤＥＸＴバイトもしくはサブフイール
ドはＥＸＤＥ命令に対して定義されたＤＥＸＴバイトと
同じ情報を有するように結合することができる。ＰＭＷ
≠Ｏ（７）ＤＥＸＴサブフイールドは．本来のモードか
ら非本来モードにデータ処理システムを切換する間にＥ
ＸＤＥ命令から書き込まれる。このような切換は．１つ
以上の命令をエミユレーシヨンのような特定の機能のた
めに非本来モードで実行すべき状況において行なわれる
ものである。ＰＭＷ＋００ＤＥＸＴバイト眠割込が生じ
た場合に例えば．エミユレーシヨン・プロセスが後で．
中断された（割り込まれた）点から続けることができる
ようにするために．プロセス制御プロツクに書き込まれ
て保存される。自明なように．ＤＥＸＴバイトは．本来
のモードから出る際に１つの非本来モード命令だけを考
慮するＥＸＤＥ命令に対してはＰＭＷ≠０に書き込まれ
ない。また．ＰＭＷ≠Ｏには．状態バイトが含まれてお
り．この状態バイトは．プロセツサが既に述べたように
データ処理装置の機械のエミユレーシヨン・モードとす
ることができる装飾拡張モードで動作している場合に．
２進［１」に対応するＥＸＴＤビツトを有する。状態バ
イトのＥＸＴＤ．Ｊ９ビツトは．非本来モードが適性に
開始されたかどうかをチエツクするための別の手段とな
るが．本発明とは関連がないので．説明は省略する。

プロセス制御プロツクはまた．．／Ｆ６３のプロセス主
ワード即ちＰＭＷ＋３を有する。このＰＭＷ＋３は第４
図及び第１１図に示されているように．ＤＥＴＳＺサブ
フイールド（下位フィールド）およびＤＥＴＡサブフイ
ールドを有する。ＤＥＴＳＺサブフイールドは８ビツト
の記憶場所を有し：他方ＤＥＴＡサブフイールドは２４
ビツトの記憶場所を有する。ＤＥＴＳＺサブフィールド
は．以下に説明する装飾拡張テーブルへの可能なエント
リの数を定義する。ＤＥＴＳＺサブフイールドが２進［
０」である場合には．装飾拡張モードを処理することは
許されない。ＤＥＴＳＺサブフイールドおよび装飾拡張
テーブル（ＤＥＴ）を詳細に論述する前に．ＤＥＴＡサ
ブフイールド（１装飾拡張テーブルのメモリ内に絶対ア
ドレスを有しておつて．ＤＥＴＳＺサブフィールドが２
進「Ｏ」でない場合にのみ有意味となつて利用される点
を述べておく。１つの装飾拡張テーブルには．本発明の
データ処理装置に含まれる各１つのプロセスが組み合せ
られ．従つて，プロセス制御プロツクと装飾拡張テーブ
ルの数には対応件がある。

しかしながら，本発明においては．複数のプロセス制御
プロツクが１つの装飾拡張テーブルを共用しそれにより
テーブルの数を制御プロツクの数よりも少なくすること
が教示される。各装飾拡張テーブルは例えば本発明の装
置の場合．２５６ビツトまでの記憶場所を有することが
できる。各ビット位置は．装飾拡張モードが許されるか
どうかを定める。以下の説明においては．装飾拡張テー
ブル内の最大記憶場所数はＥＸＤＥ命令のＤＥＸＴフイ
ールドに対応するものとしている。従つて．８ビツトの
ＤＥＸＴフイ一′レドでは，装飾拡張テーブル内の２５
６の記憶場所をアドレシングすることができる。装飾拡
張テーブル内のビツト位置の各々は１つのＤＥＸＴ番号
に対応する。従って既に述べたように．例えば別のプロ
セツサのエミユレーシヨンのような特定の機能もしくは
動作に対応する各ＤＥＸＴ番号は．装飾拡張テーブルに
おける当該特定ビツト位置における２進「１」によつて
．他のプロセツサのこのようなエミユレーシヨンが許４
Ｕされることを表示する。

装飾拡張テーブル内の特定ビツトが２進「０」である場
合には．このようなプロセスは許されない。或る種のシ
ステムにおいては．２５６以上の機能を装飾拡張モード
で実行することが完全に可能である。

従つて．追加の機能を表示するためには．ＤＥＸＴバイ
トもしくはフイールドの大きさを増大する必要があろう
し．また，それに力目えて装飾拡張テーブルのビツト位
置の数をも増大する必要があろう。また或る種のシステ
ムにおいては．該システムによつて処理することができ
る全機能数よりも少ない数の機能数を有する場合があり
得る。この場合には．ＤＥＸＴフイールドは．一般に．
本発明のデータ処理装置と関連じＣ設けられるメモリに
過剰の不必要なビツト位置を用いることなく．８ビツト
長に留めることができよう。しかしながら．装飾拡張テ
ーブルの大きさを減少すれば６メモリ空間の大きさを顕
著に節減することができる。従つて例えば６本発明のデ
ータ処理装置によつて５つだけの他のデータ処理装置を
工ミニレートしようとする場合には．装飾拡張テーブル
は例えば８ビツト長で済むことになり．ほとんどの場合
８ビツト群のフイールドを含むことが必要である。従つ
て．本来モードと非本来モードとの間で行なわれる切換
においては．ＤＥＸＴフイールドによつて表示される機
能数が．活動プロセスと関連の装飾拡張テーブル内のビ
ツト数よりも大きくないことを確認するためのチエツク
を行なう必要がある。従つて以下に論述するプロセスは
．既に第８図のフローチヤートと関連して指示しかつ一
般的に説明したように．本来モードから非本来モードの
動作にシステムを切換する場合に．本発明のデータ処理
システムに対して切換およびチエック装置を設けること
を要求する。

従つて．システムがＥＸＤＥ命令を検出すると．第１０
図に示されているように，本発明のプログラム・モード
切換装置が第１０図の起動プロツク１５００により図示
のように始動される。ＥＸＤＥ命令が検出された後に．
そのＤＥＸＴバイトが２進［０］と比較される。これは
実際に，このフイールドのフオーマツトが正しいかどう
かを確認するためである。ＤＥＸＴバイトが２進「Ｏ」
である場合には，不適格フオーマツトを表わすフラツグ
が立てられて．本発明のデータ処理装置は次の活動プロ
セスに戻ることを表示する信号が発生され、さらにこの
不適格フオーマツトのフイールドがオペレータに対して
表示される。この比較は第１０図にプロツク１５０２に
よつて示されており．そして不適格フオーマツト・フイ
ールド・フラツグはプロツク１５０３によつて示されて
いる。プロツク１５０２の比較結果が否定である場合に
は．そこでプロツク１５０４で示した読出し動作が開始
される。プロツク１５０４の動作で．プロセス制御プロ
ツク（ＰＣＢ）のＰＭＷ◆３が読み出され．従つて．こ
の時点でバツフアに一時的に格納されるのはＰＭＷ≠３
のＤＥＴＡフイールドおよびＤＥＴＳＺフイールドであ
る。既に述べたように．第９図に示されている如く．命
令で受けられるＤＥＸＴバイトは、この特定のプロセス
制御プロツクと関連の装飾拡張テーブルにおける可能な
エントリ（ＤＥＴＳＺ）の数と比較しなければならない
。従つてプロツク１５０６で．ＤＥＸＴフイールド・バ
イトがＤＥＴＳＺフイールドより大きいかあるいは等し
いことが判つた場合には．不適格装飾拡張番号フラツグ
がプロツク１５０８で表示されてオペレータに報知され
る。従つてプロツク１５０６で．ＤＥＸＴバイトのアド
レスが．装飾拡張テーブルのビツト数よりも大きい場合
には．不適格装飾拡張番号のフラツグが立てられる。こ
のフラツグはまた．ＤＥＸＴバイトがＤＥＴＳＺに等し
い場合にも．装飾拡張テーブルの当該バイトおよびビツ
トの番号付けにより．起動される。例えばＤＥＸＴ数が
８であり．装飾拡張テーブルに８ビツト位置しかない場
合には６後述するように．装飾拡張テーブルにおける第
１のエントリが本来モードを指示するので．装飾拡張テ
ーブ′レ内の残りの７つのビツト位置は．８つの可能な
装飾拡張モードにサービスするのには充分ではなくなる
。ＤＥＸＴバイトが．ＤＥＴＳＺ数より小さい場合には
．プロツク１５０９の読出し動作が開始され．装飾拡張
テーブルのＤＥＸＴ番目のビツトが読み出される。従つ
てＤＥＸＴフイールドの数が５であるとすると．装飾拡
張テーブルの５番目のビツト（後述するように６番目の
位置）が読み出される。しかる後に．装飾拡張テーブル
のＤＥＸＴ番目のビツトはプロツク１５１０に示すよう
に２進「０」と比較される。このビツトが２進［０」で
ある場合には．プロツク１５０８に移り．不適格装飾拡
張番号のフラツグが立てられる。上記の比較結果が不一
致であつた場合には．プロツク１５１２に移り．ＤＥＸ
Ｔ番号をチエツクして．ＥＸＤＥ命令から受けたＤＥＸ
Ｔフイールドの実際の１０進数が，本システムのデータ
・プロセツサ内のハードウエアおよびフアームウエアの
装飾拡張を表わすことを確認する。そうでない場合には
．プロツク１５０９に移るか．さもなければプロツク１
５１４に示すようにエミユレーシヨン装置が起動される
。エミユレーシヨン装置が起動された場合には．この装
置は．後述するように、本来モードＥＸＤＥ命令かまた
はエミユレーシヨン装置自体かに依存して６１つまた（
２２つ以上の命令に対し処理される。このエミユレーシ
ヨン装置の処理はプロツク１５１６に示すように．第１
０図のフローの停止後に行なわれる。従つて６本発明の
装置のプログラム切換モードを示す第１０図のフローチ
ヤートから明らかなように．プロツク１５０２において
は．実際にＥＸＤＥ命令が完全に誤つた仕方で用いられ
ているかどうかを決定するためのチエツクが行なわれる
。

さらに．プロツク１５０６において実際に．装飾拡張テ
ーブル内のエントリの数．即ちＤＥＸＴバイトによつて
アドレシング可能な数よりも小さい数に減少されている
可能性のあるビツト数がＤＥＸＴバイトによつて示され
る数よりも大きいことを確認するためのチエツクが行な
われる。この様にして，装飾拡張テーブルの大きさを最
小にすることができる。さらに６実際に．装飾拡張テー
ブルの大きさを最小にすることにより．ＤＥＸＴ数（番
号）が装飾拡張テーブル内のエントリの数よりも大きい
ことにより．エラー状態が生じなかつたことを確認する
ためのチエツクが行なわれる。また．プロツク１５０８
から明らかなように．本発明のデータ処理装置と関連し
て．作動システムまたはオペレータによりロードするこ
とができる装飾拡張テーブルが特定の装飾拡張モードの
入力を許容するか否かのチエツクが行なわれる。さらに
加えて．例えばプロツク１５１２により．ＤＥＸＴ番号
で表わされる特定の装飾拡張モードがシステムのフアー
ムウエアおよびハードウエアに存在することを確認する
ために．ＤＥＸＴ番号のチエツクがなされる。さらに．
第１１図を参照しての説明から明らかなように．処理が
本来モードに復帰される前に．単一の命令または複数の
命令に対して．装飾拡張モードを起動することが可能で
ある。さて．第１１図を参照するに．この図には．本発
明のプログラム・モード切換を実現するために必要とさ
れるハードウエアおよびフアームウエアがプロツクダイ
ヤグラムで示されている。

第１１図から明らかなように．プロセス制御プロツク４
００には．本発明のデータ処理装置における活動プログ
ラムが組み合わされる。プロセス制御プロツクもしくは
ＰＣＢ４ＯＯは．それぞれプロセス主ワードＰＭＷ≠０
およびＰＭＷ≠３を有している．ＰＭＷ＋ＯはＤＥＸＴ
フィールドを含み，他方ＰＭＷ＋３はＤＥＴＳＺフイー
ルドおよびＤＥＴＡフイールドから構成されている。Ｅ
ＸＤＥ命令検出器１５１８によつて示されるように．Ｅ
ＸＤＥ命令を受けると．ＤＥＸＴおよびＤＥＡフイール
ドは一時的にバツフア１５２０に格納される。バツフア
１５２０に格納されたＤＥＸＴフイールドは直ちに．比
較器１５２４によつて零ビツト１５２２と比較される。
比較結果が．第１０図のプロック１５０２と関連して説
明したのと同じである場合には．不適格フオーマツト・
フイールド・フラッグ１５２６がセツトされる。不一致
である場合には．線路１５２８（１アンド・ゲート１５
３０および１５３２を可能化する信号を受ける。これら
２つのアンド・ゲートが可能化されると．ＤＥＴＳＺフ
ィールドの内容がバツフア１５３４に格納され６そして
ＤＥＴＡフイールドの内容はバツフア１５３６に格納さ
れる。バツフア１５２０から受けたＤＥＸＴフイールド
およびバツフア１５３４から受けたＤＥＴＳＺフイール
ドは比較器１５３８によつて比較される。この比較器１
５３８は．２つの数が等しいことを判定したり．またど
ちらの数が大きいかを決定するのに用いられる周知の論
理を備えている。第１０図のプロツク１５０６に示した
ように．ＤＥＸＴ番号がＤＥＴＳＺ番号よりも大きいか
またはそれに等しい場合には．第１１図に示すように不
法装飾拡張番号フラグ１５４０がオア・ゲート１５４２
によつて付活される。ＤＥＸＴ番号がＤＥＴＳＺ番号よ
りも小さい場合には．２つのアンド・ゲート１５４４お
よび１５４６が可能化される。アンド・ゲート１５４４
が可能化されると．プロセス制御プロツク４００と関連
の装飾拡張テーブル１５４８が選択される。即ちＤＥＴ
Ａフイ一′レドに指示されている装飾拡散テーブルの絶
対アドレスが．適正なりＥＴを選択することができる。
アンド・ゲート１５４６が可能化されると．バツフア１
５２０に格納されているＤＥＸＴフイ一′レドによつて
示される数で．装飾拡張テーブル１５４８内の関連のビ
ツトをアドレシングすることができる。それにより選択
される関連のビツトは図示の例では左から３番目のビツ
トである。装飾拡張テーブル１５４８は．アドレス０（
本来のモードまたは非本来モードを示すアドレス）から
始まり．８ビツト装飾拡張テーブ′レのためのアドレス
７で終る複数のビツト位置を備えている点に注意された
い。従つて．ＤＥＸＴは２に等しく．その場合には図示
のようにＤＥＴの第３番目の位置にアドレシングがかか
る。装飾拡張テーブル１５４８から読み出されたビツト
は比較器１５５０に転送され．そこでこのビツトは第１
０図のプロツク１５１０に従い零ビツト１５５２と比較
される。

比較の結果が肯定である場合には．不適格装飾拡張番号
フラツグ１５４０がセツトされる。比較結果が不一致で
ある場合には．比較器１５５０の出力でアンド・ゲート
１５５４が可能化される。このアンド・ゲート１５５４
が可能化されると．ＤＥＸＴ番号が続いて比較器１５５
６−１ないし１５５６−ｎで比較される。バツフア１５
２０内に格納されているＤＥＸＴ番号は最初ＤＥＸＴ腐
１（１５５７）と比較されて．それにより．この番号で
表わされる関連のハードウエアおよびフアームウエアが
システム内に存在するか否かが決定される。プロツク１
５５７，１５５９および１５６２内のＤＥＸＴ番号は．
関連のハードウエア／フアームウエアがシステム内に存
在する場合にのみセツトされるものである。比較結果が
不一致であると．アンド・ゲート１５５８が可能化され
て．ＤＥＸＴ番号がＤＥＸＴ腐２（１５５９）と比較さ
れる。このような逐次比較は．最後の比較器１５５６−
ｎがアンド・ゲート１５６０を介して入力を受けて．Ｄ
ＥＸＴ番号をＤＥＴＳＺ番号，４６Ｎ（１５６２）と比
較する迄行なわれる。比較が不一致であれば．比較器１
５５６−ｎからの線路１５６４に発生される信号で．オ
ア・ゲート１５４２を介し不適格装飾拡張フラツグがセ
ツトされる。比較器１５５６のいずれか１つが比較＝致
信号を発生すると．オア・ゲート１５６６を介してアン
ド・ゲート１５６８，１５７０および１５７２が可能化
される。アンド・ゲート１５７０が可能化されると．Ｄ
ＥＡフイールドのオプコード（０ｐｃ０ｄｅ）がエミユ
レーシヨン装置へと通され．そしてアンド・ゲート１５
７２が可能化されて．ＤＥＡフイールドの引き数がそれ
ぞれバツフア１５２０からエミユレーシヨン装置へと通
される。他のアンド・ゲート１５６８が可能化されると
．ＤＥＸＴ番号がプロセス制御プロツク４００に通され
て６ＰＭＷ＋０に書き込まれる。

アンド・ゲート１５６８はまた検出器１５７６からの第
２の線路１５７４により可能化される。バツフア１５２
０に受けたＤＥＡフイールドのオプコード（０ｐｃ０ｄ
ｅ）が．１つ以上の命令に対して本来モードから非本来
モードに移行すべきことが表示されると．線路１５７４
に信号が発生される。この場合にはＤＥＸＴ番号はＰＣ
Ｂ４ＯＯに格納され．その結果．当該特定機能もしくは
動作に対し本来モードでの処理中に割込が生じた場合に
は．ＤＥＸＴ番号で示される状態は当該プロセスのため
にＰＣＢ４ＯＯに保存されることになる。ＤＥＡフイー
ルドが．非本来モードにおいてただ１つの命令だけを処
理すべきことを指示した場合には．ＤＥＸＴ番号をＰＣ
Ｂ４ＯＯに保存する必要はない。従つて．ＰＣＢ４ＯＯ
に保存されているＤＥＸＴ番号で．バツフア１５２０か
らオプコード（０ｐｃ０ｄｅ）および引き数をこの時点
で受けた工ミユレ〜シヨン装置が処理のために付活され
る。さらに．図示してはなレ功ξ引き数がエミユレーシ
ヨン装置に対して受容できない場合．あるいはまたこの
エミユレーシヨン装置の能力外である場合には．エミユ
レーシヨン装置から．不適格な引き数を表わす信号が受
けとられて．それによりオペレータには不適格引き数フ
ラツグでの表示が与えられる。適正な起動後には．エミ
ユレーシヨン装置はエミユレーシヨン・モードで処理を
行なつて．しかる後に．システム内の高い優先度を有す
るプロセスによる割込がない限り制御を本来のモードに
戻す。以上本発明の実施例に関して説明したが．本発明
はこれに限定されるものではなく．当業者には数多の変
形変更が容易に想到し得るであろうことを付記する。

【図面の簡単な説明】

第１図は本発明による多重プログラミング装置のプロツ
クダイヤグラム．第２図は本発明によるいろいろなハー
ドウエア構造を示す略図．第３図は第２図に示したレジ
スタにおける保存記憶領域で用いられる術語の定義を示
す表であり．第４図はプロセス制御プロツクの略図．第
５図はプロセス制御プロツクのアドレシング方式を図解
する略図．第６図は本発明のシステム基準（システム・
ベース）の略図．第７ａ図．第７ｂ図．第７ｃ図は制御
装置の構成を示す略図．第８ａ図ないし第８１図はフア
ームウエア構成のデイスパツチヤ装置の動作を図解する
フローチヤートを示す図．第９図は本発明の動作モード
切換のための本来のモードの命令を示し．第１０図（ま
．本発明の切換モード動作を図解するフローチヤート．
そして第１１図は本発明の動作モード切換を実現するの
に要求されるハードウエアおよびフオームウエア構成を
示す機能プロツクダイヤグラムである。 １０１・・・・・・プロセツサ・サブシステム．１０２
・・・・・・記憶サブシステム． １０３・・・・・・
周辺サブシステム．１０４，１３０６・・・・・・中央
処理装置．１０５・・・・・・入／出力制御装置．１０
６・・・・・・周辺制御装置．１０７・・・・・・デバ
イス・アダプタ．１０８・・・・・・周辺入／出力デバ
イス． １０９・・・・・・主メモリ周期装置，１１０
・・・・・・バツフア・メモリ．１１０，５０６，１３
１７・・・・・・演算装置．１１２，１３１６・・・・
・・工ミニレータ． １３１，１３１９・・・・・・ア
ドレス制御装置．１３２・・・・・・補助メモリ．２０
１，１３０７・・・・・・汎用レジスタ． ２０２，２
０３・・・・・・スタツク・レジスタ． ２０６・・・
・・・境界アドレス・レジスタ．２０７・・・・・・状
態レジスタ． ２０８，１３１３・・・・・・マスク・
レジスタ． ４００・・・・・・プロセス制御プロツク
． ５０１，１３０８・・・・・・基準アドレス・レジ
スタ． ５０２・・・・・・システム・ベース ５０３
・・・・・・Ｊテーブル． ５０４・・・・・・Ｐテー
ブル． ５０５・・・・・・Ｊテーブル・ポインタ．
５０７・・・・・・ポインタ．１３０１・・・・・・制
御記憶装置．１３０２・・・・・・インターフエース・
アダプタ． １３０３・・・・・・制御メモリ・ローダ
． １３１２・・・・・・命令カウンタ．１３０９・・
・・・・科学的レジスタ．１３１０・・・・・・Ｔレジ
スタ．１３１５・・・・・・スクラツチ・パツド・メモ
リ装置．１３１７・・・・・・演算論理装置．１３１８
・・・・・・命令取込み装置． １３２０・・・・・・
クロツク装置．１３２５・・・・・・制御メモリ・ワー
ド．１３３７・・・・・・アドレス・レジスタ． １３
３８・・・・・・インクレメンタ．１３３９・・・・・
・割込復帰レジスタ． １３４０・・・・・・ＫＵレジ
スタ． １３６０，１３６５，１５３０，１５３２，１
５４４，１５４６，１５５４，１５５８，１５６０，１
５６８，１５７０，１５７２・・・・・・アンド・ゲー
ト． １３４７，１３４９・・・・・・復帰分岐レジス
タ．１３４３・・・・・・局部レジスタ．１３４５・・
・・・・マルチプレクサ． １３５７・・・・・・読出
しラツチ．１３５９・・・・・・デコーダ・ユニツト．
１４０４・・・・・・ＧＯセグメント記述子．１４３０
・・・・・・フアームウエア・サブルーチ〜ン．１５１
８・・・・・・命◆検出器．１５２０，１５３４，１５
３６・・・・・・バツフア．１５２４，１５３８，１５
５０，１５５６・・・・・・比較器．１５４２，１５６
６・・・・・・オア・ゲート．１５４８・・・・・・装
飾拡張テーブル． １５７６・・・・・・検出器。

Claims (1)

1. 【特許請求の範囲】 １ プロセスのオペレーション・モードの第１のモード
   から第２のモードにおける特定の機能への切換を指定す
   る命令を受けるための手段と、任意特定の時点で前記プ
   ロセスの動作状態を指示する第１の手段と、データ処理
   システムにおける前記特定機能の実行可能性を指示する
   ための第２の手段と、前記第２の指示手段を前記第１の
   指示手段の内容の第１の部分でアドレシングするための
   手段と、前記データ処理システムで前記特定の機能が実
   行可能であることを前記第２の指示手段が指示した場合
   に前記プロセスのための前記特定機能を前記第２のモー
   ドで付活するための手段とを有することを特徴とするデ
   ータ処理システム。 ２ 前記第１のモードは、プロセスが前記データ処理シ
   ステムにより該システムにとつて通常の仕方で実行され
   る該システムの本来のモードであり、そして前記第２の
   モードが該データ処理システムの非本来モードであり、
   前記データ処理システムが多重処理型式のものであつて
   、さらに、前記データ・システムに含まれかつ前記デー
   タ・システムにおいて実行が可能であるプロセスの数に
   等しい数の複数の前記第１の指示手段と、複数の前記第
   ２の指示手段とを備えており、前記第２の指示手段の各
   々は、それぞれ前記データ処理システムにおける異なつ
   た特定機能の実行可能性を表示する複数個の指標を含み
   、前記特定機能は前記命令の第１の部分にある数により
   指示され、そしてさらに、アドレシングされた前記第２
   の指示手段の前記指標の１つを、前記命令の内容の前記
   第１の部分に表示された数でアドレシングするように結
   合された手段を備えている特許請求の範囲第１項記載の
   データ処理システム。 ３ 前記命令の内容の前記第１の部分により指示される
   数が前記第１の指示手段の内容の前記第１の部分により
   指示される数よりも大きい場合に、第１の信号を発生す
   るための手段と、該第１の信号に応答して、前記非本来
   モードでの前記プロセスのための前記特定機能が前記デ
   ータ・システムにおいて実行されないように前記付活手
   段を不能化するための不能化手段とを備えている特許請
   求の範囲第２項記載のデータ処理システム。 ４ 前記第２の指示手段内の指標の数が前記命令の内容
   の前記第１の部分によつて指示される数よりも大きいこ
   とを保証するための保証手段を備えている特許請求の範
   囲第３項記載のデータ処理システム。 ５ 多重プログラマブル／多重処理ディジタル計算機シ
   ステムにおいて、該システム内の各プロセスに対して１
   つずつ複数個のプロセス制御ブロックを有し、該ブロッ
   クの各々は特定の時点におけるプロセスの動作状態に関
   する情報を含み、複数個の装飾拡張テーブルを有し、該
   テーブルの各々は複数の指標を含み、該指標の各々は前
   記ディジタル計算機システムが該システム内で関連のプ
   ロセスに対する特定のオペレーションを実行する能力を
   有するか否かを表示し、本来のモードから非本来モード
   への処理モードの切換を指定する本来モード命令を受け
   る手段を有し、前記命令は第１および第２の部分を有し
   、前記第１の部分は前記ディジタル計算機システム内で
   実行されるべき特定の指定されたオペレーションを指示
   する数を含み、前記第２の部分は前記非本来モードで実
   行するべき命令または命令群を指示する情報を含み、前
   記ディジタル計算機システム内で現在実行中のプロセス
   と関連する前記プロセス制御ブロックの１つを選択する
   手段を有し、前記プロセス制御ブロックの各々は第１の
   部分と第２の部分を含み、前記第１の部分は関連の装飾
   拡張テーブルのアドレスを指示し、そして前記第２の部
   分は前記装飾拡張テーブル内の可能な指標の数を指示す
   る数を含んでおり、前記選択されたプロセス制御ブロッ
   クの第１の部分に含まれるアドレスによつて前記関連の
   装飾拡張テーブルをアドレシングするための手段と、前
   記本来モード命令の第１の部分に含まれる数によつてア
   ドレシングされた装飾拡張テーブルの前記指標の１つを
   アドレシングするための手段と、アドレシングされた装
   飾拡張テーブル内のアドレシングされた指標が、前記デ
   ィジタル計算機システムが該システム内で関連のプロセ
   スに対する前記特定のオペレーションを実行する能力を
   有することを指示した場合に、前記特定のオペレーショ
   ンを前記非本来モードで付活するための付活手段を備え
   ている多重プログラマブル／多重処理ディジタル計算機
   システムを含むデータ処理システム。 ６ 前記選択されたプロセス制御ブロックの前記第２の
   部分にある数が前記命令の前記第１の部分にある数より
   も大きいか否かを指示するための比較手段と、前記アド
   レシングされたプロセス制御ブロックの前記第２の部分
   にある前記数が前記命令の前記第１の部分にある前記数
   よりも大きい場合に、前記付活手段を不能化するための
   不能化手段をさらに備えている特許請求の範囲第５項記
   載のデータ処理システム。 ７ 前記非本来モードで２つ以上の命令を実行すべきこ
   とを前記本来モード命令の前記第２の部分から検出する
   ための手段と、該検出手段に応答して、２つ以上の命令
   を前記非本来モードで実行すべき場合に、前記本来モー
   ド命令の前記第１の部分の前記数を、選択されたプロセ
   ス制御ブロックの第３の部分に格納するための格納手段
   とを有する特許請求の範囲第５項記載のデータ処理シス
   テム。 ８ 前記付活手段が、前記命令の前記第２の部分に含ま
   れている情報を前記特定オペレーションで使用するため
   に与えるための手段を備えている特許請求の範囲第５項
   記載のデータ処理システム。 ９ 前記ディジタル計算システムが前記特定オペレーシ
   ョンを実行するためのハードウェア能力を有しているか
   否かを検出するための手段と、前記検出手段が、前記デ
   ィジタル計算機システムが前記特定オペレーションを実
   行するための前記能力を有しないことを指示した場合に
   、前記付活手段を禁止するための手段を備えている特許
   請求の範囲第５項記載のデータ処理システム。