JPS5933495A - Key asigner for electronic musical instrument - Google Patents
Key asigner for electronic musical instrumentInfo
- Publication number
- JPS5933495A JPS5933495A JP57143783A JP14378382A JPS5933495A JP S5933495 A JPS5933495 A JP S5933495A JP 57143783 A JP57143783 A JP 57143783A JP 14378382 A JP14378382 A JP 14378382A JP S5933495 A JPS5933495 A JP S5933495A
- Authority
- JP
- Japan
- Prior art keywords
- key
- counter
- touch
- register
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 本発明は、電子楽器に使用せるキーアサイナに関する。[Detailed description of the invention] The present invention relates to a key assigner for use in electronic musical instruments.
本発明は、鍵を押すことによるその鍵に互いに異なる位
置にmけられ、スイッチf:横1jSjする上位接点及
び下位接点の2つのキーTmタ1河号を受けて、同鍵名
を表わすアドレスコードを該コードが既に記憶さノ1て
いす、しかも空白チャンネルがあることを灸件として、
記千意装置のいづflかの空白チャンネルに記憶させ、
2つの接点のうち1つの接点が閉じられてから他方の接
点が閉じらオフるまでの時間、すなわら、鍵の押鍵速度
に応答してタッチセンスカウンタ1ffi作することに
より、該記憶アドレスコードと、該押@速1駆に対応せ
る種々の音の変化の創出を可能にする情報を得るように
したキーアサイナを提供するものである。The present invention is characterized in that by pressing a key, the key is set at different positions, and in response to the upper contact and the lower contact of the switch f: horizontal 1jSj, the address representing the same key name is set. Assuming that the code is already memorized and there is a blank channel,
Store it in the empty channel of the memory device,
By creating a touch sense counter 1ffi in response to the time from when one of the two contacts is closed until the other contact is closed and turned off, that is, the speed at which the key is pressed, the storage address is determined. The present invention provides a key assigner that obtains information that enables creation of a chord and various sound changes corresponding to the press @ speed 1 drive.
また本発明は、鍵の開閉検出(・ま、開時はチャクーを
無視して検出し、閉時はナヤタ一時間幅Qま閉を検出し
ない溝、潰をとる。゛
以下、図面と共に不発明によるタッチセンスキ−アサイ
ナの好適な実施例について詳細に説明する。In addition, the present invention detects the opening and closing of the key (・When the key is opened, it is detected ignoring chaku, and when it is closed, it is detected by ignoring the chaku, and when it is closed, it is detected without detecting the lock. A preferred embodiment of the touch sensitive key assigner will be described in detail.
第1図は、本キーアサイナのブロックダイヤグラムであ
る。本装置は、複数の楽音を同時に発生させ、1食外部
CPUと直接情報交換し、データ処理を行なうため、各
種カウンタ、論理回路、記憶装置は時分割的に、かつ外
部CPUと同期して共有せしめるkめ、内部動作判御用
クロックパルスが必要である。FIG. 1 is a block diagram of the present key assigner. This device generates multiple musical tones simultaneously, exchanges information directly with an external CPU, and performs data processing, so various counters, logic circuits, and storage devices are shared in a time-sharing manner and in synchronization with the external CPU. Furthermore, a clock pulse for controlling internal operations is required.
パルス発生部1ば、外rrACP U ka作ジクロツ
クA L E jN号を使用して内部動作クロックパル
スを作成する。チャンネルカウンタ2はALFi信号で
動作し、タッチカウント部A及びリリースカウント部B
のソフトレジスタのクロックとして、捷タキースキャン
回路のクロックとして使用する。The pulse generator 1 generates an internal operating clock pulse using the external clock ALEjN. Channel counter 2 operates with the ALFi signal, and includes touch count section A and release count section B.
It is used as the clock for the soft register and as the clock for the switch key scan circuit.
96/aのキーf:Bfa毎のブロックとして全12ブ
ロツクを1セクンヨンとすると、第1キースキヤンカウ
ンタ5は1ブロツク内の8鍵を走査するカウンタで、第
2キースヤンカウンタ4は1セクンヨンを1ブロツク毎
に走査ドライブするカウンタである。鍵検出回路5及び
6は、そヵぞれどの鍵が押さtlでいるかを検出する上
位及び下位の検出回路である。マリリクス7及び8I″
i、本キーアサイナでは、段違いの接点、す々わち2に
の上位接点及び下位接点を有するキースイッチ(図示せ
ず)を所用しており、7は上位接点、8は下位接点のダ
イオードマトリクスである。RAMアドレステコーダ1
0は、第1.第2キースギャンヵウ:yp5.4の出力
iaA+、q2zのタッチアドレスに、またデコーダ9
の出1J全RAM22のキーオンアドレスに、そ才しぞ
オtコントローラ23の出力ACにより指定する。上位
鍵レジスタ11、及び下位鍵レジスタ12は、第1キー
スギヤンカウンタ3の出力で7フトする96ビツトのソ
フトレジスタである。すなわち、1音毎にソフトするソ
フトレジスタで、コントローラ24と相互凄続している
。キーオンし/シスタ13は、同様に96ビツトのシフ
トレジスタで、第1キースキヤンカウンタ3の出力で7
フトし、8ビツトンフトする毎に切換器21へ出力され
RAM22へ格納される。If the key f:Bfa of 96/a is a block and all 12 blocks are taken as 1 secunion, the first key scan counter 5 is a counter that scans 8 keys in 1 block, and the second key scan counter 4 is a counter that scans 1 secunion. This is a counter that scans and drives each block. The key detection circuits 5 and 6 are upper and lower detection circuits that respectively detect which key is pressed tl. Marilix 7 and 8I''
i. This key assigner uses a key switch (not shown) which has contacts at different levels, namely 2 an upper contact and a lower contact, with 7 being a diode matrix for the upper contact and 8 being a lower contact. be. RAM address decoder 1
0 is the first. 2nd Keith Gyan Cow: yp5.4 output iaA+, q2z touch address, and decoder 9
The key-on address of all the RAMs 22 is designated by the output AC of the controller 23. The upper key register 11 and the lower key register 12 are 96-bit soft registers that shift by 7 based on the output of the first key gear counter 3. That is, it is a soft register that is soft for each note, and is interconnected with the controller 24. The key-on/sister 13 is also a 96-bit shift register, and the output of the first key scan counter 3 is 7.
The signal is output to the switch 21 and stored in the RAM 22 every time 8 bits are shifted.
すなわち、アドレス毎にRAMへ格納される。タッチカ
ウンタ回路部Aは、鍵名登録レジスタ17゜タッチカウ
ンタ19.ビジーレジスタ18かう構成され、鍵の押鍵
速度に対応してタッチセンスカウンタを動作させる回路
である。コントローラ26と相互接続していて、タッチ
カウンタ19の出力はタッチデータ変換ROM20に送
ら力2る。That is, each address is stored in the RAM. The touch counter circuit section A includes a key name registration register 17° touch counter 19 . The busy register 18 is a circuit that operates a touch sense counter in accordance with the key pressing speed. It is interconnected with a controller 26, and the output of the touch counter 19 is sent to a touch data conversion ROM 20.
リリースカウンタ回路部Bは、鍵名登録レジスタ14、
リリースカウンタ16.ビジーレジスタ15から構成さ
れたキーOFF後のチャタ−を考慮する回路である。コ
ントローラと相互接続されている。−タッチデータ変換
ROM20は、タッチカウンタ19から得られたタッチ
データを必要な楽音表現に変換するROMである。鍵開
閉タッチデータ切換器21は、切換16号A、Oでそれ
ぞれのデータを切換えて、RAM22へ出力格納する。The release counter circuit section B includes a key name registration register 14,
Release counter 16. This circuit includes a busy register 15 and takes into account chatter after the key is turned off. interconnected with the controller. - The touch data conversion ROM 20 is a ROM that converts the touch data obtained from the touch counter 19 into a necessary musical tone expression. The key opening/closing touch data switch 21 switches respective data using switches 16 A and 0, and outputs and stores the data in the RAM 22 .
RAM22は、キーデータすなわち、キー0N10FF
及びタッチデータをアドレスへ記憶し、CPUと1a後
情報交換を行なう記憶装置である。コントローラ23は
、各l車検出器5,6の出力を受け、全ての鍵状態の場
合全制御する。The RAM 22 stores key data, ie, key 0N10FF.
This is a storage device that stores touch data in addresses and exchanges information with the CPU after 1a. The controller 23 receives the outputs of the respective vehicle detectors 5 and 6, and performs full control in all key states.
第2図のA 、 B、、’0ilj、RAM内のアドレ
ス内容である。A, B, ,'0ilj in FIG. 2 are the address contents in the RAM.
\7から\FEまでの8個のアドレスに、64鍵のキー
0N10FF のデータが格納される。すなわち1つ
のアドレスに8音づつC2がらD?”jで順にデータと
して8つのアドレスに指定されているのである。ここで
キーONでデータ1l−1′象、OFFで1である。6
5鍵から94鍵までは、2F7から2FKまでの4個の
アドレスに同様に8音づつ格納される。タッチデータ1
は、100がら13Fまでの64アドレスに1音につき
1つづつのタッチデータが02からG#7まで格納され
る。E7がらB9までは、300から31Fまでの32
アドレスに同様に格納される。このRAMにより、外部
QPTJは鍵盤を走査する方法と同@な方法により4A
Mを走査することで、キーデータf:得ることが可能で
ある。Data for key 0N10FF of 64 keys is stored in eight addresses from \7 to \FE. In other words, each address has 8 sounds from C2 to D? ``j'' is sequentially specified as data at eight addresses.Here, when the key is ON, the data is 1l-1', and when the key is OFF, it is 1.6
For keys 5 to 94, 8 tones are similarly stored in four addresses from 2F7 to 2FK. touch data 1
, one touch data per note is stored in 64 addresses from 100 to 13F from 02 to G#7. From E7 to B9, 32 from 300 to 31F
Similarly stored in the address. With this RAM, the external QPTJ can perform 4A using the same method as scanning the keyboard.
By scanning M, key data f: can be obtained.
第3図がコントローラの動作フローチャートである。キ
ースキャンアウトは、今の鍵盤の状態でキーレジスタア
ウトは、セットされたキーレジスタ内の出力で1回前の
走査時の状態を表わす。Uは上位、Lは下位接点の状態
で、1で閉、\で開牧である。FIG. 3 is an operation flowchart of the controller. Key scan out represents the current state of the keyboard, and key register out represents the state at the time of the previous scan with the output in the set key register. U is the upper contact state, L is the lower contact state, 1 is closed, \ is open.
今、押鍵がない状態に1つのキーが押さf″した場合に
ついて浦、明する。Now, I will explain the case where one key is pressed f'' when no keys are pressed.
押鍵が開始されると、すなわらDSO/LEIOが1△
、 ’Q、/1 、1/1 、の状態となると、タッチ
カウンタTCが空ならばTOBに1をセットしてキーレ
ジスタにUR8/LR8=1.へ、才格納する。タッチ
カウンタが空でなければ動作は無い。When the key press starts, DSO/LEIO becomes 1△
, 'Q, /1, 1/1, If the touch counter TC is empty, set 1 to TOB and write UR8/LR8=1. to the key register. To, store the talent. There is no operation unless the touch counter is empty.
次に一走査後、キーレジスタが1Δ の場合に移る。こ
こでは、押鍵後すぐに離鍵した場合USO/LSO=%
へ、上位接点のみ閉じている場合USO/LSO= 1
10 、下位接点のみ閉じた場合uS’o/Lso=\
/1.及び2つの接点が双方とも閉じた場合が考えられ
る。Uso/Lso=Q/\ の場合は、応答を解除し
タッチカウンタビジーをリセットし、キーレジスタに’
J RS / L RS =\/\ を格納する。US
O/LSO= 110 の場合、押鍵速度の検出中で
、TCに走査毎に1を加える。Toが255を越えると
、押導速度の検lJ眉は中1ヒとなる。Next, after one scan, the process moves to the case where the key register is 1Δ. Here, if the key is released immediately after being pressed, USO/LSO = %
If only the upper contact is closed, USO/LSO = 1
10, When only the lower contact is closed uS'o/Lso=\
/1. The case where both the two contacts are closed is considered. If Uso/Lso=Q/\, cancel the response, reset the touch counter busy, and write ' to the key register.
Store J RS / L RS =\/\. US
When O/LSO=110, the key press speed is being detected and 1 is added to TC for each scan. When To exceeds 255, the pushing speed test IJ eyebrow becomes 1st in middle school.
すなわち押、;!l!速度は最大255′まで、8ビ・
ソトの情報となる。USO/LSO= 1/1 、 (
1/1の場合は、押鍵速度の検出を中止とし、T OB
R’i IJ上セツト、キーレジスタにUR8/LR
8二1/1 全1/1する。すなわちこの間にタッチ
センスのカウントをする。In other words, push;! l! Speeds up to 255', 8-bit
Information on Soto. USO/LSO= 1/1, (
In the case of 1/1, detection of key press speed is stopped and TOB
R'i IJ upper set, UR8/LR in key register
82 1/1 All 1/1. In other words, the touch sense is counted during this time.
次に、−走査後キーレジスタが1/1の場合に移る。こ
こでは、USO/LSO= 1/1 の場合と、・そ
)1以外の場合に分けられる。1/1の、鳴合、押鍵中
であり、動作に変化はない。1/1以外の場合、離鍵開
始となり、リリースカウンタUaが空の場合は、リリー
スカウンタビジーレジスタRBRをセットしてキーレジ
スタをTJ、R8/LR8二U/1をセットする。Re
が空で無い場合、動作は無い。Next, the process moves to the case where the key register after -scanning is 1/1. Here, it is divided into a case where USO/LSO=1/1 and a case where USO/LSO is other than 1. 1/1, chiming, keys being pressed, no change in operation. If the value is other than 1/1, the key release is started, and if the release counter Ua is empty, the release counter busy register RBR is set and the key registers TJ, R8/LR82U/1 are set. Re
If is not empty, there is no action.
次に、−走査後キーレジスタが0/1の場合に移る。こ
こでは、USO/LSO’= 17i の場合と、そ
れ以外の場合に分けられる。1/1の場合、離鍵するも
押鍵されたので、応答は解除されR13Rをリセットし
、キーレジスタにU、RO/SRO,= 1/1をセッ
トする。1/1以外の1合、離鍵中であり、リリースカ
ウンタが15を数える1で創作に変化1はなく、RCが
15となると離鍵終了とし、キーレジスタIJRO/L
RO= 010 とセットする。すなわち、ここでP
#鍵時のチャタ−を考慮しているのである。Next, the process moves to the case where the key register after -scanning is 0/1. Here, the case is divided into a case where USO/LSO'=17i and a case other than that. In the case of 1/1, since the key was pressed even though the key was released, the response is canceled, R13R is reset, and U,RO/SRO,=1/1 is set in the key register. 1 other than 1/1, the key is being released, the release counter counts 15, there is no change in the creation, and when RC reaches 15, the key is released and the key register IJRO/L is released.
Set RO=010. That is, here P
# Chatter at the time of the key is taken into consideration.
以上のように、本キーアサイナは、コントローラとキー
データ収録用のRAMを備えており、これらにより、押
鍵の全ての状態を対応させ、外部CPUが、RAMと直
接情報交換することのみでキーの次期を把握可能にした
タッチセンス付キーアサイナである。As described above, this key assigner is equipped with a controller and a RAM for recording key data, and these allow all key press states to be matched, allowing the external CPU to register keys simply by exchanging information directly with the RAM. It is a touch sensitive key assigner that allows you to know the next generation.
第1図は本キーアサイナのブロック図、第2図のA、B
、Oは、キーデータ収祿用RAMのアドレス及びデータ
の表で6L第31gは本キーアサイナの動作金示すフロ
ーである、
1・・・・・・制御パルス発生部
2・・・・・・チャンネルカウンタ
34・・・・・・キースキャンカウンタ5・・・・・・
上位鍵検出回路
6・・・・・・下位沸検出回路
7・・・・・・上位鍵マトリクス
8・・・・・・下位鍵マトリクス
9・・・・・・デコータ′
10・・・・・・RA Mアドレスデコータ゛11・・
・・・・上位鍵レジスタ
12・・・・・・下・位鍵レジスタ
13・・・・・・キーオンレジスタ
14.17・・・用誰名登録レジスタ
15・・・・・・リリースカウントビジーレジスタ16
・・・・・・リリースカウンタ
18・・・・・・タッチカウントビジーレジスタ19・
・・・・・タッチカウンタ
20・・・・・・タッチデータ変換ROM21・・・・
・・データ変換器
22・・・・・・RAM
23・・・・・・コントローラ
24 ・・・・・・CPU
A ・・・・・・タッチカウンタ回路
B ・・・・・・リリースカウンタ回路部AC・・・・
・・アドレス、データコントロールり上
出願人 株式会社 第二精玉舎
代理人 弁理士 最上 務Figure 1 is a block diagram of this key assigner, and A and B in Figure 2.
, O is a table of addresses and data of the key data collection RAM, and 6L No. 31g is a flow showing the operation of this key assigner. 1... Control pulse generator 2... Channel Counter 34...Key scan counter 5...
Upper key detection circuit 6... Lower key detection circuit 7... Upper key matrix 8... Lower key matrix 9... Decoder' 10...・RAM address decoder 11...
...Upper key register 12...Lower key register 13...Key-on register 14.17...User name registration register 15...Release count busy register 16
...Release counter 18...Touch count busy register 19.
...Touch counter 20...Touch data conversion ROM21...
...Data converter 22 ...RAM 23 ...Controller 24 ...CPU A ...Touch counter circuit B ...Release counter circuit section AC...
・Address, data control Applicant Daini Seidokusha Co., Ltd. Patent attorney Tsutomu Mogami
Claims (1)
振回路に入力さf’Lる○p Uからの出力信号と、前
記CPUからの出力信号が入力され複政のキースキャン
カウンタに′接続さfL ftチャンネルカウンタと、
前記キースキャンカウンタに接続され斤リリースカウン
タ部およびタッチカウンタ部と、前記リリースカウンタ
部およびタッチカウンタ部に接続さflだコントローラ
部と、このコノトローラ部に鍵検出佑−号を入力するた
めの鍵−検出部と、前記コントローラ部からの1¥f
報を入力−4″るための鍵情報収録用のRAMと、この
RA M K接続されたCPUに情報を交換する手段と
と備え、鍵の全ての状、態をCPUがRAMと直接情報
交換することによって各9の状態を綾織するようしこ構
成した「任子楽器用キーアサイナ。An oscillation circuit for generating a reference clock signal, an output signal from f'L○pU, and an output signal from the CPU are input to this oscillation circuit, and are connected to the key scan counter of the complex. fL ft channel counter,
A release counter section and a touch counter section connected to the key scan counter, a controller section connected to the release counter section and touch counter section, and a key for inputting a key detection code to the controller section. 1¥f from the detection unit and the controller unit
It is equipped with a RAM for storing key information for inputting information, and a means for exchanging information with the CPU connected to this RAM, so that the CPU can directly exchange information with the RAM about all the states and conditions of the key. This is a key assigner for Ninzi musical instruments, which is structured so that each of the nine states is twilled by doing so.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57143783A JPS5933495A (en) | 1982-08-19 | 1982-08-19 | Key asigner for electronic musical instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57143783A JPS5933495A (en) | 1982-08-19 | 1982-08-19 | Key asigner for electronic musical instrument |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5933495A true JPS5933495A (en) | 1984-02-23 |
Family
ID=15346895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57143783A Pending JPS5933495A (en) | 1982-08-19 | 1982-08-19 | Key asigner for electronic musical instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5933495A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5579495A (en) * | 1978-12-13 | 1980-06-14 | Nippon Musical Instruments Mfg | Electronic musical instrument |
-
1982
- 1982-08-19 JP JP57143783A patent/JPS5933495A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5579495A (en) * | 1978-12-13 | 1980-06-14 | Nippon Musical Instruments Mfg | Electronic musical instrument |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5296642A (en) | Auto-play musical instrument with a chain-play mode for a plurality of demonstration tones | |
US5739450A (en) | Keyboard musical instrument equipped with dummy key/hammer event supplementing system | |
US5492049A (en) | Automatic arrangement device capable of easily making music piece beginning with up-beat | |
US4454797A (en) | Automatic music performing apparatus with intermediate span designating faculty | |
JPS5933495A (en) | Key asigner for electronic musical instrument | |
JPS584367B2 (en) | keyboard input device | |
JP2536708B2 (en) | Electronic musical instrument | |
JPS5857119B2 (en) | Touch response device for electronic musical instruments | |
JPS62106742A (en) | Apparatus for analyzing action information | |
JPS60182977A (en) | Electronic game apparatus | |
JPS6243196B2 (en) | ||
JPH06214564A (en) | Keyboard musical instrument performance data recording device | |
JPS603892U (en) | electronic musical instruments | |
JPH079280Y2 (en) | Stack circuit | |
JPS5835599A (en) | Electronic musical instrument | |
JPH05289796A (en) | Key input processor | |
JPH0322041A (en) | Real-time tracer | |
JP2771535B2 (en) | Key data playback method | |
JP2960107B2 (en) | Electronic chime equipment | |
JPS59189394A (en) | Electronic musical instrument | |
JPH0128396B2 (en) | ||
JPS6346868B2 (en) | ||
JPS6161398B2 (en) | ||
JPS62177457A (en) | Logic analyzer | |
JPH0447762U (en) |