JPS5932917B2 - Multilayer wiring board manufacturing method - Google Patents

Multilayer wiring board manufacturing method

Info

Publication number
JPS5932917B2
JPS5932917B2 JP7052176A JP7052176A JPS5932917B2 JP S5932917 B2 JPS5932917 B2 JP S5932917B2 JP 7052176 A JP7052176 A JP 7052176A JP 7052176 A JP7052176 A JP 7052176A JP S5932917 B2 JPS5932917 B2 JP S5932917B2
Authority
JP
Japan
Prior art keywords
layer
wiring
pattern
conductor
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7052176A
Other languages
Japanese (ja)
Other versions
JPS52154071A (en
Inventor
仁 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7052176A priority Critical patent/JPS5932917B2/en
Publication of JPS52154071A publication Critical patent/JPS52154071A/en
Publication of JPS5932917B2 publication Critical patent/JPS5932917B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は多層配線基板の製造方法に係わり、特に配線接
続の異なる多品種の多層配線基板を経済的に製造する方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a multilayer wiring board, and more particularly to a method of economically manufacturing a wide variety of multilayer wiring boards with different wiring connections.

従来、マルチチップLSI等の実装に使用される多層配
線基板は大型コンピュータ等に使用した場合、100種
類以上の配線接続の異なる多層配線基板が必要とされ、
典型的な多品種小量生産品であることから、経済性の面
で問題があつた。
Conventionally, when multilayer wiring boards used for mounting multichip LSIs and the like are used in large computers, etc., multilayer wiring boards with over 100 different types of wiring connections are required.
Since it is a typical high-mix, low-volume product, there were problems in terms of economy.

かかる問題を明確にするため従来方法の多層配線基板の
製造方法の一例を第1図乃至第5図を用いて説明する。
第1図はモデルとして取りあげた配線接続図である。こ
こでは端子Y2とY1’とY4’とX1が接続されてお
り又端子Y3とY2’とX5とX3’が接続されており
又端子Y5とX2とX2’とX5’が接続されている。
この配線接続を、例えば最も一般的な厚膜方式の多層配
線基板で実現する場合について説明する°まず最初に各
層パターンの設計が行われる°配線はX方向の配線とY
方向の配線とに分けて、それぞれ第1の導体層と、第2
の導体層に所定の配線幅、配線ピッチでパターン化され
る。第1の導体層と第2の導体層を絶縁する絶縁層は、
第1の導体層と第2の導体層との配線間で接続したい箇
所にスルーホール用の孔があくようなパターンが設計さ
れる。又スルーホール接続をより確実にするために、絶
縁層中のスルーホール用孔に導体を埋めるパターン(以
下これをスルーホール接続パターンと称す)が設計され
る。各層のパターンが設計されると、次に各層パターン
のフォトマスクが製作され、次にこれらフオートマスク
を用いて各層印刷のためのスクリーンが各層毎に製版さ
れる°以上は製造前の準備作業であり次から実際の製造
作業が始まる。
In order to clarify this problem, an example of a conventional method for manufacturing a multilayer wiring board will be explained with reference to FIGS. 1 to 5.
Figure 1 is a wiring connection diagram taken as a model. Here, terminals Y2, Y1', Y4' and X1 are connected, terminals Y3, Y2', X5 and X3' are connected, and terminals Y5, X2, X2' and X5' are connected.
We will explain the case where this wiring connection is realized using, for example, the most common thick-film multilayer wiring board. First, each layer pattern is designed.
The wiring is divided into a first conductor layer and a second conductor layer, respectively.
The conductor layer is patterned with a predetermined wiring width and wiring pitch. The insulating layer that insulates the first conductor layer and the second conductor layer is
A pattern is designed in which holes for through holes are formed at locations where connections are to be made between the wiring in the first conductor layer and the second conductor layer. Furthermore, in order to make the through-hole connection more reliable, a pattern (hereinafter referred to as a through-hole connection pattern) is designed in which the through-hole hole in the insulating layer is filled with a conductor. Once the pattern for each layer is designed, a photomask for each layer pattern is manufactured, and then a screen for printing each layer is made for each layer using these photomasks. The above is the preparatory work before manufacturing. Then the actual manufacturing work begins.

第1の導体層のパターンが製版されているスクリーンを
用いて、基板上に金ペーストを印刷し、乾燥後、高温で
焼成し第2図に示すように第1の導体層を形成する。こ
こで1が基板、2が第1の導体層である。次に絶縁層の
パターンが製版されているスクリーンを用いて、第1の
導体層上に結晶化ガラスのペーストを印刷し、乾燥後高
温で焼成し、第3図に示すように絶縁層を形成する。
Gold paste is printed on the substrate using a screen on which the pattern of the first conductor layer has been made, and after drying, it is fired at a high temperature to form the first conductor layer as shown in FIG. Here, 1 is a substrate, and 2 is a first conductor layer. Next, a paste of crystallized glass is printed on the first conductor layer using a screen on which the pattern of the insulating layer has been made, and after drying, it is fired at a high temperature to form the insulating layer as shown in Figure 3. do.

なお絶縁層はピンホールの発生を減少させるために2重
に形成する。すなわち絶縁層の形成工程は2回繰り返さ
れる°ここで、3は絶縁層を示し、4はスルーホール接
続のためにあけられた孔を示す。次にスルーホール接続
パターンが製版されているスクリーンを用いて絶縁層3
上に金ペーストを印刷し乾燥後高温で焼成し第4図に示
すようにスルーホール用の孔4に金導体5が埋め込まれ
る。
Note that the insulating layer is formed in two layers to reduce the occurrence of pinholes. That is, the step of forming the insulating layer is repeated twice. Here, 3 indicates the insulating layer, and 4 indicates the hole drilled for through-hole connection. Next, the insulating layer 3 is formed using a screen on which a through-hole connection pattern is made.
A gold paste is printed on top, dried, and then fired at a high temperature to fill the through-hole hole 4 with a gold conductor 5, as shown in FIG.

最後に第2の導体層のパターンが製版されているスクリ
ーンを用いて、金ペーストを印刷し乾燥後、高温で焼成
し第5図に示すように第2の導体層6を形成する。以上
で厚膜方式の多層配線基板が出来上るが第5図Aにおけ
る配線接続は第1図の配線接続と全く同一であることは
、説明するまでもなく明らかである〇以上述べた如く従
来方式で形成した厚膜方式の多層配線基板の製造方法に
おいては次に述べるような問題を持つていた〇第1の問
題は多層配線基板の製造コストに関してである。
Finally, gold paste is printed using a screen on which the pattern of the second conductor layer has been made, dried, and then fired at a high temperature to form the second conductor layer 6 as shown in FIG. With the above steps, a thick-film multilayer wiring board is completed, but it is obvious that the wiring connections in FIG. 5A are exactly the same as the wiring connections in FIG. The method for manufacturing a thick-film multilayer wiring board formed by the method has the following problems. The first problem concerns the manufacturing cost of the multilayer wiring board.

説明したように配線接続の異なる品種毎に、第1の導体
層、絶縁層、スルーホール接続、第2の導体層の各パタ
ーンの設計と各層パターンのフオトマスク、それに各層
パターンの製版されたスクリーンが必要であり、多品種
の場合にはそれらの経費は相当な金額となりかつ小量し
か生産しない場合は、これら設計費、型代および治工具
費の多層配線基板の製造コストに占める割合は非常に大
きくなる0また作業工数について言えば多品種小量生産
ということで、どんな製造工程でも小品種大量生産に比
べれば作業能率が落ちるものであるが、特に多層配線基
板の製造工程中最も作業時間のかかる印刷作業について
考察してみると多品種小量生産がいかに作業能率の悪い
ものであるかが明確になる0すなわち印刷作業工程を分
析すると、印刷用ペーストの粘度測定及び粘度調整、ス
クリーンの基板へのセツト、スクリーンと基板との位置
合せ、最適印刷条件出しのための試行印刷及び印刷条件
の調整等の準備作業や、スクリーン上のペーストの回収
、スクリーンの洗浄等の後作業に殆んどの時間をとられ
るものであり、基板上に印刷する作業そのものは極めて
短時間で終わるものである。これら準備作業及び後作業
はスクリーンを取り替えるごとに、すなわち各品種各層
パターンの印刷毎に必要なものであり小量の印刷しかし
ない場合は作業能率が極めて低下する。材料費に関して
も、高価なペーストが、各品種、各層パターンの印刷毎
にペーストの粘度測定やスクリーン等に付着して回収出
来ない分や、最適印刷条件出しの試行印刷の際に無駄に
なるわけで、印刷枚数が少ない場合にはこれらの無駄に
なる量が、実際に基板に印刷されて使用される量の何十
倍かになる。以上のように製造コストについて言えば、
設計費、型代、治工具費、材料費、加工費とも全てが多
品種小量生産であるために驚くほどコストアツプになつ
ていることが知れよう0次に第二の問題として製造に要
する日数がある。
As explained above, for each type with different wiring connections, each pattern of the first conductor layer, insulating layer, through-hole connection, and second conductor layer is designed, a photomask for each layer pattern, and a screen made of each layer pattern is prepared. In the case of a wide variety of products, these expenses will be considerable, and if only a small quantity is produced, the proportion of the design cost, mold cost, and tooling cost in the manufacturing cost of the multilayer wiring board is very large. In terms of man-hours, since high-mix, low-volume production is involved, work efficiency is lower in any manufacturing process compared to small-mix, mass production. If we consider such printing work, it becomes clear how inefficient work efficiency is in high-mix, low-volume production. We perform most of the preparatory work such as setting the screen to the screen, aligning the screen and substrate, trial printing and adjusting the printing conditions to find the optimal printing conditions, and post-work such as collecting the paste on the screen and cleaning the screen. This process is time-consuming, and the process of printing on the substrate itself can be completed in an extremely short time. These preparatory work and post-work are necessary each time the screen is replaced, that is, each time each product type and each layer pattern is printed, and if only a small amount of printing is to be performed, the work efficiency is extremely reduced. Regarding material costs, expensive paste is wasted when measuring the viscosity of the paste for each type of product and each layer pattern printed, when it adheres to screens, etc. and cannot be recovered, and during trial printing to find the optimal printing conditions. If the number of printed sheets is small, the wasted amount will be tens of times the amount actually printed on the board and used. As mentioned above, regarding manufacturing costs,
It is clear that design costs, mold costs, jig costs, material costs, and processing costs are all going up in high-mix, low-volume production, leading to an astonishing increase in costs.The second problem is the number of days required for manufacturing. There is.

マルチチツプLSIのような大規模な回路となると設計
の段階で完全なものを期待するのは無理があり、設計、
試作、評価、設計変更というサイクルが何回か必要にな
る0従つて多層配線基板の製作に要する期間を出来るだ
け短くしたいという要求はことのほか強い0又量産段階
においても製造期間が短くてすむということは大きな利
点として必要である〇これに対して従来方法では各層パ
ターンの設計、フオトマスクの製作、スクリーンの製版
を行なつた後に基板上に各層パターンを順次形成してい
く作業となり、相当の日数が必要であり、第1の問題で
述べたように作業能率も低下するために多品種のものを
短時間につくることは不可能であるo第3の問題は第2
の問題にも関連するが多層配線基板の出来上つた後に或
いはICチツプ等を搭載した後に配線接続の変更をしな
ければならない場合が頻繁に生ずる。その場合最初から
作り直すのでは経済的に大きな損失であり、又、期間的
にもその余裕がない場合が多い0従つてその際には出来
上つたものに対して配線接続の変更を行なわなければな
らないが従来方式ではその対処が難しい0例えば新しく
接続しなければならないところには細い導線を半田付、
又は熱圧着により接続するしか方法がないが、非常に細
かい作業が必要であり、手間もかかるので多数個所の変
更は事実上不可能である0又不必要な配線接続は切断し
なければならないが下層配線は絶縁層で覆れていて露出
していないので、非常な制約を受ける。第4図の問題は
品質に関してである0同一品種内、或いは品種間におい
て、バラツキの少ない安定した品質で製造したいが従来
方式においてはかなり難しい。
When it comes to large-scale circuits like multi-chip LSIs, it is unreasonable to expect perfection at the design stage.
Several cycles of prototyping, evaluation, and design changes are required.Therefore, there is an especially strong demand to shorten the time required for manufacturing multilayer wiring boards as much as possible.Moreover, the manufacturing period can be shortened even at the mass production stage. This is a major advantage and is necessary.In contrast, in the conventional method, each layer pattern is sequentially formed on the substrate after designing each layer pattern, manufacturing a photomask, and making a screen, which requires a considerable amount of work. It is impossible to make a wide variety of products in a short time because it takes several days, and as mentioned in the first problem, the work efficiency decreases.The third problem is the second problem.
Related to the above problem, it is often necessary to change wiring connections after a multilayer wiring board is completed or after an IC chip or the like is mounted. In that case, it would be a big economic loss to rebuild from scratch, and there is often not enough time to do so. Therefore, in that case, you would have to change the wiring connections for the completed product. However, it is difficult to deal with this problem using conventional methods.For example, where new connections need to be made, thin conducting wires are soldered,
Alternatively, there is no other way than to connect by thermocompression bonding, but it requires very detailed work and is time-consuming, so it is virtually impossible to change multiple locations.Additionally, unnecessary wiring connections must be cut. Since the lower wiring is covered with an insulating layer and is not exposed, it is subject to severe restrictions. The problem in Figure 4 concerns quality.We want to manufacture products with stable quality with little variation within the same product type or between product types, but this is quite difficult with conventional methods.

それは主に印刷作業に起因する。印刷作業はスクリーン
を取り替える毎に作業条件がかわるわけで、最適印刷条
件出しを行なつても十分ではなく、品種間で、印刷膜厚
、印刷寸法、印刷欠陥等の印刷品質に差が生ずることに
なり、これが電気的特性に影響を与え、場合によつては
信頼性までに影響を与えるような品質のバラツキが生ず
ることにもなる。又、印刷の品質はある枚数を連続印刷
してはじめて安定するものであるが、小量生産の場合に
はその安定領域に達する前に印刷を終えるので、連続し
て生産した同一品種内でも品質が相当にバラツイている
と言える。以上厚膜方式の多層配線基板の製造方法を例
にとつて従来方法の問題をあげたがその他の多層配線基
板の製造においても各層毎個別のパターンで順次作つて
いくことには変わりがないので、大なり小なり以上に述
べたと同様な問題を内在していたわけである〇本発明の
目的は配線接続の異なる多品種の多層配線基板を経済的
かつ信頼性、歩留り良く製造する方法を提供することに
ある0すなわち本発明による多層配線基板の製造方法は
基板上に一定パターンの配線導体の層を形成する工程と
、この配線導体の複数の所定部をほぼ全導体巾にわたつ
て露出する露出口を少くとも有した絶縁層で配線導体を
覆う工程と、所要パターンに応じて選択した露出口にお
いてその露出口に露出せる配線導体を切断する工程とを
含むことを特徴とするものである〇あるいは本発明によ
る多層配線基板の製造方法は基板上に第1の層の配線導
体を形成する工程と、前記第1の層の配線導体の複数の
所定部をほぼ全導体巾にわたつて露出する露出口と所定
の層間接続口を有する絶縁層を形成する工程と、第2の
層の配線導体を前記l間により所定部を第1の層の配線
導体と接続して形成する工程と、選択的に前記露出口に
露出した第1の層の配線の所定部を除去する工程を含む
ことを特徴とするものである。
This is mainly due to printing work. In printing work, the working conditions change every time the screen is replaced, so even if the optimal printing conditions are set, it is not sufficient, and differences in printing quality such as printing film thickness, printing dimensions, printing defects, etc. occur between types. This affects the electrical characteristics and, in some cases, causes variations in quality that may even affect reliability. In addition, the quality of printing becomes stable only after a certain number of sheets are printed continuously, but in the case of small-lot production, printing ends before reaching that stable area, so the quality of the same product that is produced continuously can be unstable. It can be said that there is considerable variation. Above, we have discussed the problems with conventional methods using the thick-film method for manufacturing multilayer wiring boards as an example, but there is no difference in the manufacturing of other multilayer wiring boards in which each layer is sequentially made with individual patterns. However, the problem was more or less similar to that described above.The purpose of the present invention is to provide a method for manufacturing multilayer wiring boards of various types with different wiring connections economically, reliably, and with high yield. In particular, the method for manufacturing a multilayer wiring board according to the present invention includes the steps of forming a layer of wiring conductors in a certain pattern on a board, and exposing a plurality of predetermined portions of the wiring conductors over substantially the entire conductor width. It is characterized by comprising the steps of covering the wiring conductor with an insulating layer having at least an outlet, and cutting the wiring conductor exposed at the exposed hole at the exposed hole selected according to the required pattern. Alternatively, the method for manufacturing a multilayer wiring board according to the present invention includes the steps of forming a first layer of wiring conductors on a substrate, and exposing a plurality of predetermined portions of the first layer of wiring conductors over substantially the entire conductor width. a step of forming an insulating layer having an exposed opening and a predetermined interlayer connection port; and a step of forming a wiring conductor of the second layer by connecting a predetermined portion with the wiring conductor of the first layer through the l gap; The method is characterized in that it includes a step of removing a predetermined portion of the first layer wiring exposed in the exposure hole.

かかる本発明において前記第1の層あるいは第2の層の
配線導体パタンを例えばそれぞれ一定パタンの繰り返し
等からなる標準パタンにより構成し、J任意にそれぞれ
の回路パタンを切断することにより所定の配線パタンと
することができるものであるOあるいは本発明は少くと
も2層の導体層を含む任意な配線接続を有する多品種の
多層配線基板を .作るに当つて第1の導体層パターン
、絶縁層パターン、第2の導体層パターン、および必要
によつてはスルーホール接続パターンを、標準化し品種
によらず全く同一の標準多層配線基板として第2の導体
層まで形成した後に、個々の品種の配線接 t続に応じ
て、第1の導体層第2の導体層及び第1の導体層と第2
の導体層間の所定の部分を選択的に切断或いは除去して
任意の配線接続を有する多品種の多層配線基板を得よう
とするものである〇この発明は予じめ第1の導体層パタ
ーンを例えばX方向に第2の導体層パターンを例えばY
方向に、一定ピツチで格子状に配線し、その交点を全て
スルーホール接続した構造の多層配線基板を作つた後に
、第1の導体層、第2の導体層、及びその間のスルーホ
ールを選択的に切断すれば任意の配線接続が得られる〇
次に本発明の第1の実施例を第1図および第6図乃至第
11図を用いて説明する〇本実施例では第1図に示した
配線を有する配線基板を実現するものとする0最初に多
層配線基板の標準化された各層のパターンを設計する0
ここでは第1図において上下に走るすなわち、例えばX
2−X2′を走る如き配線を第1層目の導体層に配置し
、左右の横方向に走る、例えばY1−Y1″方向に走る
導体層を第2層目の配線層に配置するものとして、第1
層目の標準化されたパタンは以下に説明される図におい
て上下、すなわち縦方向に一様に走る、第1図における
端子間X1−X1″,X2一X2″,・・・X5−X5
′をそれぞれに結ぶ如き一様な五本のパタンとする0一
方第2層の標準化されたパタンも同様に横方向に一様に
走る、第1図における端子間Y1−Y1′,Y2−Y2
5,・・・Y5−Y5″をそれぞれに結ぶ如き五本のパ
タンとする0次いでこのように標準化された各層のパタ
ーンをもとにフオトマスクを製作して、各層パターンの
スクリーンを製版する0この作業は第1図に示した配線
接続以外でも、例えば変更を必要とする場合等を含めて
必要とされる配線基板が何品種であろうともそれぞれ一
つだけでもよい。
In the present invention, the wiring conductor pattern of the first layer or the second layer is formed of a standard pattern consisting of repeating a certain pattern, respectively, and a predetermined wiring pattern is formed by arbitrarily cutting each circuit pattern. Alternatively, the present invention can provide a wide variety of multilayer wiring boards having arbitrary wiring connections including at least two conductor layers. In manufacturing, the first conductor layer pattern, insulating layer pattern, second conductor layer pattern, and if necessary through-hole connection patterns are standardized and the second conductor layer pattern is made into the same standard multilayer wiring board regardless of the product type. After forming up to the first conductor layer, the first conductor layer, the second conductor layer, and the first conductor layer and second conductor layer are formed, depending on the wiring connection of each product.
The present invention aims to obtain a wide variety of multilayer wiring boards having arbitrary wiring connections by selectively cutting or removing predetermined portions between the conductor layers of the first conductor layer pattern. For example, the second conductor layer pattern is arranged in the X direction, for example in the Y direction.
After making a multilayer wiring board with a structure in which wiring is arranged in a lattice pattern at a constant pitch in the direction and all the intersections are connected through holes, the first conductor layer, the second conductor layer, and the through holes in between are selectively connected. Any wiring connection can be obtained by cutting to A wiring board with wiring is to be realized.0 First, a standardized pattern for each layer of a multilayer wiring board is designed0.
Here, running up and down in FIG.
2-X2' is arranged in the first conductor layer, and a conductor layer running in the left and right lateral directions, for example in the Y1-Y1'' direction, is arranged in the second wiring layer. , 1st
The standardized pattern of the layers runs uniformly in the vertical direction, that is, in the vertical direction in the figures explained below, between the terminals X1-X1'', X2-X2'', ...X5-X5 in Figure 1.
On the other hand, the standardized pattern of the second layer also runs uniformly in the horizontal direction, between the terminals Y1-Y1', Y2-Y2 in Fig. 1.
5. Make five patterns such as connecting Y5-Y5'' to each other.Next, make a photomask based on the standardized pattern for each layer, and make a screen for each layer pattern.0This In addition to the wiring connection shown in FIG. 1, the work may be done only once, regardless of the number of types of wiring boards required, including cases where changes are required, for example.

次に本発明による標準化された第1の導体層のパターン
が製版されているスクリーンを用いてセラミツク基板1
上に金ペーストを厚さ約10μで印刷し、乾燥後高温で
焼成し第6図に示すように第1層目の導体層2を形成す
る。
Next, the ceramic substrate 1 is printed using a screen on which a standardized first conductor layer pattern according to the present invention is printed.
Gold paste is printed on it to a thickness of about 10 μm, dried and fired at a high temperature to form the first conductor layer 2 as shown in FIG.

続いて第7図に示す如く、第1層目の配線パターン2上
に第2層目の配線パターンと交差する部分にそれぞれの
配線パターン2につき5個のスルホール接続孔4と、前
記スルホール接続孔と、平行して同数の配線パターン2
をほぼ全導体巾にわたつて露出する露出口4″とを有す
るように選択的に結晶化ガラスのペーストを2回にわた
つて約30μの厚さで被覆した後焼成して絶縁層3とす
る0続いて第8図に示す如く全てのスルホール接続孔4
内にスクリーン法等により金ペースト等で導体層を充填
して焼成し、層間接続のにおける端部切れ等による断線
を防止して信頼性を向上せしめる0続いて第9図に示す
ように横方向に走る5本の第2層目の配線パターン6を
スクリーン法により金ペーストを約10μの厚さで塗布
して焼成することにより形成されるoこの際におのおの
配線パターン6は下層の配線パターン2と全ての交点に
おいてスルホール接続4を介して導通接続をなしている
。ここにおいて上下方向に走る第1層目の配線パターン
2と左右方向に走る第2層目の配線パタン6は全てマト
リツクス状にその交点において接続された標準多層配線
基板が得られる〇以上の説明で分るように、ここまでは
品種によらず、標準化されたパターンを用いて全く同一
に形成されるので第9図の形のものを標準多層配線基板
と呼ぶことが出来る0次にかかる標準多層配線基板にお
いて第1層目の配線パターン2を露出口4″において、
表面に露出している第2層目の配線パターン6は任意の
部分でまた層間接続のみが不要なときはスルホール接続
導体5をそれぞれ選択的に例えばエツチング法等によつ
て除去することにより所定の、例えば第1図に示した配
線基板を得ることができるものであり、以下に詳しく一
例を説明する0配線接続を持つ多層配線基板を得る場合
には第10図に示すフオトマスクを設計し製作する0こ
のフオトマスクはネガテイブ型のフオトレジストを用い
て導体のケミカルエツチングに使用するものであり、暗
部として第1の導体層を除去する部分7と第2の導体層
を除去する部分8と第1の導体層と第2の導体層間のス
ルーホール接続を除去する部分9とから成つており、こ
れらの組み合せによつて任意の配線接続がケミカルエツ
チングによつて得られるわけであり、第9図の標準多層
配線基板の全面にネガテイブ型のフオトレジストを塗布
し、第10図のフオトマスクを用いて露光した後フオト
レジストを現像すると第10図の7,8,9対応した部
分のフオトレジストが除去され、その部分の金導体が露
出する0ここでポジ型フオトレジストを用いても良くこ
の場合第10図に示したフオトマスクの透明部と暗部は
逆転する0次に現像処理後の配線基板を金のエツチング
液例えば沃素と沃化カリウムの水溶液中に適当時間浸し
て、露出している部分の金をエツチング除去する0その
後フオトレジストを剥離すると第11図で示した多層配
線基板が得られる〇ここで10,11,12は金がエツ
チングされた部分を示している0第11図の配線接続は
外部端子X1〜X5,Yl〜Y5,Xl′〜X5′,Y
1″〜Y5′に関して第1図の配線接続を満足している
ことは当然である。
Subsequently, as shown in FIG. 7, five through-hole connection holes 4 are formed for each wiring pattern 2 on the first-layer wiring pattern 2 at the portions that intersect with the second-layer wiring pattern, and the through-hole connection holes are formed on the first-layer wiring pattern 2. and the same number of wiring patterns 2 in parallel.
is selectively coated with crystallized glass paste to a thickness of approximately 30 μm twice so as to have an exposed opening 4″ that exposes almost the entire width of the conductor, and then fired to form the insulating layer 3. 0 Next, as shown in Fig. 8, all the through-hole connection holes 4
A conductor layer is filled with gold paste or the like using a screen method or the like and fired to prevent disconnection of the interlayer connection due to breakage at the end and improve reliability. The five second-layer wiring patterns 6 running in the second layer are formed by applying gold paste to a thickness of about 10 μm using a screen method and firing them. Conductive connections are made through through-hole connections 4 at all intersections. Here, a standard multilayer wiring board is obtained in which the first-layer wiring pattern 2 running in the vertical direction and the second-layer wiring pattern 6 running in the left-right direction are all connected at their intersections in a matrix. As can be seen, the standard multilayer wiring board of order 0 can be called a standard multilayer wiring board as shown in Fig. 9 because it is formed in exactly the same way using a standardized pattern regardless of the product type. In the wiring board, the first layer wiring pattern 2 is placed in the exposed opening 4'',
The second layer wiring pattern 6 exposed on the surface can be removed at any desired portion, or if only interlayer connection is not required, the through-hole connection conductor 5 can be selectively removed by etching or the like. For example, the wiring board shown in Fig. 1 can be obtained, and in order to obtain a multilayer wiring board with 0 wiring connections, an example of which will be explained in detail below, a photomask shown in Fig. 10 is designed and manufactured. 0 This photomask is used for chemical etching of conductors using a negative type photoresist, and the dark areas include a portion 7 where the first conductor layer is removed, a portion 8 where the second conductor layer is removed, and a portion 8 where the first conductor layer is removed. It consists of a conductor layer and a part 9 for removing the through-hole connection between the second conductor layer, and by combining these parts, any wiring connection can be obtained by chemical etching, and the standard shown in FIG. When a negative photoresist is applied to the entire surface of the multilayer wiring board, exposed using the photomask shown in FIG. 10, and then developed, the photoresist in the areas corresponding to 7, 8, and 9 in FIG. 10 is removed. The gold conductor in that area is exposed.A positive photoresist may be used here.In this case, the transparent and dark areas of the photomask shown in Figure 10 are reversed.Next, the wiring board after development is etched with gold. The exposed part of the gold is etched away by immersing it in a liquid such as an aqueous solution of iodine and potassium iodide for a suitable period of time. After that, the photoresist is peeled off to obtain the multilayer wiring board shown in Figure 11. Here, 10 , 11, 12 indicate the gold-etched parts.0 Wiring connections in Figure 11 are external terminals X1-X5, Yl-Y5, Xl'-X5', Y
It goes without saying that the wiring connections shown in FIG. 1 are satisfied with respect to Y1'' to Y5'.

またエツチング除去の他にレーザ等によるトリミング法
を用いても良い〇次に本発明の第2の実施例を第12図
乃至第13図を用いて説明する〇本実施例では前述した
第1の実施例の第2層目の配線パタンの形状を第12図
の如く変更したものである0すなわち第1の実施例では
第2層目の配線パタン6はスルホール接続孔4上に直接
形成されたが、本実施例では横方向に走る第2層目の配
線パターン6″はスルホール接続孔4と離れた線上に走
る如く形成され、スルホール接続孔4とは突出した枝状
のパタンによつて接続され、スルホール接続孔4により
なされる層間接続が不用のときはスルホール接続導体5
を除去するかわりに第2層目の配線パターン6゛の枝状
部を除去することにより達成され、前記第1の実施例の
如く第2層目の導体パターン6の内部に欠除部を設ける
必要がなく、信頼性の優れた方法である0このように構
成された標準多層配線基板を露出口1に露出した第1層
目の配線導体2および表面に露出した第2層目の配線導
体6/の金導体をレーザ加工機を用いて選択的にレーザ
ビームを照射して切断し、第1図に示された配線接続を
第13図に示す如く実現した。
In addition to etching removal, a trimming method using a laser or the like may be used.Next, a second embodiment of the present invention will be explained with reference to FIGS. 12 and 13.In this embodiment, the above-mentioned first The shape of the second layer wiring pattern in the embodiment is changed as shown in FIG. 12. In other words, in the first embodiment, the second layer wiring pattern 6 was formed directly on the through hole connection hole 4 However, in this embodiment, the second layer wiring pattern 6'' running in the horizontal direction is formed so as to run on a line apart from the through-hole connection hole 4, and is connected to the through-hole connection hole 4 by a protruding branch-like pattern. and when the interlayer connection made by the through-hole connection hole 4 is unnecessary, the through-hole connection conductor 5
This is achieved by removing the branch-like portions of the second-layer wiring pattern 6 instead of removing the conductor pattern 6, and providing a cutout inside the second-layer conductor pattern 6 as in the first embodiment. This is a highly reliable method that eliminates the need for a standard multilayer wiring board configured in this manner. The gold conductor No. 6 was selectively irradiated with a laser beam using a laser processing machine to cut it, and the wiring connection shown in FIG. 1 was realized as shown in FIG. 13.

図中13,14,15で示した個所がレーザビームによ
つて金導体が切断された部分の例を示している〇以上説
明した如く本発明によれば次に述べる効果が明らかであ
るoこの発明の第1の効果は、配線接続の異なる多品種
の多層配線基板を製造する場合に品種分けの作業以外は
全く同一に製造出来るので従来の多品種小量生産を、品
種分け作業を除いて、1品種大量生産の極めて望ましい
生産形態に転換出来たことになり、多層配線基板の製造
コストの大幅な低減が実現出来ることである0品種毎に
は品種分けに使用する1層だけのパターンの設計、フオ
トマスクの製作スクリーンの製版が必要なだけであり、
従来の4層に比べて大幅な設計費、型代及び治工具費の
低減がはかれることである0材料費、加工費とも大量生
産の形によつて相当の低減が出来る0特に従来問題であ
つた印刷作業においては1度のスクリーンのセツトで大
量に印刷出来ることにより、準備作業や後作業に要する
時間の割合が相対的に低下し、又、ペーストの無駄にな
る割合も相対的に低下し極めて大幅な材料費、加工費の
低減がはかれる〇以上、本発明によれば製造工程的には
品種分け作業が追加されるが総合的にみて多層配線基板
の製造コストの大幅な低減が実現出来る〇本発明の第2
の効果は大量生産によつて作業の能率が向上し多品種の
ものを短期間に製造することが可能となることである0
又標準多層配線基板の形で前以つてストツク生産してわ
くことも可能であり、その場合には望みの配線接続の多
層配線基板を極めて短期間で人手することが出来、その
効果は大きい0本発明の第3の効果は出来上つた後でも
多層配線基板の配線接続の変更が容易なことである。
The points indicated by 13, 14, and 15 in the figure are examples of the parts where the gold conductor is cut by the laser beam. As explained above, according to the present invention, the following effects are obvious. The first effect of the invention is that when manufacturing multiple types of multilayer wiring boards with different wiring connections, they can be manufactured in exactly the same manner except for the process of sorting the types, so that the conventional high-mix, low-volume production can be improved by eliminating the process of sorting the types. This means that we have been able to shift to the highly desirable production system of mass production of one type, and it is possible to significantly reduce the manufacturing cost of multilayer wiring boards. All that is required is design and photomask production screen printing.
Design costs, mold costs, and jig and tool costs can be significantly reduced compared to the conventional four-layer system.Material costs and processing costs can also be reduced considerably by mass production. In printing operations, the ability to print in large quantities with one screen set-up reduces the amount of time required for preparatory work and post-work, and also reduces the percentage of paste wasted. Extremely significant reduction in material and processing costs is achieved.According to the above, according to the present invention, the work of sorting the types is added in the manufacturing process, but overall it is possible to achieve a significant reduction in the manufacturing cost of multilayer wiring boards. 〇Second aspect of the present invention
The effect of this is that mass production improves work efficiency and makes it possible to manufacture a wide variety of products in a short period of time.
It is also possible to stock-produce the standard multilayer wiring board in advance, and in that case, the multilayer wiring board with the desired wiring connections can be produced by hand in an extremely short period of time, which is highly effective. A third effect of the present invention is that it is easy to change the wiring connections of the multilayer wiring board even after it is completed.

これは、品種分け作業によつて切断或いは除去した部分
を半田、或いは導電接着剤で接続すればもとの標準多層
配線基板にもどることになり、そこから任意の配線接続
を得ることが出来ることから容易に理解出来よう0Cチ
ツプ等が搭載されている場合でも、不必要な配線接続は
第13図の13,14,15の箇所を選択的にレーザビ
ームで切断することが可能であるし、又必要な配線接続
は同じく、13,14,15の箇所を選択的に例えば半
田や導電接着剤等によつて接続することによつて可能で
ある0何ら導線等を使用せずに配線接続変更が可能なの
で、多数個所の配線接続変更も容易でありこの効果は大
きい0本発明の第4の効果は、品種によつて異なる作業
は品種分け作業だけなので、品種毎の品質のバラツキは
少くてすみ、大量連続生産により品質の安定した領域で
製造出来るので良質のものが得られるこ 5とである。
以上本発明によつて従来問題であつた点が全て解決出来
るためにその工業的価値は大である〇なお、以上は本発
明を厚膜方式の多層配線基板の製造に実施した場合につ
いて説明したが、本発 4明を他の技術を用いた多層配
線基板例えばプリント板あるいは薄膜回路基板等の製造
に適用出来ることは、明らかであり、その場合にも本発
明の効果は少しも減するものではない〇又、品種分け作
業は本発明の実施例においては、ケミカルエツチングと
レーザビームによつて除去もしくは切断する方法を説明
したが、何らこの方法だけに限定されるものではなく、
その他の導体を切断するどんな方法でも実施可能である
〇更に本発明においては2層の導体層の配線基板を用い
て説明したが、この他にさらに導体層が付加されでいる
場合でも本発明が適用出来ることは言うまでもない0ま
た上述した実施例ではそれぞれの層の標準配線パターン
は共にほぼ直線状としたが本発明ではかかる形状に限定
されるものではなく、任意の形状とし、得るべき所定の
回路結線を、第1層の標準配線パタン、第2層への標準
配線パターン、および第1層と第2層間の層間接続の選
択的な切り離しにより実現できるものである。
This means that by connecting the parts cut or removed during product classification with solder or conductive adhesive, the original standard multilayer wiring board can be restored, and any wiring connections can be made from there. As can be easily understood from the above, even if an 0C chip or the like is installed, unnecessary wiring connections can be selectively cut at points 13, 14, and 15 in Fig. 13 using a laser beam. Also, the necessary wiring connections can be made by selectively connecting points 13, 14, and 15 using, for example, solder or conductive adhesive.0 Wiring connections can be changed without using any conductive wires. The fourth effect of the present invention is that the only work that differs depending on the product is the classification work, so there is little variation in quality between products. Finally, high-quality products can be obtained because they can be manufactured in a stable quality range through mass continuous production.
The present invention has great industrial value because it can solve all of the conventional problems.The above description is based on the case where the present invention is applied to the production of a thick-film multilayer wiring board. However, it is clear that the four inventions of the present invention can be applied to the production of multilayer wiring boards, such as printed boards or thin film circuit boards, using other techniques, and the effects of the present invention will not be diminished in the slightest in that case. 〇Also, in the embodiment of the present invention, the method of separating or cutting by chemical etching and laser beam has been explained, but the method is not limited to this method.
Any other method of cutting the conductor can be used.Furthermore, although the present invention has been described using a wiring board with two conductor layers, the present invention can be applied even if a conductor layer is added. It goes without saying that the standard wiring patterns of each layer are almost linear in the above embodiments, but the present invention is not limited to such a shape, but can be any shape, and can be applied to any desired shape. Circuit connections can be realized by a standard wiring pattern on the first layer, a standard wiring pattern on the second layer, and selective separation of interlayer connections between the first and second layers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は例としてあげた配線図であり、第2図〜第5図
は従来方法による多層配線基板の工程を説明するそれぞ
れAは平面図をBは各図AO)A一Nにおける断面図を
示す。
Figure 1 is a wiring diagram given as an example, and Figures 2 to 5 illustrate the process of manufacturing a multilayer wiring board by a conventional method.A is a plan view, and B is a cross-sectional view in each figure (AO)A-N. shows.

Claims (1)

【特許請求の範囲】[Claims] 1 基板上に配線導体の層を形成する工程と、前記配線
導体の複数の所定部をほぼ全導体巾にわたつて露出する
露出口を少くとも有した絶縁層を形成する工程と、前記
露出口に露出せる配線導体の前記所定部を選択的に除去
する工程とを含むことを特徴とする多層配線基板の製造
方法。
1. A step of forming a layer of a wiring conductor on a substrate, a step of forming an insulating layer having at least an exposure opening that exposes a plurality of predetermined portions of the wiring conductor over substantially the entire width of the conductor, and A method for manufacturing a multilayer wiring board, comprising the step of selectively removing the predetermined portion of the wiring conductor that is exposed.
JP7052176A 1976-06-16 1976-06-16 Multilayer wiring board manufacturing method Expired JPS5932917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7052176A JPS5932917B2 (en) 1976-06-16 1976-06-16 Multilayer wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7052176A JPS5932917B2 (en) 1976-06-16 1976-06-16 Multilayer wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JPS52154071A JPS52154071A (en) 1977-12-21
JPS5932917B2 true JPS5932917B2 (en) 1984-08-11

Family

ID=13433903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7052176A Expired JPS5932917B2 (en) 1976-06-16 1976-06-16 Multilayer wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JPS5932917B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829875U (en) * 1981-08-21 1983-02-26 富士通株式会社 hybrid integrated circuit

Also Published As

Publication number Publication date
JPS52154071A (en) 1977-12-21

Similar Documents

Publication Publication Date Title
US4289575A (en) Method of making printed wiringboards
US3680206A (en) Assemblies of semiconductor devices having mounting pillars as circuit connections
US6855626B2 (en) Wiring substrate having position information
JPS60251693A (en) High density fanout metallurgy substrate and method of producing same
KR0157060B1 (en) Mounting substrate
CN111599702A (en) Manufacturing method of fan-out type chip packaging structure
US5679498A (en) Method for producing high density multi-layer integrated circuit carriers
JP2003243564A (en) Designing method for plating of printed circuit board strip and method for fabricating semiconductor chip package using it
US3700443A (en) Flatpack lead positioning device
CN108401381A (en) A kind of production method of disconnecting golden finger class printed circuit board
JPS5932917B2 (en) Multilayer wiring board manufacturing method
CN110944454A (en) Circuit board production process
CN116170955A (en) Dynamic etching compensation method for fine circuit
TW200537999A (en) Fabrication method of a printed circuit board
CN109216202B (en) Method for fabricating a substrate structure suitable for forming a via
JP3172509B2 (en) Manufacturing method of wiring board assembly
US3606679A (en) Method for interconnecting solid state devices such as integrated circuit chips
US6319418B1 (en) Zig-zagged plating bus lines
JPH1117315A (en) Manufacture of flexible circuit board
JP2727870B2 (en) Film carrier tape and method of manufacturing the same
JPH04166844A (en) Manufacture of metal mask for screen printing
JP2002043465A (en) Insulation film for semiconductor package and its manufacturing method
CN107680942B (en) Line carrier plate and preparation method thereof
JPS60247950A (en) Manufacture of semiconductor device
CN116689976A (en) CTM substrate glue removing process