JPS5931252B2 - semiconductor switch device - Google Patents
semiconductor switch deviceInfo
- Publication number
- JPS5931252B2 JPS5931252B2 JP50104308A JP10430875A JPS5931252B2 JP S5931252 B2 JPS5931252 B2 JP S5931252B2 JP 50104308 A JP50104308 A JP 50104308A JP 10430875 A JP10430875 A JP 10430875A JP S5931252 B2 JPS5931252 B2 JP S5931252B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor switch
- voltage
- power semiconductor
- control pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/601—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、半導体スイッチ装置の改良に関し、特に、
制御極電力を主電力路から補給するようにしたものにつ
いての改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in semiconductor switch devices, and in particular,
This invention relates to an improvement in a device in which control pole power is supplied from the main power path.
電力トランジスタ等の大電力半導体スイッチは、制御極
電流自体も大きくなり、常時制御回路から大きい主電流
に対処すべき制御極電流を供給しておくことは、制御手
段を複雑にしたり、制御手段損失を増大させる。In high-power semiconductor switches such as power transistors, the control pole current itself becomes large, and constantly supplying the control pole current to cope with the large main current from the control circuit complicates the control means and increases control means loss. increase.
このため、主電力パスに変流器を設けて、主電流に応動
した制御極電流を与える方式が提案されている。For this reason, a method has been proposed in which a current transformer is provided in the main power path to provide a control pole current in response to the main current.
しかるに、変流器を用いた場合、電磁的変流器が交流電
流に対して作動するものであるため、広範囲の通電時間
比率での作動には適さなかった。However, when a current transformer is used, since an electromagnetic current transformer operates with alternating current, it is not suitable for operation over a wide range of current-carrying time ratios.
例えば直流や低周波交流(可変周波数における低周波域
)において変流器作用を保証し得るものはなかった。For example, there is nothing that can guarantee current transformer action in direct current or low frequency alternating current (low frequency range in variable frequency).
他方、直流変流器は複雑高価になる欠点があった。On the other hand, DC current transformers have the disadvantage of being complicated and expensive.
この発明は、上記従来の欠点を解消すべくなされたもの
で、広範囲の通電時間比率に対処し得る簡単な制御極電
力の補給法を提供することを目的とする。The present invention was made to solve the above-mentioned conventional drawbacks, and an object of the present invention is to provide a simple control electrode power replenishment method that can handle a wide range of energization time ratios.
第1図aは、この発明の一実施例を示す回路接続図で、
図において、電源100と負荷200とを結ぶ電力路(
100−200−XY )に直列挿入した電力半導体ス
イッチ1(例えば電力トランジスタ)を有する。FIG. 1a is a circuit connection diagram showing an embodiment of the present invention.
In the figure, a power path (
100-200-XY) inserted in series with a power semiconductor switch 1 (for example a power transistor).
更に電力半導体スイッチの第1主電極(コレクタ)と制
御極(ベース)との間に補助固体スイッチ(例えばトラ
ンジスタ、ゲートターンオフサイリスタなど)2を接続
するものにおいて、電力路に直列挿入した一次巻線N1
及び補助固体スイッチ2に直列挿入した二次巻線N2を
持つ変成器3を有し、もって電力路を流れる主電流に応
動した二次巻線電流を上記制御極へ供給せしめ、又二次
巻線電圧を上記補助固体スイッチ2及び制御極への枝路
に補給する。Furthermore, in a power semiconductor switch in which an auxiliary solid state switch (for example, a transistor, a gate turn-off thyristor, etc.) 2 is connected between the first main electrode (collector) and the control pole (base), the primary winding is inserted in series in the power path. N1
and a transformer 3 having a secondary winding N2 inserted in series with the auxiliary solid state switch 2, thereby supplying the secondary winding current in response to the main current flowing through the power path to the control pole, and the secondary winding N2. Line voltage is supplied to the auxiliary solid state switch 2 and the branch to the control pole.
即ち、変成器3は、電力半導体スイッチ1の第1主電極
電流11を一次入力として、二次電流12を補助固体ス
イッチ2を介して電力半導体スイッチの制御極へ供給せ
んとするものである。That is, the transformer 3 uses the first main electrode current 11 of the power semiconductor switch 1 as a primary input, and supplies a secondary current 12 to the control pole of the power semiconductor switch via the auxiliary solid state switch 2.
この時、補助固体スイッチ2の電圧降下及び制御極電圧
降下(例えば、VBE )を補償すべく、二次巻線電圧
VN2 (図示+、−1の極性を順方向とする)を補
給するものである。At this time, in order to compensate for the voltage drop of the auxiliary solid state switch 2 and the control pole voltage drop (for example, VBE), the secondary winding voltage VN2 (the polarity of + and -1 in the figure is the forward direction) is supplied. be.
これにより、主電極間電圧(例えばVCE )が低く
ても充分な制御極電位ひいては制御電流を確保すること
ができるものである。Thereby, even if the voltage between the main electrodes (for example, VCE) is low, a sufficient control electrode potential and thus a sufficient control current can be ensured.
尚第1図実施例の変成器は一次巻線N1が二次巻線N2
の一部をなし、図示N2と、一次巻線N1との和が二次
巻線N2に相当する。In the transformer of the embodiment shown in FIG. 1, the primary winding N1 is the secondary winding N2.
The sum of the illustrated N2 and the primary winding N1 corresponds to the secondary winding N2.
さて、この発明の一実施例は、更に三次巻線N3を備え
、制御極(例えばベース)と第2主電極(例えばエミッ
タ、制御極を兼ねた主電極)との間に接続する。Now, one embodiment of the present invention further includes a tertiary winding N3, which is connected between the control pole (for example, the base) and the second main electrode (for example, the emitter, the main electrode that also serves as the control pole).
三次巻線N3は一次巻線電流によって、順方向の制御極
電位を与える極性であるが、二次巻線電流によって逆方
向の制御極電位を与える極性である。The tertiary winding N3 has a polarity that provides a control pole potential in the forward direction due to the primary winding current, but has a polarity that provides a control pole potential in the reverse direction due to the secondary winding current.
更に、三次巻線に直列に電流調整手段7を設けることが
できる。Furthermore, current regulating means 7 can be provided in series with the tertiary winding.
この電流調整手段は三次巻数比N3/N1を二次巻数比
N2/N1より小さくする場合や、三次巻数を二次巻数
に近づけて(但しN3〈N2 )実質的に二次巻線N2
と並列的に作用せしめて制御極電流を分担補給する場合
に設ける。This current adjustment means is used when making the tertiary turns ratio N3/N1 smaller than the secondary turns ratio N2/N1, or when making the tertiary turns close to the secondary turns (however, N3<N2) so that the secondary winding N2
Provided when the control electrode current is shared and supplied by acting in parallel with the control electrode current.
前者の場合は、例えば第1図すのイ22ロ、ハ如き抵抗
又はダイオード又はダイオードと抵抗との直列体などを
用いる。In the former case, for example, a resistor, a diode, or a series body of a diode and a resistor as shown in FIG.
後者の場合は抵抗である。In the latter case, it is resistance.
さて、第1図実施例において、端子す、e間に順方向制
御電圧(又は制御電流)を加えると、先に補助固体スイ
ッチ2が導電性になる。Now, in the embodiment of FIG. 1, when a forward control voltage (or control current) is applied between terminals S and E, the auxiliary solid state switch 2 first becomes conductive.
他方、電力半導体スイッチ1は数百n sec〜数μs
ecの遅れを必ず持つため、即座に通電しない。On the other hand, the power semiconductor switch 1
Since there is always an EC delay, do not turn on the power immediately.
又、若干1が通電しても、主電流iLを全て通電するに
は制御電流”B2 が不足である。Furthermore, even if a small number of the main currents 1 are energized, the control current "B2" is insufficient to energize all of the main current iL.
従ってやはり、電力半導体スイッチ1の電圧VCE は
即座に低下しない。Therefore, again, the voltage VCE of the power semiconductor switch 1 does not drop immediately.
このため、端子X−Y間の電圧は維持される。Therefore, the voltage between terminals X and Y is maintained.
そして、100−200−X−Nニー2−N3−7−Y
なるルートに、先に電流が流れる。And 100-200-X-N knee 2-N3-7-Y
The current flows first in the route that follows.
この時、負荷回路2000通電されるべき電流iLが、
変流器3の励磁電流iEX より大きい通常負荷電流の
場合、上記ルートの励磁電流が流れても、端子X−Y間
電圧電圧とんど低下しない。At this time, the current iL to be applied to the load circuit 2000 is
In the case of a normal load current larger than the excitation current iEX of the current transformer 3, even if the excitation current of the above route flows, the voltage between the terminals X and Y hardly decreases.
特に、通常の誘導性負荷に逆並列のフライホイルダイオ
ードを持つ負荷回路の場合、iL>iEXではX−Y間
電圧は低下しない。In particular, in the case of a load circuit having a flywheel diode antiparallel to a normal inductive load, the X-Y voltage does not decrease when iL>iEX.
従って、巻線N二とN3との直列巻線にX−Y間電圧が
印加される。Therefore, the X-Y voltage is applied to the series windings N2 and N3.
しかるに、上記ルートにおける二次巻線刈と三次巻線N
3とは逆極性直列であるから、合成巻数は(NニーN3
)である。However, the secondary winding and tertiary winding N in the above route
Since it is a series with opposite polarity to 3, the composite number of turns is (N knee N3
).
従って、上記励磁電流iExは励磁アンペアターンをA
TEX とする時、1Ex=ATEX/(NニーN3’
)である。Therefore, the excitation current iEx has an excitation ampere turn of A
TEX, 1Ex=ATEX/(N knee N3'
).
そして、この合成巻数(N4−N3)に対して、端子X
−Y間電圧電圧Yが印加されることになる。Then, for this composite number of turns (N4-N3), the terminal
-Y voltage voltage Y is applied.
更に、上記により、二次巻線Nら及びN3には夫々次の
電圧が誘起する。Further, due to the above, the following voltages are induced in the secondary windings N and N3, respectively.
しかも、両巻線起電力vN′2.vN3は、図示・マー
ク側が負極性である。Furthermore, both winding electromotive force vN'2. vN3 has negative polarity on the illustrated/marked side.
故に、電力半導体スイッチ10制御極は逆方向にバイア
スされる。Therefore, the power semiconductor switch 10 control pole is biased in the opposite direction.
ここに、電流調整手段Tのx−y端子間電圧降下をv7
Xyとすると、I VN 31 >V7 xyになるよ
うに、7の構成素子71,72などを選択する。Here, the voltage drop between the x and y terminals of the current adjustment means T is expressed as v7.
If Xy, 7 constituent elements 71, 72, etc. are selected so that I VN 31 >V7 xy.
例えば、70等価抵抗表示を、r7−v7Xy/iEX
とすると、r7< l VNa I、/ iEX に
選定する。For example, 70 equivalent resistance display is r7-v7Xy/iEX
Then, select r7<l VNa I,/iEX.
以上により、vBE−一(1vN31−vXy)が電力
半導体スイッチ1の制御極を逆バイアスし、電力半導体
スイッチ1を非導電性に維持する。As a result, vBE-1 (1vN31-vXy) reverse biases the control pole of the power semiconductor switch 1, keeping the power semiconductor switch 1 non-conductive.
即ち、3次巻線N3は電力半導体スイッチ1に対して、
逆バイアス(カットオフ維持作用)をする。That is, the tertiary winding N3 is connected to the power semiconductor switch 1 as follows:
Provides reverse bias (cutoff maintenance effect).
他方、N3−7一端子e−6〜端子b−2−N3なる閉
ループに関し、制御手段6の内部電圧と上記(1vN3
1−V7Xy )が和動的に重畳されるから、制御電流
iB2 が増大し、補助固体スイッチ2は益々導電性に
なる。On the other hand, regarding the closed loop consisting of N3-7 - terminal e-6 to terminal b-2 - N3, the internal voltage of the control means 6 and the above (1vN3
1-V7Xy) is summarily superimposed, the control current iB2 increases and the auxiliary solid state switch 2 becomes increasingly conductive.
例えば、制御手段6の内部が、制御電源61、オン制御
スイッチ62および制御抵抗64からなるものとすれば
、61の電圧ト(I VN3 I−V7xいトノ和が6
4及び20制御極に印加される。For example, if the inside of the control means 6 is made up of a control power supply 61, an on-control switch 62, and a control resistor 64, then the sum of 61 voltages (I VN3 I-V7x) is 61.
4 and 20 control poles.
ここでもし、制御端子b−e間に点線図示の逆並列ダイ
オード9□を接続しておくと、制御抵抗64が高抵抗で
あったり、あるいは所定短時間後に62をカットオフに
しても、N3−7−9−2を通って補助固体スイッチ2
0制御電流jB2 を維持する。Here, if an anti-parallel diode 9□ shown by the dotted line is connected between the control terminals b and e, the control resistor 64 may have a high resistance, or even if 62 is cut off after a predetermined short time, N3 - Auxiliary solid state switch 2 through 7-9-2
0 control current jB2 is maintained.
即ち、3次巻線N3は補助固体スイッチ2に対して正帰
還作用をする。That is, the tertiary winding N3 has a positive feedback effect on the auxiliary solid state switch 2.
以上の作用のために、電力半導体スイッチ1がカットオ
フで且つ、補助固体スイッチ2が導電性である期間tR
を持続する。Due to the above action, the period tR during which the power semiconductor switch 1 is cut-off and the auxiliary solid state switch 2 is conductive
sustain.
この間を、第2回動作波形t1〜t2に示す。This period is shown in second operation waveforms t1 to t2.
同図イ22ロ、ハ、夫々補助固体スイッチ20制御電流
iB2 、三次巻線電圧VN3(第1図・マーク印側を
正極性とした表示)、電力半導体スイッチ1の制御極電
流iB1である。22(b) and (c) in the figure are the control current iB2 of the auxiliary solid state switch 20, the tertiary winding voltage VN3 (shown with the marked side as positive polarity in FIG. 1), and the control pole current iB1 of the power semiconductor switch 1, respectively.
尚、電力半導体スイッチ1の制御極電圧VBE も、
波形の各レベル比率は異なるが、概略同図ハのjBz
と同様パターンを呈する。Furthermore, the control pole voltage VBE of the power semiconductor switch 1 is also
Although the level ratio of each waveform is different, it is roughly jBz in C of the same figure.
It shows a similar pattern.
前記tH期間中に、変流器3の磁心の磁束は負の飽和レ
ベルの方向に向かう。During the tH period, the magnetic flux of the magnetic core of the current transformer 3 is directed towards the negative saturation level.
即ち磁心磁束がリセットされる。That is, the core magnetic flux is reset.
次に、磁心磁束が負の飽和レベル近傍に達すると、励磁
電流iEXが増大し、磁束電圧が低下し、(I VNa
I −V7X7) < 0 、即ち、VBE>Oに転
移する。Next, when the core magnetic flux reaches near the negative saturation level, the excitation current iEX increases, the magnetic flux voltage decreases, and (I VNa
I-V7X7) < 0, that is, VBE>O.
即ち、電力半導体スイッチ10制御極が順方向バイアス
に転移する。That is, the control pole of the power semiconductor switch 10 transitions to forward bias.
この時点が第2図の時点t2である。This point is time t2 in FIG.
そして、引き続き半導体スイッチ1が導電性にtx ’
)、X−Y間電圧vxyが低下し、益々lVN、1が低
下して、VBEは順方向になる。Then, the semiconductor switch 1 becomes conductive tx'
), the X-Y voltage vxy decreases, lVN,1 further decreases, and VBE becomes forward.
かくして遂に、1は完全に導電性となり、負荷電流iL
は一次巻線N1及び電力半導体スイッチ1を通電して流
れる。Thus, finally, 1 becomes completely conductive and the load current iL
flows through the primary winding N1 and the power semiconductor switch 1.
ところで、補助固体スイッチ2の電圧降下V2(ON)
と半導体スイッチ10所要制御極電圧VBE との和
は、所望の電力半導体スイッチ1の電圧降下VCE
(ON)より高い。By the way, the voltage drop V2 (ON) of the auxiliary solid state switch 2
and the required control pole voltage VBE of the semiconductor switch 10 is the desired voltage drop VCE of the power semiconductor switch 1.
(ON) Higher.
即ちVCE(ON)≦V2(ON > +vB E ・
(2)である。That is, VCE(ON)≦V2(ON>+vBE・
(2).
換言すれば、補助固体スイッチ2の電圧降下■2 (O
N)とVBE との和よりも低い電力半導体スイッチ
の電圧降下に軽減することが望ましい。In other words, the voltage drop of the auxiliary solid state switch 2 ■2 (O
It is desirable to reduce the voltage drop across the power semiconductor switch to less than the sum of N) and VBE.
もし、VcE (ON)≧v2(ON)十vBEでよい
ならば、変流器3自体が無用であり、この場合はVCE
(ON) が高く、多大の電力損失をまねき、電力半
導体の冷却手段その他を不利にする。If VcE (ON) ≧ v2 (ON) and 10 vBE are sufficient, the current transformer 3 itself is useless, and in this case, VCE
(ON) is high, leading to a large amount of power loss and making cooling means of power semiconductors and other devices disadvantageous.
通常使用範囲において、(2)式の関係にする。In the normal usage range, the relationship shown in equation (2) is established.
この発明のものでは、電力半導体スイッチ1の通電開始
により、(N’+N )=N2に、1
(V2(ON)+VBE VCE(ON)) なる電
圧が印加され、磁心磁束は負の飽和レベルから、正の飽
和レベルの方向に向って変化し始め、磁心磁束は不飽和
域を上昇する。In the device of the present invention, when the power semiconductor switch 1 starts energizing, a voltage of 1 (V2(ON)+VBE VCE(ON)) is applied to (N'+N)=N2, and the magnetic core flux changes from the negative saturation level. , begins to change towards the positive saturation level, and the core flux rises through the unsaturated region.
換言すれば、この磁束上昇により、(vBE+v2(O
N))なる電圧降下を補給すると共に、一次巻線電流1
1に応動した二次巻線電流12を制御極電流iB1 に
補給する。In other words, due to this increase in magnetic flux, (vBE+v2(O
N))), and the primary winding current 1
1 is supplied to the control pole current iB1.
この間電流調整手段7はその抵抗71やダイオード72
のために殆んど電流が流れない。During this time, the current adjusting means 7
Therefore, almost no current flows.
又、三次巻線数を比較的太きくし、第1図すのイの如き
単純な抵抗器71だげの場合は、VNa〉0(・マーク
を正とする)となるので、三次巻線からも制御極電流I
Bt を分担供給するようにすることができる。In addition, if the number of tertiary windings is made relatively thick and there is only a simple resistor 71 as shown in Figure 1, then VNa>0 (the mark is positive), so Also control pole current I
It is possible to share the supply of Bt.
この変流器作用は制御手段6でターンオフさせるまでの
期間持続し、これが、第2図区間t3〜t4である。This current transformer action continues for a period of time until it is turned off by the control means 6, which is the section t3 to t4 in FIG.
尚、t2〜t3は、上記電力半導体スイッチ1がターン
オンして、端子X−Y間電圧電圧下するまでの遅れ時間
である。Note that t2 to t3 is a delay time from when the power semiconductor switch 1 is turned on until the voltage between the terminals X and Y drops.
次に、制御手段6で端子b −e間を逆バイアスすると
、電力半導体スイッチ1及び補助固体スイッチの夫々の
制御極が逆バイアスされてターンオフする。Next, when the control means 6 applies a reverse bias between the terminals b and e, the respective control poles of the power semiconductor switch 1 and the auxiliary solid state switch are reverse biased and turned off.
この時、もし、電力半導体スイッチ1が先行してターン
オフすれば、過渡的に
VCE>(V2+VBE)になるノテ、変流器電圧vN
2゜vN3 は負極性となり、第2図口の区間t5〜t
6における実線Aのようになり、この間にいくらかの磁
心磁束リセットを行う。At this time, if the power semiconductor switch 1 is turned off first, the current transformer voltage vN will transiently become VCE>(V2+VBE).
2゜vN3 has negative polarity, and the section t5 to t at the beginning of Figure 2
6, and some core flux reset is performed during this time.
又、もし、補助固体スイッチ2が先行してターンオフす
れば、(v2+vBE−v(、E )が過渡的に上昇し
、変流器正極性電圧が上昇するが、この電圧上昇は電圧
制限手段4(例えばダイオード、ダイオードと抵抗との
直列体、ブレークオーバスイッチ素子、バリスタ類など
非線形抵抗体とダイオードとの直列体など)によって制
限される。Moreover, if the auxiliary solid state switch 2 is turned off first, (v2+vBE-v(,E) increases transiently, and the current transformer positive polarity voltage increases, but this voltage increase is caused by the voltage limiting means 4. (For example, a diode, a series body of a diode and a resistor, a breakover switch element, a series body of a nonlinear resistor such as a varistor, and a diode, etc.).
この場合は、第2図口の区間t5〜t6における点線B
の如き変流器電圧波形となる。In this case, the dotted line B in the section t5 to t6 at the exit of Figure 2
The current transformer voltage waveform is as follows.
そして、第1図aのダイオード8は補助固体スイッチ2
より先行して電力半導体スイッチ1をターンオフさせて
、これによる前記磁束リセットを行ったり、あるいは補
助固体スイッチ2が先行ターンオフして電力半導体スイ
ッチ1の逆バイアス電流が不足するのを防止したりする
ためのものである。The diode 8 in FIG. 1a is the auxiliary solid state switch 2.
To turn off the power semiconductor switch 1 in advance to reset the magnetic flux, or to turn off the auxiliary solid state switch 2 in advance to prevent the reverse bias current of the power semiconductor switch 1 from running out. belongs to.
前述、逆バイアスは、例えば、第1図aにて、抵抗64
に並列コンデンサ65を設け、前記オン制御中に蓄積し
ていた電荷をパルス電源として、OFF制御スイッチ6
3により印加することができる。As mentioned above, the reverse bias can be applied, for example, to the resistor 64 in FIG. 1a.
A parallel capacitor 65 is provided in the OFF control switch 6, and the charge accumulated during the ON control is used as a pulse power source to turn the OFF control switch 6.
3 can be applied.
以後同様の動作を繰り返す。The same operation is repeated thereafter.
以上第1図実施例において、この発明によれば導電させ
るに先立ち、必ず、変流器磁心の磁束を負の飽和レベル
近傍まで磁束をリセットさせることができる。In the embodiment shown in FIG. 1, according to the present invention, the magnetic flux of the current transformer magnetic core can be reset to near the negative saturation level before conduction.
従って導電変流器作用中、負の飽和レベルから正の飽和
レベルまで、フルに磁心を活用できる。Therefore, during the conductive current transformer operation, the magnetic core can be fully utilized from the negative saturation level to the positive saturation level.
ところで、前述の磁束リセット期間tR中の二次巻線N
2印加電圧■RN2は、x−y間のtR期間電圧Vxy
(tR) −Eとすると、
但し近似式はNつ>> N 3、Nニ>>N。By the way, the secondary winding N during the aforementioned magnetic flux reset period tR
2 Applied voltage ■RN2 is the tR period voltage Vxy between x and y.
(tR) -E, however, there are N approximate expressions >> N 3, N 2 >> N.
他方、変流器作用中の二次巻線電圧vc’rはVCT
−(V2 (ON )+VBE−VCE )
−VN2 (ON )
、 −・・・−・・−・・(4)である。On the other hand, the secondary winding voltage vc'r during current transformer operation is VCT
-(V2 (ON)+VBE-VCE)
-VN2 (ON)
, -...-...-(4).
雨期間の電圧時間積分値は等しいから、オン時間なtO
N とすると、
VRN2°tR=VcT°toN −−(5)故に、
従って今、もし、E−100〜300v1(V2(ON
)+VBE VCE’ ) −1〜3Vとすると、
toNZtR比は30〜300倍である。Since the voltage-time integral value during the rainy period is equal, the on-time tO
N, then VRN2°tR=VcT°toN --(5) Therefore, now, if E-100~300v1(V2(ON
)+VBE VCE' ) -1 to 3V,
toNZtR ratio is 30-300 times.
即ち、磁束リセットのための所要リセット時間t Rの
、30〜300倍の時間中、CT作用を維持して電力半
導体スイッチの導電性を持続させることができる。That is, the CT action can be maintained and the conductivity of the power semiconductor switch can be maintained for a time period that is 30 to 300 times the reset time t R required for magnetic flux reset.
従って、最大通流比率の時、第2図のターンオフ時間t
4〜t6を無視すると、最大通電時間比率αMAXとし
て、
程度が可能となる。Therefore, at the maximum conduction ratio, the turn-off time t in FIG.
If 4 to t6 are ignored, the maximum energization time ratio αMAX can be as follows.
しかも、前述のように、磁心磁束を負飽和から正飽和ま
でフルに利用できるので、変流器が小形となる。Moreover, as described above, since the core magnetic flux can be fully utilized from negative saturation to positive saturation, the current transformer can be made smaller.
更に、磁束リセット完了により(負飽和レベル近傍に達
することにより)自動的に磁束リセットモードから導電
モードに移行する。Further, upon completion of the magnetic flux reset (by reaching near the negative saturation level), the magnetic flux reset mode automatically shifts to the conductive mode.
第3図及び第4図は、夫々この発明の他の一実施例を示
す接続図である。FIGS. 3 and 4 are connection diagrams showing other embodiments of the present invention, respectively.
第3図は、二次巻線N2を補助固体スイッチ2と電力半
導体スイッチ1の制御極との間へ接続したもので、三次
巻線N3と二次巻線N2とが共有巻線部分N3を持つよ
うにしたものである。In FIG. 3, the secondary winding N2 is connected between the auxiliary solid state switch 2 and the control pole of the power semiconductor switch 1, and the tertiary winding N3 and the secondary winding N2 share a common winding part N3. This is what I was meant to have.
又、第3図において、四次巻線N4は、抵抗11ダイオ
ード10と共に、補助固体スイッチ20制御極へ接続し
、磁束リセット期間tR中、補助固体スイッチ2に対し
て正帰還作用を持たせたものである。In addition, in FIG. 3, the quaternary winding N4 is connected to the control pole of the auxiliary solid state switch 20 together with the resistor 11 and the diode 10, so as to have a positive feedback effect on the auxiliary solid state switch 2 during the magnetic flux reset period tR. It is something.
勿論、制御手段6からの入力電流が充分太きければ、N
4.10 、11は不要である。Of course, if the input current from the control means 6 is large enough, N
4.10 and 11 are unnecessary.
第4図は、補助固体スイッチ2として、ゲートターンオ
フサイリスタなどの四層半導体スイッチを用いた例を示
す図である。FIG. 4 is a diagram showing an example in which a four-layer semiconductor switch such as a gate turn-off thyristor is used as the auxiliary solid state switch 2.
尚第3図、第4図では、電力半導体スイッチ装置の基本
単位として、開放2端子X−Y接続体として例示した。In FIGS. 3 and 4, an open two-terminal X-Y connection body is illustrated as the basic unit of the power semiconductor switch device.
これら変流器3は、実際の応用装置においては、図示し
ない各種の電源ないし負荷の回路網中に挿入することが
できる。In actual application equipment, these current transformers 3 can be inserted into various power supply or load circuit networks (not shown).
第5図a −dは、この発明に用いる補助固体スイッチ
2や電力半導体スイッチ1の他の例を示す概略図である
。FIGS. 5a to 5d are schematic diagrams showing other examples of the auxiliary solid state switch 2 and the power semiconductor switch 1 used in the present invention.
a図は、トランジスタとゲート逆バイアス式サイリスタ
との並列複合素子、5図はケート逆バイアス式サイリス
タをダーリントン補助スイーツチにしたトランジスタと
のダーリントン接続形複合素子で、補給ベース電流なK
B−E間、又はG−E間に与えて、通常(常時)通電中
の電圧降下を軽減する目的で、電力半導体スイッチ10
対象になる。Figure a shows a parallel composite element consisting of a transistor and a gate reverse bias type thyristor, and Figure 5 shows a Darlington connected type composite element with a transistor using a gate reverse bias type thyristor as a Darlington auxiliary switch.
A power semiconductor switch 10 is applied between B and E or between G and E for the purpose of reducing the voltage drop during normal (always) energization.
Become a target.
勿論補助固体スイッチ2として利用できる。Of course, it can be used as an auxiliary solid state switch 2.
0図は補助トランジスタと主トランジスタとのダーリン
トン接続トランジスタ複合素子、d図は、一部四層部分
を持つサイリスタとトランジスタとの中間的特性の素子
で、通常導電性維持のためにトランジスタの如く制御極
電流を与えてお(ものである。Figure 0 shows a Darlington-connected transistor composite device consisting of an auxiliary transistor and a main transistor, and Figure d shows a device with characteristics intermediate between a thyristor and a transistor, which has some four-layer parts, and is usually controlled like a transistor to maintain conductivity. A polar current is applied.
尚、第5図、b、cなど制御極が2つあるものを、この
発明の電力半導体スイッチ1として用いる場合、いずれ
の制御極へ補助固体スイッチ2を接続してもよい(第5
図内蔵のものの他に別途2を第1図〜第3図の如く設け
る)。In addition, when a switch having two control poles, such as those shown in FIGS.
In addition to the one shown in the figure, a separate one is provided as shown in Figs. 1 to 3).
b図の素子では電力トランジスタの制御極KB端子へ変
流器2次電流を補給するのが効果的である。In the element shown in figure b, it is effective to supply the current transformer secondary current to the control pole KB terminal of the power transistor.
この時、内蔵ゲート逆バイアス式サイリスタは、過電流
耐量を増大させるメリットを付与し、変流器は通常通、
型中の電圧降下と損失を軽減するメリットを付与する。At this time, the built-in gate reverse bias type thyristor has the advantage of increasing overcurrent capability, and the current transformer normally passes through.
It has the advantage of reducing voltage drop and loss in the mold.
このように、この発明は、より良導電性の通電を行うた
めの制御極電流を望むあらゆる電力半導体スイッチ1に
対して効果がある。In this manner, the present invention is effective for any power semiconductor switch 1 that desires a control pole current for better conductivity.
尚以上実施例では二次巻線とその二次電流を制御極へ与
えるか否かを制御する補助固体スイッチとを共用して磁
束リセットを行う実施例について説明したが、別途の手
段を介して電力半導体スイッチ1が非導電的である期間
にその端子間電圧又はその応動電圧により上記変成器の
磁心の磁束をリセットさせることができる。In the above embodiments, the magnetic flux reset is performed by sharing the secondary winding and the auxiliary solid state switch that controls whether or not to apply the secondary current to the control pole. During periods when the power semiconductor switch 1 is non-conducting, the voltage across its terminals or its responsive voltage can reset the magnetic flux in the transformer core.
又、以上実施例は、三次巻線により、直接電力半導体ス
イッチの制御極を逆バイアスして、これを非導電性にす
るものについて述べたが、例えば第1図〜第3図実施例
において、電力半導体スイッチの制御極電流をバイパス
する補助バイパススイッチを設けこの補助バイパススイ
ッチを三次巻線により導電性にするなどの方法で、間接
的にリセット時磁束電圧で電力半導体スイッチ1を非導
電性にすることができる。Further, in the embodiments described above, the control pole of the power semiconductor switch is directly reverse biased by the tertiary winding to make it non-conductive. For example, in the embodiments of FIGS. 1 to 3, An auxiliary bypass switch is provided to bypass the control pole current of the power semiconductor switch, and by making the auxiliary bypass switch conductive using a tertiary winding, etc., the power semiconductor switch 1 is indirectly made non-conductive by the magnetic flux voltage at reset. can do.
以上この発明によれば、電力半導体スイッチに、制御極
電流を補給する変成器を持つものにおいて、電力半導体
スイッチがオフである期間中に、その端子間電圧で変成
器磁心の磁束をリセットすることにより、磁束リセット
が簡単に行える。According to the present invention, in a power semiconductor switch having a transformer that supplies control pole current, the magnetic flux of the transformer core can be reset by the voltage between the terminals of the power semiconductor switch during the period when the power semiconductor switch is off. This makes it easy to reset the magnetic flux.
又、上記リセット期間中に、その磁束電圧により電力半
導体スイッチを非導性にすることにより、磁束リセット
のための電圧印加時間積分値を所望に確保できる。Further, by making the power semiconductor switch non-conductive by the magnetic flux voltage during the reset period, a desired voltage application time integral value for magnetic flux reset can be secured.
又、制御極と主電極との間に補助固体スイッチと変成器
2次巻線とを接続することにより、制御極への二次電流
補給と磁束リセットとに兼ねることができ、一層簡略化
できる。Furthermore, by connecting the auxiliary solid state switch and the transformer secondary winding between the control pole and the main electrode, it can be used to supply secondary current to the control pole and to reset the magnetic flux, which further simplifies the process. .
第1図はこの発明の一実施例を示す図、第2図は第1図
実施例の動作説明のための波形図、第3図、第4図はこ
の発明の夫々他の一実施例を示す図、第5図a−dは、
この発明に使用できるスイッチ素子の他の夫々−沙すを
示す概念構造図及び回・路記号図である。
図において、1は電力半導体スイッチ、2は補助固体ス
イッチ、3は変成器、N1は第1巻線、N2は第2巻線
、N3は第3巻線、4は電圧制限手段、6は制御手段、
7は電流調整手段、8,9はダイオード。FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the embodiment in FIG. 1, and FIGS. 3 and 4 are diagrams showing other embodiments of the invention. The figures shown in Figures 5a-d are
FIG. 7 is a conceptual structural diagram and a circuit/circuit symbol diagram showing other examples of switch elements that can be used in the present invention. In the figure, 1 is a power semiconductor switch, 2 is an auxiliary solid state switch, 3 is a transformer, N1 is the first winding, N2 is the second winding, N3 is the third winding, 4 is the voltage limiting means, and 6 is the control means,
7 is a current adjustment means, and 8 and 9 are diodes.
Claims (1)
給されたときに通電する半導体スイッチと、上記通電路
に挿入された一次巻線及び上記制御極電流を発生する二
次巻線を有する変成器とを備えた半導体スイッチにおい
て、上記変成器に設けられた三次巻線と、上記三次巻線
に直列に接続され、上記制御極電流を発生する前に予め
上記変圧器の磁束をリセットさせるための電流を上記三
次巻線に流す補助固体スイッチとを備え、上記三次巻線
と上記補助固体スイッチとの直列体に、さらに、上記二
次巻線を直列接続し、上記三次巻線の一端を上記半導体
スイッチの制御極に接続し、当該三次巻線の他端を上記
半導体スイッチの第2主電極に接続してなることを特徴
とする半導体スイッチ装置。1 A semiconductor switch inserted in series in a current carrying path and energized when a control pole current is supplied to the control pole, a primary winding inserted in the current carrying path, and a secondary winding that generates the control pole current. a tertiary winding provided in the transformer; and a semiconductor switch connected in series with the tertiary winding to reset the magnetic flux of the transformer in advance before generating the control pole current. an auxiliary solid-state switch for causing a current to flow through the tertiary winding; further, the secondary winding is connected in series to the series body of the tertiary winding and the auxiliary solid-state switch; A semiconductor switch device, characterized in that one end of the tertiary winding is connected to a control pole of the semiconductor switch, and the other end of the tertiary winding is connected to a second main electrode of the semiconductor switch.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50104308A JPS5931252B2 (en) | 1975-08-28 | 1975-08-28 | semiconductor switch device |
US05/844,194 US4164667A (en) | 1975-06-23 | 1977-10-21 | Semiconductor switch device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50104308A JPS5931252B2 (en) | 1975-08-28 | 1975-08-28 | semiconductor switch device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5227536A JPS5227536A (en) | 1977-03-01 |
JPS5931252B2 true JPS5931252B2 (en) | 1984-08-01 |
Family
ID=14377281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50104308A Expired JPS5931252B2 (en) | 1975-06-23 | 1975-08-28 | semiconductor switch device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5931252B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2555168C2 (en) * | 1975-12-08 | 1982-04-29 | Nixdorf Computer Ag, 4790 Paderborn | Circuit arrangement for a switching transistor |
JPH02128513A (en) * | 1988-11-08 | 1990-05-16 | Nec Ibaraki Ltd | Power-on reset circuit |
-
1975
- 1975-08-28 JP JP50104308A patent/JPS5931252B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5227536A (en) | 1977-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4215392A (en) | Inverter power supply | |
JPS61142964A (en) | Synchronous power rectifier | |
US4605865A (en) | Input drive apparatus for power transistor | |
JP2000004579A (en) | Self-excited dc-to-dc converter and power supply device therefor | |
JPS5931252B2 (en) | semiconductor switch device | |
JPS61500347A (en) | Series transistor chip | |
US4201928A (en) | Power transistor actuating and bootstrap drive circuit | |
KR0149668B1 (en) | Amplifier drive circuit for inductive loads | |
JPS5925245B2 (en) | power supply circuit | |
US4189651A (en) | Transistor switch device | |
JP2737391B2 (en) | Ringing choke converter | |
US4164667A (en) | Semiconductor switch device | |
RU2643665C1 (en) | Inductance-capacitance oscillator | |
US4066956A (en) | Semiconductor switch device having means for supplying control current to a control electrode | |
US3665292A (en) | Electric switching circuits | |
SU1188873A1 (en) | Method of power transistor switch control | |
JPS59178821A (en) | Transistor driving circuit | |
JP2002184283A (en) | Ac/dc common electromagnetic contactor | |
SU1193762A1 (en) | Device for controlling power transistor | |
JPS6230467Y2 (en) | ||
US7057355B2 (en) | Drive circuit for operating at least one lamp in an associated load circuit | |
SU922963A1 (en) | Thyristor control device | |
JPS58116066A (en) | Drive circuit | |
SU1275693A1 (en) | One-step d.c.voltage-to-d.c.voltage converter | |
JP2738264B2 (en) | Ignition circuit device for semiconductor element |