JPS5930017B2 - 瞬断時動作保持装置 - Google Patents

Description

【発明の詳細な説明】 本発明は配電系統制御に用いられる時限式事故捜査器等
に適用される瞬断時動作保持装置に関するものである。

一般に時限式事故捜査器は高圧区分開閉器と組合わせて
、配電系統の自区間内の事故であることを変電所のしゃ
断器のしゃ新条件つまり電圧の有無と電圧布の時間で判
断するものであるが、上位系統の事故等による電圧の瞬
断（２秒程度）時には高圧区分開閉器の投入を保持しな
ければならなＧ）。

現在の方法は、事故捜査器側の高圧区分開閉器投入量補
助リレーの動作を２〜３秒保持させて、瞬断層に再び電
圧が印加された場合は高圧区分開閉器を瞬時投入されて
いる。

ところで従来の補助継電器の無電圧時の動作保持は、補
助継電器の復帰時間を延長する方法をとっていた。

復帰時間を延長する方法として、第１図に示すようなダ
イオード式、第２図で示すようなＣＲ式とがある。

復帰時間が数秒程度の時間になるとダイオード式では技
術的に非常に難しくなり、ＣＲ式でコンデンサの容量を
大きくすることにより所要の復帰時間を得ていた。

この方法の欠点はコンデンサの容量が大きくなるので、
部品の外形寸法、重量が大きくなり、柱上機器に要求さ
れる小形軽量化に反する。

また、制御電源電圧が変動すると、復帰時間も変化する
し、補助継電器の復帰電圧のバラツキにより復帰時間の
管理が困難である。

本発明の目的は補助継電器の無電圧時の動作保持回路を
、大容量のコンデンサを使用することなく数μＦのコン
デンサにより十分な復帰時間を得られるように構成した
瞬断時動作保持装置を提案することにある。

以下本発明の一実施例を図面を参照して説明する。

尚、本実施例では本発明装置を時限式事故捜査器に適用
したものとして説明する。

第３図に於て、Ｘは区分開閉器投入用の補助リレー、ｘ
−ｂは、はその常閉接点（以下これをｂ接点と呼ぶ）Ｚ
Ｄｌ、Ｚｎ２はツェナーダイオード、ＦＥＴは電界効果
トランジスタ、Ｄは放電阻止用のダイオ−ド、ＴＲは主
トランジスタ、Ｒ１、Ｒ２、Ｒ３゜Ｒ４はいずれも抵抗
器、Ｃは前記抵抗Ｒ１と共に保持回路を構成するコンデ
ンサ、ＳＷは前段の区分開閉器の投入による制御電源有
りを模擬するスイッチ、Ｅは直流制御電源、ＰＢＳは自
段の区分開閉器の投入動作を模擬する押釦スイッチであ
る。

次にこれらの接続構成を説明する。

電界効果トランジスタＦＥＴのゲートをダイオードＤを
介して制御電源Ｅの負母線Ｎに接続し、ソースには負母
線Ｎから、ダイオードＤを介して抵抗器Ｒ１とコンデン
サＣとの並列回路、定電圧ダイオードＺＤ１、補助リレ
ーＸのｂ接点ｘ−ｂを、同じく正母線Ｐより抵抗器Ｒ２
を介して接続し、一方電界効果トランジスタＦＥＴのド
レインは正母線Ｐより抵抗器Ｒ３を介して接続する。

主トランジスタＴＲのベースには、電界効果トランジス
タＦＥＴのドレインよりツェナーダイオードＺＤ２を同
じく負母線Ｎより抵抗器Ｒ４を介して接続し、主トラン
ジスタＴＲのコレクタは正母線Ｐより補助リレーＸのコ
イルを介して接続し、主トランジスタＴＲのコレクタ、
エミッタと並列に押釦スイッチＰＢＳを接続する。

次に作用を説明する。

スイッチＳＷを閉路すると、制御電源Ｅが回路に印加さ
れる。

この時補助リレーＸは不動作であるから、電界効果トラ
ンジスタＦＥＴのソース・ゲート間は補助リレーＸのｂ
接点ｘ−ｂにより短絡されドレイン・ソース間は導通状
となり、抵抗Ｒ３を介して流れる電流は電界効果トラン
ジスタＦＥＴのドレイン電流となる。

そのためドレイン・ソース間の電位がツェナーダイオー
ドＺＤ２のツェナー電位ＶＺＤ２より低いため、主トラ
ンジスタＴＲのベースへは電流が流れずオフとなり、補
助リレーＸは不動作のままとなる。

そこで、押釦スイッチＰＢＳを一相閉路して補助リレー
Ｘを動作させると、この動作によりＦＢＴのソース・ゲ
ート間のｂ接点ｘ−ｂが開路し、ソース・ゲート間に並
列に接続されているコンデンサＣは制御電源正母線Ｐよ
り抵抗器Ｒ２を介して充電され、ツェナーダイオードＺ
Ｄ１のツェナー電位ＶＺＤ□まで上昇する。

電界効果トランジスタＦＥＴはソース・ゲート間の電位
上昇によりしゃ断状態となり、正母線Ｐより抵抗器Ｒ３
を通して流れる電流はシェナーダイオードＺＤ２を通し
て主トランジスタＴＲのベース電流となり、これを導通
させ、補助リレーＸを保持する。

この状態よりスイッチＳＷを開路すると、補助リレーＸ
は復帰し、電界効果トランジスタＦＥＴのソース・ゲー
ト間に入っているｂ接点ｘ−ｂも閉路するが、ダイオー
ドＤによりコンデンサＣの放電々流は阻止される。

電界効果トランジスタＦＢＴのソース・ケート間の電位
はコンデンサＣが抵抗器Ｒ１を介して放電するため除々
に降下する。

そしてそのソース・ゲート間の電位がピンチ・オフ電位
以下になるとドレイン・ソース間が導通となるが、その
前に再度スイッチＳＷが閉路すると、電界効果トランジ
スタＦＥＴのドレイン・ソース間はしゃ断状態にあるた
め正母線Ｐより抵抗器Ｒ３を介して主トランジスタＴＲ
へベース電流が流してこれを導通させ補助リレーＸは再
び動作となる。

しかし、電界効果トランジスタＦＥＴのソース・ゲート
間の電位がピンチ・オフ電位以下になってから、スイッ
チＳＷを閉路すると、そのドレイン・ソース間が導通す
るため抵抗器Ｒ３を介して流れる電流はドレイン電流と
なり、主トランジスタＴＲはオフし、補助リレーＸは不
動作となる。

尚本発明は上記実施例に限定されず、例えば第４図の様
に電界効果トランジスタＦＥＴのドレインとツェナーダ
イオードＺＤ２の間に補助トランジスタＴＲ１を入れて
ドレイン電流を増巾することにより、コイルの励磁電流
の大きなリレーも使用可能となる。

また第３図では補助リレーＸを動作させるためのスイッ
チング素子として押釦スイッチＰＢＳで説明したが、補
助リレーＸを動作させる条件が成立したら、これを駆動
させる半導体回路に置き換えてもよい。

以上のように本考案によれば、大容量のコンデンサを要
しないので装置全体の小形、軽量化が出来、また保持時
間を決定する電界効果トランジスタＦＥＴのソース・ゲ
ート間の電位がシェナーダイオードで安定化されている
ため、制御電源の電圧変動に対しても一定した保持時間
が得られ、更に制御電源電圧が低い場合も、同様に保持
時間が得られる。

また補助リレーの選定が自由に出来、例えば復帰電圧が
高いものでも保持時間を持たせることが出来る。

【図面の簡単な説明】

第１図及び第２図は従来の無電圧保持回路を示す回路図
、第３図は本発明による瞬断時動作保持装置の一実施例
を示す回路図、第４図は本発明の他の実施例を示す回路
図である。 Ｘ・・・・・・補助リレー、ｘ−ｂ・・・・・・常閉接
点、ＰＢＳ・・・・・・補助リレーを１駆動するスイッ
チング素子、ＦＥＴ・・・・・・電界効果トランジスタ
、Ｃ，Ｒ１・・・・・・保持回路を構成するコンデンサ
及び抵抗、Ｄ・・・・・・放電阻止ダイオード、ＴＲ・
・・・・・主トランジスタ、Ｒ２・・・・・・抵抗。

Claims (1)

【特許請求の範囲】
1. １ 直流制御電源の正負母線間に、所定条件成立時に閉
   成するスイッチング素子を介して直列接続された補助リ
   レーおよびこの補助リレーを駆動する主トランジスタと
   、この補助リレーおよび主トランジスタの直列回路に対
   して並列接続され、前記直流制御電源電圧よりも小さい
   予定値以上の電圧が印加されると導通して前記主トラン
   ジスタを導通させるベース電位供給回路と、このベース
   電位供給回路に並列接続され、とくにドレーンを正母線
   側に、ソースを保持回路形成用のコンデンサおよび抵抗
   の並列回路ならびに放電阻止用ダイオードからなる直列
   回路を介して負母線側に、ゲートを前記コンデンサと放
   電阻止用ダイオードとの接続点に接続した電界効果トラ
   ンジスタと、前記コンデンサと放電阻止用ダイオードの
   直列回路と並列に接続され、前記補助リレーの不動作詩
   前記コンデンサを短絡する常閉接点と、前記コンデンサ
   および電界効果トランジスタのソースとの接続点を直流
   制御電源の正母線に接続するコンデンサ充電用の抵抗と
   から成る瞬断時動作保持装置。