JPS5929970B2 - electronic tuning receiver - Google Patents

electronic tuning receiver

Info

Publication number
JPS5929970B2
JPS5929970B2 JP325675A JP325675A JPS5929970B2 JP S5929970 B2 JPS5929970 B2 JP S5929970B2 JP 325675 A JP325675 A JP 325675A JP 325675 A JP325675 A JP 325675A JP S5929970 B2 JPS5929970 B2 JP S5929970B2
Authority
JP
Japan
Prior art keywords
output
channel number
circuit
channel
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP325675A
Other languages
Japanese (ja)
Other versions
JPS5178125A (en
Inventor
勝男 五十野
尚雄 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP325675A priority Critical patent/JPS5929970B2/en
Publication of JPS5178125A publication Critical patent/JPS5178125A/en
Publication of JPS5929970B2 publication Critical patent/JPS5929970B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は例えばテレビ受像機に適用しうる電子同調受信
機に関し、特に高価且つ複雑なカウンタを使用せずにチ
ャンネル番号を検出することができるようになし、この
チャンネル番号の検出に基いて放送局のチャンネルを自
動的にプログラムするようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic tuning receiver that can be applied to, for example, a television receiver, and in particular is capable of detecting a channel number without using an expensive and complicated counter. The system automatically programs the broadcasting station channel based on the detection of the broadcasting station.

以下、本発明をカラーテレビ受像機に適用した一実施例
について第1図を参照して説明するに、1はアンテナ、
2はチューナを示し、チューナ2は高周波増幅器3、ミ
キサ4及び局部発振器5よりなる。
Hereinafter, an embodiment in which the present invention is applied to a color television receiver will be described with reference to FIG. 1. 1 is an antenna;
Reference numeral 2 indicates a tuner, and the tuner 2 includes a high frequency amplifier 3, a mixer 4, and a local oscillator 5.

本例では、UHFバンドを受信するようになされており
、また局部発振器5は同調素子として可変容量ダイオー
ドを用いた可変周波数発振器の構成とされ、いわゆる電
子同調がされるようになされている。また、6は映像中
間周波増幅器、7は映像検波器、8は輝度信号増幅器、
9は色信号増幅器、10は色信号復調回路、11はバー
スト分離回路、12は色副搬送波発生回路、13は輝度
信号及び色信号の与えられるマトリクス回路、14は映
像増幅器、15はカラー陰極線管、16は音声中間周波
増幅器、17は音声復調回路、18は音声増幅器、19
はスピーカである。これらの構成は一般のカラーテレビ
受像器と同様である。また、21は局部発振器5の発振
周波数を制御するのこぎり波状の掃引制御電圧を発生す
る掃引回路を示し、掃引回路21はアンドゲート22の
出力で掃引開始及び掃引停止が制御される。
In this example, the UHF band is received, and the local oscillator 5 is configured as a variable frequency oscillator using a variable capacitance diode as a tuning element, so that so-called electronic tuning is performed. Further, 6 is a video intermediate frequency amplifier, 7 is a video detector, 8 is a brightness signal amplifier,
9 is a color signal amplifier, 10 is a color signal demodulation circuit, 11 is a burst separation circuit, 12 is a color subcarrier generation circuit, 13 is a matrix circuit to which a luminance signal and a color signal are applied, 14 is a video amplifier, and 15 is a color cathode ray tube. , 16 is an audio intermediate frequency amplifier, 17 is an audio demodulation circuit, 18 is an audio amplifier, 19
is a speaker. These configurations are similar to general color television receivers. Further, 21 indicates a sweep circuit that generates a sawtooth sweep control voltage for controlling the oscillation frequency of the local oscillator 5, and the sweep start and sweep stop of the sweep circuit 21 is controlled by the output of an AND gate 22.

−)より、アンドゲ゛一ト22の出力が゛O’’であれ
ば、局部発振器5に対する制御電圧が次第に上昇し、出
力が゜゛1’’であれば、制御電圧は一定のレベルとな
る。この局部発振器5にはAFC回路20乃ゝら、同調
点からのずれに応じた電圧が加えられ、同調状態の保持
がされるようになされている。そして、局部発振器5の
出力がチャンネル番号を検出する検知部23に供給され
る。検知部23は第2図に示すように超音波媒体を用い
た遅延線101と、マトリックス回路102と、検波用
ダイオード103、104と、差動増幅器105とから
構成される。
-), if the output of the AND gate 22 is ``O'', the control voltage to the local oscillator 5 gradually increases, and if the output is ``1'', the control voltage remains at a constant level. A voltage corresponding to the deviation from the tuning point is applied to the local oscillator 5 by an AFC circuit 20 to maintain the tuning state. The output of the local oscillator 5 is then supplied to a detection section 23 that detects the channel number. As shown in FIG. 2, the detection section 23 includes a delay line 101 using an ultrasonic medium, a matrix circuit 102, detection diodes 103 and 104, and a differential amplifier 105.

遅延線101には入力側変換器106と出力側変換器1
07が設けられ、その遅延時間τは超音波媒体中の音速
とその長さlから、(τ=l/v)で定まり、遅れ時間
の精度はきわめて良好で周波数特性は殆どない。この遅
延線101の入力側変換器106に端子100より局部
発振器5の発振出力SAを供給する。そして遅延線10
1の出力側変換器107からτなる時間遅れ且つ互に1
8『の位相差を有する出力信号SB及び−SBを得る。
これらの信号S3及び−SBは遅延線101の損失によ
りそのレベルは減衰したものとなる。この遅延線101
の出力信号SB及び−SBは、互いに等しい抵抗値Rの
抵抗がブリツジ接続されたマトリクス回路102の一対
の接続点a点及びb点に供給される。またマトリクス回
路102の他の一対の接続点の一方c点は接地され、他
方d点は局部発振器5の発振出力SAの得られる入力端
子100に接続される。ここでマトリクス回路102を
構成する各抵抗の値Rは、変換器の出力インピーダンス
と等cしくされており、従つてa点及びb点間のインピ
ーダンスがRとなることによりインピーダンスマツチン
グがとられている。また、d点より供給された発振出力
SAはa点及びb点の夫々に抵抗分圧により1/2のレ
ベルとされて現れる。一方、 二a点及びb点に加えら
れる信号S8及び−SBは逆相であるからc点及びd点
に生じない。ここで、局部発振器5の発振出力SAがA
Sln(i)tで示されるとすれば、遅延線101を介
された信号SBはa′Sinω(t−τ)となるから、
a点及びb点に夫J夫生じる合成信号Sc及びSc′は
、Sc=MSlnωt−f−督Slnω(t−τ)
・・・・・・(1)SC′=MSlnωt−Msinω
(t−τ) ・・・・・・(2}となる。
The delay line 101 includes an input side converter 106 and an output side converter 1.
07 is provided, and its delay time τ is determined by (τ=l/v) from the sound velocity in the ultrasonic medium and its length l, and the accuracy of the delay time is extremely good and there is almost no frequency characteristic. The oscillation output SA of the local oscillator 5 is supplied from a terminal 100 to the input side converter 106 of this delay line 101. and delay line 10
1 output side converter 107 with a time delay of τ and mutually 1
Output signals SB and -SB having a phase difference of 8' are obtained.
The levels of these signals S3 and -SB are attenuated due to loss in the delay line 101. This delay line 101
The output signals SB and -SB are supplied to a pair of connection points a and b of the matrix circuit 102 in which resistors having the same resistance value R are bridge-connected. Also, one of the other pair of connection points of the matrix circuit 102, point c, is grounded, and the other point d is connected to the input terminal 100 from which the oscillation output SA of the local oscillator 5 is obtained. Here, the value R of each resistor constituting the matrix circuit 102 is made equal to the output impedance of the converter, so that impedance matching is achieved by making the impedance between points a and b equal to R. ing. Furthermore, the oscillation output SA supplied from point d appears at the point a and point b, respectively, at a level of 1/2 due to resistive voltage division. On the other hand, the signals S8 and -SB applied to points 2a and b have opposite phases, so they do not occur at points c and d. Here, the oscillation output SA of the local oscillator 5 is A
If it is expressed as Sln(i)t, the signal SB passed through the delay line 101 becomes a'Sinω(t-τ), so
The composite signals Sc and Sc' generated at points a and b are expressed as Sc=MSlnωt−f−Slnω(t−τ)
・・・・・・(1) SC′=MSlnωt−Msinω
(t-τ) ...(2}.

これらの信号をベクトルで示せば第3図3に示すものと
なる。第3図において、0Aが信号SAのベクトルを示
し、ACは信号SBのベクトルを示し、AC/は信号−
SBのベクトルを示す。ベクトル0AはベクトルAC及
びAC!に対して相対的に静止しているものと考えられ
、ベクトルAC及びAdは180のの位相差一定でAを
中心として同方向に回転し、その位相差はωτとなる。
従つて上述の合成信号Sc及びSc′はベクトル0c及
び0c′となり、これらはベクトルAC及びAdにより
振巾変調及び位相変調を受けることになる。この合成信
号の振巾特性B及び仔は、(1)及び(2)式よりとな
る。
If these signals are expressed as vectors, they will be as shown in FIG. 3. In FIG. 3, 0A represents the vector of signal SA, AC represents the vector of signal SB, and AC/ represents the signal -
The vector of SB is shown. Vector 0A is vector AC and AC! The vectors AC and Ad rotate in the same direction around A with a constant phase difference of 180, and the phase difference is ωτ.
Therefore, the above-mentioned composite signals Sc and Sc' become vectors 0c and 0c', which are subjected to amplitude modulation and phase modulation by vectors AC and Ad. The amplitude characteristic B and amplitude of this composite signal are expressed by equations (1) and (2).

但し、m−A7aである。ここで、遅延線101の損失
により、mく〈1とすると、(3)式及び(4成はB=
a(1+MCOsωτ) a+a′COsωτ ・・・・・・(
5)ビ=a(1−MCOSωτ)′ =a−ACOSωτ ・・・・・
・(6)となる。
However, it is m-A7a. Here, due to the loss of the delay line 101, if m<1, then equation (3) and (4) are B=
a(1+MCOsωτ) a+a′COsωτ ・・・・・・(
5) Bi=a(1-MCOSωτ)' =a-ACOSωτ...
・It becomes (6).

従つて合成信号Sc及びSc′を夫々ダイオード103
及び104で検波することにより、(5)式及び(6)
式で表わされる振巾特性に比例した検波出力が得られる
。そして夫々の検波出力を差動増巾器105に供給して
演算すれば、差動増巾器105の出力端子108に得ら
れる電圧Eは、E−(2a′COSωτ)K
・・・・・・(7)となる。但し、Kは検波効率
及び差動増巾器105の利得をかけたものである。この
(7)式で表わされる差動増巾器105の出力電圧がO
となる点を考える。
Therefore, the composite signals Sc and Sc' are connected to the diodes 103, respectively.
By detecting with and 104, equations (5) and (6) are obtained.
A detection output proportional to the amplitude characteristic expressed by the equation can be obtained. Then, if each detection output is supplied to the differential amplifier 105 and calculated, the voltage E obtained at the output terminal 108 of the differential amplifier 105 is E-(2a′COSωτ)K
......(7). However, K is the product of the detection efficiency and the gain of the differential amplifier 105. The output voltage of the differential amplifier 105 expressed by this equation (7) is O
Consider the following points.

即ち(2a′COSωτ)K−0 ・・
・・・・(8)とするには、COS2πfτ=0
・・・・・・(9)となる条件を求め
れば良い。
That is, (2a'COSωτ)K-0...
... To set (8), COS2πfτ=0
It is sufficient to find the conditions that satisfy (9).

これは、π 2πfτ−nπ+i(n=0,1,2・・・)・・・・
・・(代)に他ならない。
This is π 2πfτ−nπ+i (n=0, 1, 2...)...
It's none other than...

UO)式よりFm=(+x)+(n−0,1,2・・・
)・・・・・・ADとなる。
UO) formula, Fm=(+x)+(n-0,1,2...
)......AD.

ここで、のこぎり波状の掃引制御篭圧を第4図Aに示す
ように発生させて、局部発振周波数を上昇させたとする
と、出力篭圧Eは(7)式及び(自)式より明らかなよ
うに周期的に変化するものとなる。これを第4図Bに示
す。この出力篭圧Eの周期は上述の説明より明かなよう
に(1/τ)となる。
Here, if a sawtooth wave-like sweep control cage pressure is generated as shown in Fig. 4A and the local oscillation frequency is increased, the output cage pressure E is as shown by equations (7) and (self). It changes periodically. This is shown in FIG. 4B. As is clear from the above explanation, the period of this output cage pressure E is (1/τ).

テレビジヨン放送のチヤンネルプランでは、6〔MHz
〕間隔で放送波が割り当てられているから、遅延時間τ
を(1/6)〔μSec〕にすれば、局部発振器5の発
振周波数の変化を6〔MHz〕毎に検出できる。つまり
、出力電圧Eを波形整形回路24(第1図)に供給して
、こ第4図Cに示すように1周期で1個の割合でパルス
を発生させれば、このパルスの個数がチヤンネル番号に
対応したものとなる。この波形整形回路24の出力はチ
ヤンネル番号カウン゛夕25により数えられる。
In the channel plan of TV broadcasting, 6 [MHz
] Since broadcast waves are allocated at intervals, the delay time τ
If it is set to (1/6) [μSec], changes in the oscillation frequency of the local oscillator 5 can be detected every 6 [MHz]. In other words, if the output voltage E is supplied to the waveform shaping circuit 24 (FIG. 1) and pulses are generated at a rate of one per cycle as shown in FIG. It corresponds to the number. The output of this waveform shaping circuit 24 is counted by a channel number counter 25.

チヤンネル番号 1カウンタ25により検知部23で検
出されたチヤンネル番号が4ビツトの2進コード(BC
Dコード)とされる。チヤンネル番号は2桁の数字とな
るから、その第1桁及び第2桁の数字が夫々4ビツトの
コードに変換される。このコードは比較回 1路26、
表示デコーダ27及び判別回路29に供給される。表示
デコーダ27は、日の字形に例えば発光ダイオードが配
設されて数字を表示する表示装置28を駆動するもので
ある。また、判別回路29はチヤンネル番号の最大値に
1を加えた数(例えば62+1)を判別するものである
。また、30は例えばMAOS素子から構成された不揮
発性の記憶装置を示し、この記憶装置30の読出しR及
び書き込みW動作は、アンドゲート31の出力で制御さ
れる。つまり、アンドゲート ・31の出力が゛1゛で
あれば書き込み状態となり、これが゛0゛であれば読出
し状態となる。記憶装置30はアドレスカウンタ32に
よりアドレス指定がなされるようにされている。また、
33は例えば日本国内で実際に放送局のあるチヤンィ、
ルの番号が付された12個の選局スイツチからなる選局
スイツチ群を示し、選局スイツチの何れかを押すことに
より、これに対応した2進コードと選局スイツチが押さ
れたことを示す制御信号Kがエンコーダ34から発生し
てアドレスカウンタ32に供給される。アドレスカウン
タ32は、個別選局モードでエンコーダ34の出力コー
ドにより記憶装置30のアドレスを指定すると共に、プ
ログラムモード時にアンドゲート31の出力によりアド
レスを歩進させる動作をするものである。アンドゲート
31には、信号検出部35よりの出力パルスが供給され
る。信号検出部35は映像中間周波信号中の同期信号の
有無を検出して、放送波の有無を検出するもので、アン
ドゲート31の他の入ノ力が゛1”であれば、放送波の
有るcきに1個のパルスが発生して、これによりアドレ
スカウンタ32が歩進されることになる。
Channel number 1 The channel number detected by the detection unit 23 by the counter 25 is a 4-bit binary code (BC
D code). Since the channel number is a two-digit number, the first and second digits are each converted into a 4-bit code. This code is comparison time 1st route 26,
The signal is supplied to a display decoder 27 and a discrimination circuit 29. The display decoder 27 drives a display device 28 in which, for example, light emitting diodes are arranged in the shape of a sun character and display numbers. Further, the determination circuit 29 determines the maximum value of the channel number plus 1 (for example, 62+1). Further, 30 indicates a nonvolatile memory device composed of, for example, a MAOS element, and the read R and write W operations of this memory device 30 are controlled by the output of an AND gate 31. That is, if the output of the AND gate 31 is "1", it is in the write state, and if it is "0", it is in the read state. The storage device 30 is configured to be addressed by an address counter 32. Also,
33 is, for example, a city that actually has a broadcasting station in Japan.
This shows a group of 12 tuning switches with numbers assigned to them, and when you press any one of the tuning switches, you will receive the corresponding binary code and the fact that the tuning switch was pressed. A control signal K is generated from the encoder 34 and supplied to the address counter 32. The address counter 32 operates to designate the address of the storage device 30 by the output code of the encoder 34 in the individual channel selection mode, and to increment the address by the output of the AND gate 31 in the program mode. The output pulse from the signal detection section 35 is supplied to the AND gate 31 . The signal detection section 35 detects the presence or absence of a synchronization signal in the video intermediate frequency signal to detect the presence or absence of a broadcast wave.If the other input input of the AND gate 31 is "1", the broadcast wave is One pulse is generated every c, which increments the address counter 32.

更に、36はプログラムモードのときに押されるプログ
ラムスイツチを示し、プログラムス″1ツチ36が押さ
れることにより、微分回路37を介してフリツプフロツ
プ38に対するセツトパルスが発生する。
Further, numeral 36 indicates a program switch that is pressed in the program mode, and when the program switch 36 is pressed, a set pulse is generated to the flip-flop 38 via the differentiation circuit 37.

フリツプフロツプ38の出力Qはプログラムモードにお
いて、゛1゛となり、個別選局時に゛0゛となるもので
あり、そのりセツト入力として判別回路29の出力が供
給される。また、プログラムスイツチ36を押すことに
より発生するパルスで、掃引回路21、チヤンネル番号
カウンタ25及びアドレスカウンタ32がりセツトされ
る。掃引回路21のりセツトは、掃引制御電圧が初期値
とされることである。更に、フリツプフロツプ38の出
力Qがアンドゲ゛一ト31に供給されると共に、位相反
転されてアンドゲート22に供給される。アンドゲート
22には、比較回路26の比較出力Sが供給される。こ
れと共に、出力Qが゛1゛となることにより次の動作が
なされる。つまり、アドレスカウンタ32がアンドゲー
ト31の出力で歩進動作するようになされ、比較回路2
6が単なる通過回路となされ、チヤンネル番号カウンタ
25の出力を通過させて記憶装置30に与えるようにな
され、表示ランプ39が点灯してプログラムモードの表
示をなし、映像増巾器14及び音声増巾器18を遮断し
てプログラムモード時の画面及び音声の見苦しい状態を
生じないようになされる。上述の本発明の一実施例の動
作について説明するに、プログラムモードについて述べ
る。
The output Q of the flip-flop 38 becomes "1" in the program mode and becomes "0" during individual channel selection, and the output of the discrimination circuit 29 is supplied as a set input. Further, the sweep circuit 21, channel number counter 25 and address counter 32 are reset by a pulse generated by pressing the program switch 36. The reset of the sweep circuit 21 is that the sweep control voltage is set to an initial value. Further, the output Q of the flip-flop 38 is supplied to the AND gate 31, and also supplied to the AND gate 22 after being phase-inverted. The comparison output S of the comparison circuit 26 is supplied to the AND gate 22 . At the same time, the output Q becomes "1", so that the following operation is performed. In other words, the address counter 32 is made to perform an increment operation based on the output of the AND gate 31, and the comparator circuit 2
6 is simply a passing circuit, which passes the output of the channel number counter 25 and supplies it to the storage device 30, the display lamp 39 lights up to indicate the program mode, and the video intensifier 14 and audio amplifier The device 18 is shut off to prevent unsightly screen and audio conditions during the program mode. To explain the operation of the above embodiment of the present invention, the program mode will be described.

まずプログラムスイツチ36を押すことにより、フリツ
プフロツプ38がセツトされ、その出力Qが゛1゛とな
る。従つて映像及び音声が出なくなり、表示ランプ39
が点灯する。また、出力Qが反転されてアンドゲート2
2に供給されるから、アンドゲート22の出力は必らず
“0”となり、掃引回路21から掃引制御電圧が発生し
て掃引を開始する。そして検知部23、波形整形回路2
4及びチヤンネル番号カウンタ25で形成されたチヤン
ネル番号が比較回路26を通じて記憶装置30に与えら
れる。記憶装置30はアンドゲート31の出力が゛1゛
のときにのみ書き込み状態となる。アンドゲート31の
出力が゛1゛となるのは放送波が有る場合たけであるか
ら、そのときのチヤンネル番号(2桁の数字を示す2進
コード)が記憶装置30に書き込まれることになる。こ
の書き込み動作は、最低チヤンネルから最高チヤンネル
の間においてなされる。そして、最高チヤンネル番号に
1を加えた数が判別回路29で検出されて、その出力に
よりフリツプフロツプ38がりセツトされ、出力Qが1
0′゛となり、プログラムモードが終了する。かくして
記憶装置30には、UHFバンドのうちで、放送波が存
在しているチヤンネル番号のみ力稍動的に記憶されるこ
とになる。次に、個別選局モードについて述べると、選
局スイツチ群33のうちの何れかを押すと、それに対応
したコードがエンコーダ34より発生し、アドレスカウ
ンタ32に与えられる。
First, by pressing the program switch 36, the flip-flop 38 is set and its output Q becomes "1". Therefore, the video and audio no longer come out, and the display lamp 39
lights up. Also, the output Q is inverted and the AND gate 2
2, the output of the AND gate 22 is always "0", a sweep control voltage is generated from the sweep circuit 21, and the sweep is started. Then, the detection section 23 and the waveform shaping circuit 2
4 and the channel number formed by the channel number counter 25 are provided to the storage device 30 through the comparison circuit 26. The memory device 30 enters the write state only when the output of the AND gate 31 is "1". Since the output of the AND gate 31 becomes "1" only when there is a broadcast wave, the channel number (binary code indicating a two-digit number) at that time is written into the storage device 30. This write operation is performed between the lowest channel and the highest channel. Then, the number obtained by adding 1 to the highest channel number is detected by the discrimination circuit 29, and the flip-flop 38 is reset based on the output, and the output Q is set to 1.
The value becomes 0', and the program mode ends. In this way, the storage device 30 dynamically stores only channel numbers in the UHF band where broadcast waves are present. Next, regarding the individual channel selection mode, when any one of the channel selection switches 33 is pressed, a corresponding code is generated from the encoder 34 and applied to the address counter 32.

アドレスカウンタ32は、フリツプフロツプ38の出力
Qが00′”であるから、カウンタとしては動作せず、
エンコーダ34からのコードがそのまま出力され、記憶
装置30の対応するアドレスが指定される。このときア
ンドゲート31の出力ば0”であるから、記憶装置30
は読出し状態にあり、指定されたアドレスのチヤンネル
番号が比較回路26に供給され、チヤンネル番号カウン
タ25の出力と比較される。両者が一致してないときは
、比較回路26の出力Sは60″であり、従つてアンド
ゲート22の出力も601であり、掃引回路21により
掃引制御電圧が発生する。これにより、チヤンネル番号
も順次変わり、両者が一致すると出力Sが61″となり
、アンドゲート22の出力が6r゛となり、掃引が停止
し、押した選局スイツチに対応する放送局を受信できる
。この受信チヤンネルに同調した状態の保持は、AFC
回路20から得られるAFC電圧を局部発振器5に制御
電圧として与えることによつてなされる。また、受.信
チヤンネルの番号が表示装置28に表示される。他の選
局スイツチを押したときも、上述と同様にしたプログラ
ムされているうちで所望の放送局を受信することができ
る。斯る本発明に依れば、予め放迭波の存在してい5る
チヤンネル番号を自動的に記憶装置30に記憶させるこ
とができるので、チヤンネル番号のプログラミングが従
来のように数字キーやプログラムボードを用いるのに比
して容易となる。
Since the output Q of the flip-flop 38 is 00', the address counter 32 does not operate as a counter.
The code from the encoder 34 is output as is, and the corresponding address in the storage device 30 is specified. At this time, since the output of the AND gate 31 is 0'', the memory device 30
is in a read state, and the channel number of the designated address is supplied to the comparison circuit 26 and compared with the output of the channel number counter 25. When the two do not match, the output S of the comparator circuit 26 is 60'', and therefore the output of the AND gate 22 is also 601, and the sweep circuit 21 generates a sweep control voltage.As a result, the channel number also changes. The signals change sequentially, and when the two match, the output S becomes 61'', the output of the AND gate 22 becomes 6r'', the sweep stops, and the broadcasting station corresponding to the pressed channel selection switch can be received. Maintaining the state tuned to this reception channel is done by AFC.
This is done by applying the AFC voltage obtained from the circuit 20 to the local oscillator 5 as a control voltage. Also, receive. The communication channel number is displayed on the display device 28. Even when another channel selection switch is pressed, the desired broadcast station can be received from among those programmed in the same manner as described above. According to the present invention, it is possible to automatically store in advance the channel numbers on which the radio waves are present in the storage device 30, so that channel number programming can be done using numerical keys or the program board as in the past. This is easier than using .

また、チヤンネル番号を局部発振器5に関連して検出す
るのに、第2図に示すような遅延線101を用いている
から、検知部23を簡単且つ安価に構成できるO第5図
は本発明の他の実施例を示し、第1図と対応する部分に
同一符号を付して示す。
Furthermore, since the delay line 101 as shown in FIG. 2 is used to detect the channel number in relation to the local oscillator 5, the detection section 23 can be constructed easily and inexpensively. Another embodiment is shown in which parts corresponding to those in FIG. 1 are denoted by the same reference numerals.

この例では、選局スイツチ群33の選局スイツチの各々
が任意のチヤンネル番号と対応するように自動的にプロ
グラミングを行ないうるようにしたものである。即ち、
プログラムモードにモードスイツチを切換え、その状態
で選局スイツチを押し、ある時間たつと一方向に掃引を
開始し、次の放送局のあるチヤンネルで一定時間掃引が
止まるようになし、このチヤンネルを記憶したいときは
、そこで選局スイツチを押すのを止めて、操作した選局
スイツチに対応するアドレスに上記のチヤンネル番号を
書き込むようにしたものである。第5図において、41
はロツク式の押釦スイツチの構成とされたモードスイツ
チを示し、モードスイツチ41を押すことにより発生す
る出力゛1゛がアンドゲート42、比較回路26及び後
述の変調回路43に供給され、比較回路26が単なる通
過回路とされると共に、変調回路43によりカラーブラ
ウン管15の画面中にプログラム中であることを表示す
る赤色の帯状表示が映出される。
In this example, each of the tuning switches in the tuning switch group 33 can be automatically programmed to correspond to an arbitrary channel number. That is,
Switch the mode switch to program mode, press the channel select switch in that state, start sweeping in one direction after a certain period of time, stop the sweep for a certain period of time at the channel with the next broadcast station, and memorize this channel. When you want to do so, you stop pressing the channel selection switch and write the channel number mentioned above to the address corresponding to the channel selection switch you operated. In Figure 5, 41
1 shows a mode switch configured as a lock-type push button switch, and the output "1" generated by pressing the mode switch 41 is supplied to an AND gate 42, a comparison circuit 26, and a modulation circuit 43 (to be described later). is treated as a mere passing circuit, and a red band-shaped display is displayed on the screen of the color cathode ray tube 15 by the modulation circuit 43 to indicate that programming is in progress.

次に選局スイツチ群33のうちの所望の選局スイツチを
押すと、エンコーダ34より押された選局スイツチに対
応するアドレス信号と選局スイツチを押したことを示す
制御信号KCl″)とが発生する。制御信号Kはアンド
ゲート42に供給されるので、その出力は″r゛となる
。このアンドゲート42の出力がアンドゲート31に供
給されると共に、反転されてアンドゲート22に供給さ
れる。従つてアンドゲート22の出力はゞTOlとなり
、掃引回路21により掃引がなされる。そして、信号検
出部35の出力は、放送波が有るチヤンネルでは″1”
となるから、このときだけアンドゲート31の出力が0
1゛となる。このアンドゲート31の出力が11”とな
ることにより、それ迄読出し状態にあつた記憶装置30
が書き込み状態となり、チヤンネル番号カウンタ25よ
り比較回路26を通過したチヤンネル番号に対応するコ
ードが書き込まれる。この書き込まれるアドレスは押さ
れている選局スイツチに対応したものである。ここで、
表示装置28のチヤンネル番号或いは画面を見て、もし
プログラムを希望するチヤン不ルでないときは、そのま
ま選局スイツチを押し続ける。すると、一定時間後、再
び掃引が開始し、次の放送波のあるチヤンネルで掃引が
一定時間停止する。そして希望するチヤンネルであれば
、選局スイツチより手を離せば良い。こうすれば、制御
信号KI)げ0゛となり、掃引が停止する。以下同様に
して、個々の選局スイツチに対応してチヤンネル番号を
記憶回路30に書き込むことができる。プログラムが終
了した時点でモードスイツチ41をオフにすれば、個別
選局モードとなる。個別選局モードの動作は前述の実施
例と同様であるので、その説明は省略するが、選局スイ
ツチを押したときに受信されるチヤンネルは、この選局
スイツチに対応するようにプログラムしたチヤンネルと
なるのである。上述の変調回路43は第6図に示す構成
とされる。
Next, when a desired channel selection switch from the channel selection switch group 33 is pressed, an address signal corresponding to the channel selection switch pressed by the encoder 34 and a control signal KCl'' indicating that the channel selection switch has been pressed are transmitted. Since the control signal K is supplied to the AND gate 42, its output becomes "r". The output of this AND gate 42 is supplied to the AND gate 31, and is also inverted and supplied to the AND gate 22. Therefore, the output of the AND gate 22 becomes TOl and is swept by the sweep circuit 21. Then, the output of the signal detection unit 35 is "1" on a channel with broadcast waves.
Therefore, only in this case, the output of the AND gate 31 is 0.
It becomes 1゛. When the output of the AND gate 31 becomes 11'', the storage device 30, which has been in the read state until then,
enters a writing state, and a code corresponding to the channel number passed through the comparison circuit 26 is written by the channel number counter 25. This written address corresponds to the channel selection switch being pressed. here,
Look at the channel number or screen on the display device 28, and if it is not the channel you want to program, keep pressing the channel selection switch. Then, after a certain period of time, the sweep starts again, and then stops for a certain period of time on the channel with the next broadcast wave. And if it's the channel you want, you can just let go of the channel selection switch. In this way, the control signal KI) becomes 0, and the sweep is stopped. Similarly, channel numbers can be written into the memory circuit 30 in correspondence with individual channel selection switches. When the mode switch 41 is turned off at the end of the program, the system enters the individual channel selection mode. The operation of the individual tuning mode is the same as in the previous embodiment, so the explanation will be omitted, but the channel received when the tuning switch is pressed is the channel programmed to correspond to this tuning switch. It becomes. The above-mentioned modulation circuit 43 has the configuration shown in FIG.

第6図において、111はモードスイツチ41をオンと
したときにオンとなるトランジスタを示し、このトラン
ジスタ111がオンとなることによりトランジスタ11
2のエミツタが接地される。トランジスタ112のコレ
クタは電源端子+Vccに接続されると共に、ダイオー
ド113G及び113Bを介して、緑及び青信号の伝送
路に接続される。トランジスタ112のベース及び接地
間には、コンデンサ114及び抵抗器115の直列回路
が挿入され、このコンデンサ114の一端には、抵抗器
116,117,118を介された所定の直流電圧が与
えられ、その他端には端子119から図示のような垂直
周期ののこぎり波が供給される。斯くすればプログラム
モード時で、コンデンサ114の両端間の電圧がある値
以上となる期間でのみ、トランジスタ112がオンとな
り、このとき、緑及び青信号の伝送路が接地され、カラ
ーブラウン管15には赤信号のみが供給され、従つてカ
ラーブラウン管15の画面の上或いは下に赤色の帯が表
われ、現在プログラムモードであることを表示できる。
In FIG. 6, reference numeral 111 indicates a transistor that is turned on when the mode switch 41 is turned on.
The second emitter is grounded. The collector of the transistor 112 is connected to the power supply terminal +Vcc, and is also connected to the green and blue signal transmission paths via diodes 113G and 113B. A series circuit of a capacitor 114 and a resistor 115 is inserted between the base of the transistor 112 and the ground, and a predetermined DC voltage is applied to one end of the capacitor 114 via resistors 116, 117, and 118. A sawtooth wave with a vertical period as shown in the figure is supplied from a terminal 119 to the other end. In this way, in the program mode, the transistor 112 is turned on only during a period in which the voltage across the capacitor 114 exceeds a certain value, and at this time, the green and blue signal transmission paths are grounded, and the color cathode ray tube 15 receives the red signal. Only the signal is supplied, so that a red band appears at the top or bottom of the screen of the color cathode ray tube 15 to indicate that it is currently in the program mode.

勿論、前述の実施例のように表示ランプが点灯するよう
にしても良く、音声信号を変調するなどの表示手段を使
用することができる。
Of course, a display lamp may be turned on as in the above-described embodiment, or display means such as modulating an audio signal may be used.

斯る第5図に示す本発明の他の実施例は、前述同様の作
用効果を奏するものであるが、更に、選局スイツチ群3
3の複数個の選局スイツチを任意の放送チヤンネルに対
応させるプログラムを容易にすることができる利点もあ
る。
Another embodiment of the present invention shown in FIG.
Another advantage is that it is possible to easily program a plurality of channel selection switches (No. 3) to correspond to arbitrary broadcast channels.

一般に、このようなプログラミングを行なう場合、第1
段階として、任意の放送チヤンネルを選局しておき、次
の段階としてこの放送チヤンネルを任意の選局スイツチ
を押すことにより記憶するようにしたが、上述実施例に
依れば、2段階にわたることなく一度にプログラミング
することができる。なお、上述の説明ではUHFバンド
を受信するカラーテレビ受像機に本発明を適用するよう
にしたが、HFバンドを受信する場合にも適用でき、更
にFM受信装置等の受信機に適用することができる。
Generally, when performing such programming, the first
As a step, an arbitrary broadcast channel is selected, and as a next step, this broadcast channel is memorized by pressing an arbitrary channel selection switch, but according to the above-mentioned embodiment, it is possible to select an arbitrary broadcast channel in two steps. It can be programmed all at once. Note that in the above description, the present invention is applied to a color television receiver that receives the UHF band, but it can also be applied to a case that receives the HF band, and furthermore, it can be applied to a receiver such as an FM receiver. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の系統図、第2図はその一部
接続図、第3図及び第4図は第2図の説明に用いるベク
トル図及び波形図、第5図は本発明の他の実施例の系統
図、第6図はその一部接続図である。 5は局部発振器、21は掃引回路、23は検知部、25
はチヤンネル番号カウンタ、26は比較回路、30は記
憶装置、33は選局スイツチ群、34はエンコーダ、3
6はプログラムスイツチ、41はモードスイツチ、10
1は遅延線である。
Figure 1 is a system diagram of an embodiment of the present invention, Figure 2 is a partial connection diagram thereof, Figures 3 and 4 are vector diagrams and waveform diagrams used to explain Figure 2, and Figure 5 is a bookmark diagram. A system diagram of another embodiment of the invention, FIG. 6 is a partial connection diagram thereof. 5 is a local oscillator, 21 is a sweep circuit, 23 is a detection section, 25
is a channel number counter, 26 is a comparison circuit, 30 is a storage device, 33 is a group of channel selection switches, 34 is an encoder, 3
6 is a program switch, 41 is a mode switch, 10
1 is a delay line.

Claims (1)

【特許請求の範囲】[Claims] 1 制御信号によつて局部発振周波数の可変される局部
発振器と、上記制御信号を発生する掃引回路と、遅延線
及びこの遅延線の出力をベクトル合成することにより上
記局部発振周波数の変化を所定周波数間隔で検出する検
知部と、この検知部の出力を計数するチャンネル番号カ
ウンタと、このチャンネル番号カウンタの出力を記憶す
る記憶装置と、複数個の選局スイッチと、この選局スイ
ッチの操作に対応した上記記憶装置に対するアドレス信
号を発生するエンコーダと、上記記憶装置の読出し出力
と上記チャンネル番号カウンタの出力を比較する比較回
路とを備え、プログラムモードでは上記局部発振周波数
を変化させて所定のチャンネル番号を上記記憶装置に書
き込み、個別選局モードでは上記選局スイッチのアドレ
スに対応した上記記憶装置のチャンネル番号を読出し、
上記比較回路の一致出力により掃引を停止するようにし
た電子同調受信機。
1. A local oscillator whose local oscillation frequency is varied by a control signal, a sweep circuit that generates the control signal, a delay line, and the output of this delay line are vector-combined to control changes in the local oscillation frequency to a predetermined frequency. A detection unit that detects at intervals, a channel number counter that counts the output of this detection unit, a storage device that stores the output of this channel number counter, multiple tuning switches, and support for operation of this tuning switch. an encoder that generates an address signal for the storage device, and a comparison circuit that compares the readout output of the storage device with the output of the channel number counter; is written in the storage device, and in the individual tuning mode, the channel number of the storage device corresponding to the address of the tuning switch is read out.
An electronically tuned receiver in which sweeping is stopped upon a coincidence output from the comparison circuit.
JP325675A 1974-12-27 1974-12-27 electronic tuning receiver Expired JPS5929970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP325675A JPS5929970B2 (en) 1974-12-27 1974-12-27 electronic tuning receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP325675A JPS5929970B2 (en) 1974-12-27 1974-12-27 electronic tuning receiver

Publications (2)

Publication Number Publication Date
JPS5178125A JPS5178125A (en) 1976-07-07
JPS5929970B2 true JPS5929970B2 (en) 1984-07-24

Family

ID=11552377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP325675A Expired JPS5929970B2 (en) 1974-12-27 1974-12-27 electronic tuning receiver

Country Status (1)

Country Link
JP (1) JPS5929970B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139225U (en) * 1977-04-07 1978-11-04
US4156850A (en) * 1977-08-29 1979-05-29 Rca Corporation Display system for facilitating the setup of a tuning system
JPH04105722U (en) * 1991-02-20 1992-09-11 三洋電機株式会社 Preset channel selection device

Also Published As

Publication number Publication date
JPS5178125A (en) 1976-07-07

Similar Documents

Publication Publication Date Title
US3845394A (en) Broadcast receiver
US4870492A (en) Television receiver having automatically programmable skip channel list
US5418621A (en) Circuit for detecting TV/radio broadcasting program, auto-tuning to channel selection and controlling VCR tape in recording operation
US4291413A (en) Search type tuning system with direct address channel selection apparatus
US4317225A (en) Channel identification apparatus useful in a sweep type tuning system
JPS5810015B2 (en) Senkiyokusouchi
US4387401A (en) Carrier detector apparatus useful in a multiband sweep type tuning system
JPS5826693B2 (en) Senkiyokusouchi
US4217552A (en) Receiver
JPS5929970B2 (en) electronic tuning receiver
JPS5811131B2 (en) Senkiyokusouchi
US3973228A (en) Electronic tuner control system
US4020419A (en) Electronic system for automatically tuning to a selected television channel
US4254506A (en) Channel identification apparatus useful in a multiband sweep type tuning system
US4047227A (en) Auxiliary signal processing circuit
CA1146633A (en) Tuning and volume indicator
NL7906248A (en) TUNING GENERATOR.
JPS5810889B2 (en) Senkiyokusouchi
JPS6243392B2 (en)
JP2962944B2 (en) Tuning preset method
KR830000730B1 (en) Television receiver tuning device
GB2052903A (en) Channel identification apparatus useful in a sweep tuning system
US4270215A (en) Channel indicator
EP0009617B1 (en) Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver
JPH0132427Y2 (en)