JPS5929876B2 - electronic chime - Google Patents

electronic chime

Info

Publication number
JPS5929876B2
JPS5929876B2 JP443276A JP443276A JPS5929876B2 JP S5929876 B2 JPS5929876 B2 JP S5929876B2 JP 443276 A JP443276 A JP 443276A JP 443276 A JP443276 A JP 443276A JP S5929876 B2 JPS5929876 B2 JP S5929876B2
Authority
JP
Japan
Prior art keywords
circuit
output
pulse
push button
sound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP443276A
Other languages
Japanese (ja)
Other versions
JPS5287392A (en
Inventor
蔦夫 横山
利夫 安彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP443276A priority Critical patent/JPS5929876B2/en
Publication of JPS5287392A publication Critical patent/JPS5287392A/en
Publication of JPS5929876B2 publication Critical patent/JPS5929876B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は電子チヤイムに関し、その目的とするところは
、押釦の操作の仕方によつて各種の異つた音声出力を得
ると共に、ある条件で押釦が操作されたときのみ音声出
力があるようにした電子チヤイムを提供するものである
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic chime, and its purpose is to obtain various audio outputs depending on the way the push button is operated, and to generate audio only when the push button is operated under certain conditions. This provides an electronic chime with output.

例えば、2回押圧してオン動作したときに断続する音声
が音の遅速によつて変れるようにした場合、1回目のオ
ン動作と、2回目のオン動作を連続して行つたときに、
変化した音声が電子チャイム自体の故障と認識されるこ
とがあつて、使用上において問題となる。
For example, if the intermittent sound when the button is pressed twice to turn it on changes depending on the slowness of the sound, when the first and second turn-on operations are performed in succession,
The changed sound may be recognized as a failure of the electronic chime itself, which poses a problem in use.

本発明はかゝる事項に鑑み、その対策としてなしたるも
のである。
The present invention has been made in view of the above-mentioned problems and as a countermeasure thereof.

以下実施例として掲げた図を参照して本発明電子チヤイ
ムを説明すると、Aは押釦であり、手動操作により押圧
したときオン動作し、釈放したときにオフ動作をするこ
とによつて、押釦Aの一回のオン、オフ動作で1パルス
を出すものである。この押釦Aはカウント回路Bと電源
E間に接続される。カウント回路Bは、押釦Aの1パル
スによつてオンするトランジスタTrlに接続したフリ
ップフロップFFI、FF2、そのフリップフロップF
F2に接続したゲートGよりなる。
The electronic chime of the present invention will be described below with reference to the drawings listed as examples.A is a push button, which turns on when pressed by manual operation and turns off when released. One pulse is emitted with each on/off operation. This push button A is connected between a count circuit B and a power source E. Count circuit B consists of flip-flops FFI, FF2, and flip-flop F connected to a transistor Trl that is turned on by one pulse of push button A.
It consists of a gate G connected to F2.

ゲートGは、フリップフロップFF2に接続したナンド
ゲートNAND1、2、3の入出力が第3図の真理表と
なるように、ナンドゲートNAND1はフリップフロッ
プFF2の入出力端に、ナンドゲートNAND2はイン
バータINIを介してフリップフロップFF2の入出力
端に、ナンドゲートNAND3はインバータIN2を介
してフリップフロップFF2の入出力端に夫々接続し、
NANDI、2、3の出力のインバータINA、B、C
による反転出力を制御信号として音発生回路Cに入れる
ものである。
The gate G connects the NAND gate NAND1 to the input/output terminal of the flip-flop FF2, and the NAND gate NAND2 via the inverter INI so that the input/output of the NAND gates NAND1, 2, and 3 connected to the flip-flop FF2 becomes the truth table shown in FIG. The NAND gate NAND3 is connected to the input and output terminals of the flip-flop FF2 via the inverter IN2, respectively.
NANDI, 2, 3 output inverter INA, B, C
The inverted output is input to the sound generating circuit C as a control signal.

音発生回路Cは、基準周波数となる方形波出力を発生す
る基準発振器、その基準周波数を分周する分周回路、そ
の分周した出力を音声出力に変調する変調回路よりなり
、前記制御信号によつて分周出力を変化させるようにし
てある。
The sound generation circuit C includes a reference oscillator that generates a square wave output serving as a reference frequency, a frequency dividing circuit that divides the reference frequency, and a modulation circuit that modulates the frequency-divided output into an audio output. Therefore, the frequency-divided output is changed.

そして、前記匍劇信号の幅及びカウンタ回路Bのフリッ
プフロップFFI3FF2のリセット信号を与えるため
に、一定時間・くルス発生回路Dが設けられる。
A constant time/curse generating circuit D is provided to provide the width of the counter signal and a reset signal for the flip-flop FFI3FF2 of the counter circuit B.

この一定時間パルス発生回路DはトランジスタTr2、
コンデンサCl、及び抵抗よりなる時間幅の長いパルス
を発生する時間パルス発生回路D1と、トランジスタT
r2、コンデンサC2及び抵抗よりなる時間幅の短力・
(〜◇レスを発生するクリア信号発生回路D2よりなる
。一定時間パルス発生回路D1のトランジスタTr2の
コレクタはフリツプフロツプFFlの入力端子に接続さ
れ、クリア信号発生回路のD2のトランジスタTrlの
コレクタはフリツプフロツプFFlとFF2のクリア端
子に接続してある。
This constant time pulse generation circuit D includes a transistor Tr2,
A time pulse generation circuit D1, which generates a pulse with a long time width, is composed of a capacitor Cl and a resistor, and a transistor T.
A short time width consisting of r2, capacitor C2, and resistance.
The collector of the transistor Tr2 of the constant time pulse generation circuit D1 is connected to the input terminal of the flip-flop FFl, and the collector of the transistor Trl of the clear signal generation circuit D2 is connected to the flip-flop FFl. and is connected to the clear terminal of FF2.

(図外)Fは音声駆動回路であり、調整抵抗、出力トラ
ンジスタ及び音声変換装置F,よりなり、前記音発生回
路Cの変調出力により,駆動するものである。
(Not shown) F is a sound drive circuit, which is composed of an adjustment resistor, an output transistor, and a sound conversion device F, and is driven by the modulated output of the sound generation circuit C.

Gは電源保持回路で、押釦Aの1パルスによつてトラン
ジスタTr4がオンして、カウンタ回路B、音発生回路
C、一定時間パルス発生回路D、音声駆動回路Fに電圧
を印加し、音発生回路Cのナンド出力により、トランジ
スタTr5がオンするときトランジスタTr4をオフし
て電源回路のしや断を行うようになつている。而して、
押釦Aによつて多数のパルスが与えられたとしても、第
4図の如く、一定時間パルス発生回路D1の時間幅パル
スによつて決められた期 二間だけカウント回路Bのパ
ルス出力が出ることXなる。
G is a power supply holding circuit, in which transistor Tr4 is turned on by one pulse of push button A, and voltage is applied to counter circuit B, sound generation circuit C, pulse generation circuit D for a certain period of time, and audio drive circuit F, and sound is generated. When the transistor Tr5 is turned on by the NAND output of the circuit C, the transistor Tr4 is turned off to disconnect the power supply circuit. Then,
Even if a large number of pulses are given by push button A, the pulse output from counting circuit B will only be output for a period of two determined by the time width pulse of constant time pulse generation circuit D1, as shown in Figure 4. Becomes X.

今、第5図の如く、押釦Aにより1パルスの信号が発生
したときには、電源保持回路Gがオンして、カウント回
路B、音発生回路C、一定時間パ シルス発生回路D1
、音声駆動回路Fに電圧を印加する。
Now, as shown in Fig. 5, when one pulse signal is generated by the push button A, the power holding circuit G is turned on, and the count circuit B, the sound generating circuit C, and the pulse generating circuit D1 are activated for a certain period of time.
, applies a voltage to the audio drive circuit F.

押釦Aの1パルスによつて、カウント回路Bのフリツプ
フロツプFFl,FF2はクリア信号発生回路D2の出
力によりクリアされ、時間パルス 5発生回路D1によ
る時間幅内で再度パルスが送ら※※れても変化はない。
By one pulse of push button A, flip-flops FFl and FF2 of count circuit B are cleared by the output of clear signal generation circuit D2, and even if a pulse is sent again within the time width by time pulse generation circuit D1, the change will not occur. There isn't.

そしてフリツプフロツブFFl,FF2の出力は共にゞ
H″レベルとなつてゲート回路Gの入力となる。この押
釦Aの1パルスでは、第3図の真理表に示した如く、N
ANDlの出力が′L′7、インバータINAの出力が
ゞH2となつて出力端子aは′H″5レベルとなり、他
の出力端子B,cはゞL″レベルとなる。この出力端子
GのSH7レベルを制御信号として、例えば音発生回路
Cのフリツプフロツプ構成よりなる分周段の信号とのナ
ンド出力をとり出し、変調出力の時間幅を決めることが
できる。次に、押釦Aで2回のパルス信号を送ると、第
6図に示すように、一定時間パルス発生回路D1のパル
ス信号の間に、そのパルス信号をカウントし、フリツプ
フロツプFFlは瞬パルスが出た後L/′レベルとなり
、フリツプフロツプFF2がH2レベルとなる。
The outputs of the flip-flops FFl and FF2 both go to the H'' level and are input to the gate circuit G. For one pulse of this push button A, as shown in the truth table of FIG.
The output of ANDl becomes 'L'7, the output of inverter INA becomes 'H2', the output terminal a becomes 'H'5 level, and the other output terminals B and c become 'L' level. Using the SH7 level of the output terminal G as a control signal, the time width of the modulated output can be determined by taking out a NAND output with a signal from a frequency dividing stage having a flip-flop configuration of the sound generating circuit C, for example. Next, when push button A is used to send a pulse signal twice, as shown in FIG. After that, it becomes L/' level, and flip-flop FF2 becomes H2 level.

従つてゲート回路Gにより反転したカウンタ回路Bの出
力端子がH″レベルとなり、他の出力端子A,cはL″
レベルとなるので、出力端子bよりのH″レベルの制御
信号となつて、音発生回路Cの分周回路及び変調回路を
制御し、押釦Aの1パルスのときと異なつた音声を音声
1駆動回路より発生する。次に、押釦Aによつて3回の
パルス信号を送ると、第7図の如く、フリツプフロツプ
FFlの出力が再度H7レベルとなつて、カウンタ回路
Bの出力端子A,bはL″レベル、出力端子CがH″レ
ベルとなり、制御信号を変えることができる。
Therefore, the output terminal of counter circuit B, which has been inverted by gate circuit G, becomes H'' level, and the other output terminals A and c become L'' level.
level, so it becomes an H'' level control signal from output terminal b, controls the frequency dividing circuit and modulation circuit of sound generation circuit C, and drives sound 1 to produce a sound different from that of one pulse of push button A. Next, when push button A is used to send a pulse signal three times, the output of flip-flop FFl becomes H7 level again as shown in Figure 7, and output terminals A and b of counter circuit B become L'' level, the output terminal C becomes H'' level, and the control signal can be changed.

ナンドゲートNANDl,2,3の詳細な動作を下記の
表に示す。上述するように本発明電子チヤイムによれば
、押釦のオン動作を一定パルス発生回路の時間幅でカウ
ント動作するカウンタ回路を用い、そのカウンタ回路の
ゲート出力より異つた制御信号を発生せしめ、その制御
信号によつて、分周回路と変調回路よりなる音発生回路
を制御するように構成したことによつて、押釦Aが連続
的にパルスを発生したとしても、一定パルス発生回路に
よつて、その時間幅内での回数のみ、カウントして異つ
た制御信号が得られ、時間幅を超える回数のパルス信号
がある場合には、再度次の時間幅でもつてカウントする
ことXなるから、時間幅内の押釦による発生パルス及び
時間幅間にわたる各幅での発生パルスを組み合わせるこ
とによつても各種の発生音を得ることができる等、異つ
た音声を与え、しかも明瞭に識別できる電子チヤイムが
得られる。
The detailed operation of the NAND gates NANDl, 2, and 3 is shown in the table below. As described above, according to the electronic chain of the present invention, a counter circuit that counts the ON operation of a push button with the time width of a constant pulse generation circuit is used, and different control signals are generated from the gate output of the counter circuit to control the operation. By configuring the signal to control the sound generation circuit made up of a frequency dividing circuit and a modulation circuit, even if push button A continuously generates pulses, the constant pulse generation circuit will control the sound generation circuit. A different control signal can be obtained by counting only the number of pulses within the time width, and if there is a pulse signal that exceeds the time width, it must be counted again in the next time width. By combining the pulse generated by pressing the button and the pulse generated at each width over the time width, various generated sounds can be obtained, and an electronic chime that gives different sounds and can be clearly identified can be obtained. .

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明電子チャイムの実施例を示す。 第1図はプロツク図、第2図は要部電気回路図、第3図
はナンドゲートの出力を示す真理表、第4図は押釦、一
定時間パルス発生回路、カウンタ回路のパルス出力を示
す図、第5図は押釦の1パルス時の各部パルス出力の図
、第6図は押釦の2パルス時の各部パルス出力の図、第
7図は押釦の3パルス時の各部パルス出力の図である。
A・・・・・・押釦、B・・・・・・カウント回路、C
・・・・・・音発生回路、D・・・・・・一定パルス発
生回路、E・・・・・・電源、F・・・・・・音声1駆
動回路。
The figure shows an embodiment of the electronic chime of the present invention. Fig. 1 is a block diagram, Fig. 2 is a main electrical circuit diagram, Fig. 3 is a truth table showing the output of a NAND gate, Fig. 4 is a diagram showing the pulse output of a push button, a fixed time pulse generation circuit, and a counter circuit. FIG. 5 is a diagram of the pulse output of each part when the push button is pressed with one pulse, FIG. 6 is a diagram of the pulse output of each part when the push button is pressed with two pulses, and FIG. 7 is a diagram of the pulse output of each part when the push button is pressed with three pulses.
A...Push button, B...Count circuit, C
... Sound generation circuit, D ... Constant pulse generation circuit, E ... Power supply, F ... Sound 1 drive circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 押釦のオン動作を記憶するカウント回路と、そのカ
ウント回路の出力によつて回路に電源電圧を印加される
電源保持回路と、前記カウント回路の制御信号によつて
動作設定されて駆動を開始すると共にその駆動終了後に
おいて電源保持回路をしや断せしめる音声制御回路と、
その音声制御回路の出力により音声変換装置を介してチ
ヤイム音を報知する出力回路よりなることを特徴とする
電子チヤイム。
1. A count circuit that memorizes the ON operation of a push button, a power supply holding circuit that applies a power supply voltage to the circuit according to the output of the count circuit, and a control signal of the count circuit that sets the operation and starts driving. and a voice control circuit that disconnects the power supply holding circuit after the drive ends;
An electronic chime comprising an output circuit that notifies a chime sound via a voice conversion device based on the output of the voice control circuit.
JP443276A 1976-01-16 1976-01-16 electronic chime Expired JPS5929876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP443276A JPS5929876B2 (en) 1976-01-16 1976-01-16 electronic chime

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP443276A JPS5929876B2 (en) 1976-01-16 1976-01-16 electronic chime

Publications (2)

Publication Number Publication Date
JPS5287392A JPS5287392A (en) 1977-07-21
JPS5929876B2 true JPS5929876B2 (en) 1984-07-24

Family

ID=11584074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP443276A Expired JPS5929876B2 (en) 1976-01-16 1976-01-16 electronic chime

Country Status (1)

Country Link
JP (1) JPS5929876B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214189A (en) * 1985-07-10 1987-01-22 パイオニア株式会社 Signal processor
JPH02186390A (en) * 1989-01-13 1990-07-20 Daikin Ind Ltd Video image converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214189A (en) * 1985-07-10 1987-01-22 パイオニア株式会社 Signal processor
JPH02186390A (en) * 1989-01-13 1990-07-20 Daikin Ind Ltd Video image converter

Also Published As

Publication number Publication date
JPS5287392A (en) 1977-07-21

Similar Documents

Publication Publication Date Title
US4001816A (en) Electronic chime
US4011516A (en) Frequency correction arrangement
US4139842A (en) Audible alarm unit
JPS6344872Y2 (en)
US4482888A (en) Alarming apparatus
JPS5929876B2 (en) electronic chime
US3534649A (en) Metronome with accentuated beats
US4183278A (en) Driver circuit for tone generator
JPS5877490U (en) Clock electronic alarm sound generation circuit
US3697982A (en) Tone control signal circuit having tone pulses followed by continuous tone
US3983321A (en) Switching circuit utilizing a base storage characteristics of a transistor for use in a facsimile transceiver and the like
US4528681A (en) Button depression click generator
US4668938A (en) Switching amplifier and electronic siren employing the same
US4366514A (en) Magnetic reproducing apparatus
JPS6334658B2 (en)
USRE26817E (en) Patrick transistor alarm clock
JPS5922959B2 (en) transistor chime
JPS5963398U (en) Piezoelectric speaker drive circuit
JPS6324554Y2 (en)
JPS6319825Y2 (en)
GB1467284A (en) Ultrasonic wave generatorp
KR950008790Y1 (en) Apparatus for reproducing digital voice data using a computer
GB1120720A (en) Sound recording apparatus
JPS5956999U (en) Stepping motor drive circuit
JPS603830U (en) Self-timer operation indicator