JPS5928914B2 - cathode ray tube display device - Google Patents

cathode ray tube display device

Info

Publication number
JPS5928914B2
JPS5928914B2 JP54084820A JP8482079A JPS5928914B2 JP S5928914 B2 JPS5928914 B2 JP S5928914B2 JP 54084820 A JP54084820 A JP 54084820A JP 8482079 A JP8482079 A JP 8482079A JP S5928914 B2 JPS5928914 B2 JP S5928914B2
Authority
JP
Japan
Prior art keywords
cathode ray
ray tube
screen
memory
position data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54084820A
Other languages
Japanese (ja)
Other versions
JPS569781A (en
Inventor
誠治 戸次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP54084820A priority Critical patent/JPS5928914B2/en
Priority to GB8021020A priority patent/GB2056228B/en
Priority to US06/165,826 priority patent/US4419661A/en
Publication of JPS569781A publication Critical patent/JPS569781A/en
Publication of JPS5928914B2 publication Critical patent/JPS5928914B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)

Description

【発明の詳細な説明】 本発明は陰極線管デイスプレイ装置にかかり、特に微細
な表示情報の書き込みを画面上の任意の位置に行なうこ
とができ、画面に表示される文字、図形等の編集可能な
陰極線管デイスプレイ装置に関する。
[Detailed Description of the Invention] The present invention relates to a cathode ray tube display device, in which particularly minute display information can be written at any position on the screen, and characters, figures, etc. displayed on the screen can be edited. The present invention relates to a cathode ray tube display device.

さらに詳述すれば本発明は、走査線を多数の絵素に分解
し、この1絵素ずつ輝度を制御するとともに、縦および
横方向の複数個の絵素マトリツクスによつて文字、図形
等の像を形成して画面上に表示する陰極線管デイスプレ
イ装置に関するものである。
More specifically, the present invention divides a scanning line into a large number of picture elements, controls the brightness of each picture element, and uses a plurality of vertical and horizontal picture element matrices to display characters, figures, etc. The present invention relates to a cathode ray tube display device that forms an image and displays it on a screen.

一般にこの種の装置は、画面上の全絵素の各々と1対1
に各格納番地が対応するリフレツシユメモリ(あるいは
パターンメモリ)を陰極線管のラスタ走査と同期して読
み出し、このメモリに蓄積された全情報を画面上に表示
している。
Generally, this type of device has a one-on-one relationship with each of all picture elements on the screen.
The refresh memory (or pattern memory) corresponding to each storage address is read out in synchronization with the raster scanning of the cathode ray tube, and all information stored in this memory is displayed on the screen.

そして、画面上に表示されている情報の書き込み並びに
消去方法は、例えば入力キーによつてあるいはライトペ
ンと呼ばれる光検出装置によつて画面上に直接行なわれ
ている。本発明は、特にこの情報の書き込み並びに消去
をライトペンによつて行なう場合、画面上の微細な1絵
素単位で行なうような装置に適用される陰極線管デイス
プレイ装置を提供しようとするものである。
Writing and erasing information displayed on the screen is performed directly on the screen using, for example, input keys or a light detection device called a light pen. The present invention aims to provide a cathode ray tube display device that can be applied to a device in which writing and erasing of information is performed in units of minute picture elements on the screen, especially when writing and erasing information with a light pen. .

従来、このライトペンによつて画面上に直接情報の書き
込み並びに消去を行なう場合には、先ずライトペンによ
つてラスタ光を検知し、この検知出力を得るとき、一般
に画面上の情報をリフレツシユしているアドレスカウン
タの計数値をラツチすることによつて、ライトペンの画
面上の位置を割り出している。
Conventionally, when writing or erasing information directly on the screen using a light pen, the light pen first detects raster light, and when obtaining this detection output, the information on the screen is generally refreshed. The position of the light pen on the screen is determined by latching the count value of the address counter.

このアドレスカウンタの計数値は画面上の絵素と対応し
ている。したがつて、ライトペンによつて画面上の情報
を1絵素単位で書き込み並びに消去を行なう場合には、
ライトペンによつて指示される位置がずれないようにラ
イトペンのラスタ光の検知範囲すなわち視野を横切るラ
スタ光はこれと対応して極めて微細なものとしなければ
ならない。一方、上述の位置割り出しを正確なものとさ
せるためにはライトベンの検知出力を安定したものにす
る必要がある。このライトペンの検知出力を安定化させ
るためには、ライトペンの視野を広くすることが望まれ
る。したがつて通常、ライトペンの視野は数個の絵素を
検知するような広いものとなつている。その結果、画面
に表示される情報量を多くするために絵素はより一層微
細なものにされる一方で、ライトペンによつて検知され
る絵素数は検知出力を安定化するために増加することと
なり、ライトペンのわずかなずれでもその位置の割り出
しを行なう上述のカウント値は変化する。したがつて、
1絵素単位での書き込み並びに消去はその位置がずれや
すく困難なものであつた。また、絵素が微細で、画面上
に表示される絵素が密になればなるほど、ライトペンを
操作する手の動きは精密さを要求されるが、実際には手
は精度のある動きができない。その結果、画面の表示情
報量を多くするために絵素を小さくすればするほど、1
絵素単位での書き込み並びに消去は困難なものとなつた
。特に、画面に表示される全情報が例えば第1図に示す
ように、横15文字、縦8行を水平248ドツト(絵素
)、垂直192ラインで表示されるようなものであつた
とすると、1文字は水平16ドツト、垂直24ラインで
形成されるプロツク内に表示され、この表示範囲に漢字
などの微細な線の文字を書き込むときなどは、ライトペ
ンの位置割り出しはペンの角度などによつて一層ずれや
すく、正確な書き込みが困難なものとなつた。
The count value of this address counter corresponds to the picture element on the screen. Therefore, when writing and erasing information on the screen pixel by pixel using a light pen,
The raster light that traverses the raster light sensing range or field of view of the light pen must be correspondingly very fine so that the position indicated by the light pen does not shift. On the other hand, in order to make the above-mentioned position determination accurate, it is necessary to make the detection output of the light ben stable. In order to stabilize the detection output of this light pen, it is desirable to widen the field of view of the light pen. Therefore, the field of view of a light pen is usually wide enough to detect several picture elements. As a result, the pixels are made even finer to increase the amount of information displayed on the screen, while the number of pixels detected by the light pen increases to stabilize the detection output. Therefore, even a slight shift of the light pen causes the above-mentioned count value for determining the position to change. Therefore,
Writing and erasing on a pixel-by-pixel basis has been difficult because its position tends to shift. In addition, the finer the picture elements and the denser the picture elements displayed on the screen, the more precise the movements of the hand that operates the light pen are required, but in reality, the hand cannot move with precision. Can not. As a result, the smaller the picture elements are made to increase the amount of information displayed on the screen, the more
Writing and erasing on a picture element basis has become difficult. In particular, if all the information displayed on the screen is, for example, 15 characters horizontally and 8 vertically, 248 dots (picture elements) horizontally and 192 vertical lines, as shown in Figure 1, One character is displayed within a block formed by 16 horizontal dots and 24 vertical lines, and when writing characters with fine lines such as kanji in this display area, the position of the light pen is determined by the angle of the pen, etc. This made it more likely to shift, making it difficult to write accurately.

本発明はかかる点に鑑みてなされたもので、上述の1文
字分の絵素を全画面に拡大して表示する比較的小型の第
2の陰極線管デイスプレイ装置を設け、この第2陰極線
管の画面上で書き込み並びに消去いいかえれば、線の修
正を行なつてから、全情報の表示される第1の陰極線管
画面上の適宜位置の1文字分の表示領域に転送すること
によつて、第1陰極線管画面上の表示情報を編集するこ
とができる陰極線管デイスプレイ装置を提供しようとす
るものである。したがつて、本発明の第1の目的は、1
絵素の大きさとライトペンの視野とに相対関係のあるよ
うな装置にあつて、微細な1絵素単位での書き込み並び
に消去が正確に行なうことのできる陰極線管ディスプレ
ィ装置を提供しようとする点にある。
The present invention has been made in view of this point, and includes a relatively small-sized second cathode ray tube display device that enlarges and displays picture elements for one character on the entire screen. In other words, the lines are corrected and then transferred to the display area for one character at an appropriate position on the first cathode ray tube screen where all information is displayed. 1. It is an object of the present invention to provide a cathode ray tube display device in which display information on a cathode ray tube screen can be edited. Therefore, the first object of the present invention is to:
An object of the present invention is to provide a cathode ray tube display device in which there is a relative relationship between the size of a picture element and the field of view of a light pen, and in which writing and erasing can be accurately performed in minute units of one picture element. It is in.

また、本発明の第2の目的は、全情報の表示される第1
の陰極線管画面に直接情報の書き込み消去を行ない、こ
の表示された情報の適宜複数個の規則的な絵素プロツク
例えば1文字分の情報を第2の陰極線管画面に拡大転写
せしめ、この第2陰極線管画面上で像の修正あるいは新
たな書き込みを行なつて、再び第1の陰極線管画面上の
任意の位置の絵素プロツクの表示領域に転写することの
できる陰極線管デイスプレイ装置を提供しようとする点
にある。以下本発明を実施例図面に添つて説明する。
Further, the second object of the present invention is to display the first
The displayed information is written and erased directly on the cathode ray tube screen, and the displayed information is enlarged and transferred to a second cathode ray tube screen using a plurality of regular picture element blocks, for example, one character's worth of information. An object of the present invention is to provide a cathode ray tube display device in which an image can be corrected or newly written on the cathode ray tube screen and transferred again to the display area of a pixel block at an arbitrary position on the first cathode ray tube screen. It is in the point of doing. The present invention will be explained below with reference to the drawings.

第2図は本発明実施例装置の構成を示すブロツク回路図
で、1は第1陰極線管、2は第2陰極線管、3は中央処
理装置(以下単にCPUと称す)、4はライトペン、5
は第4図に示すような複数個のキー入力を実施例装置に
与えるためのキースイツチである。また、第1陰極線管
1はこの画面上に表示される全情報が蓄積されるパター
ンメモリ11と、並列/直列データ変換器12と、(1
)バスバツフア13と、(1)セレクタ14とで第1陰
極線管デイスプレイ部を構成する。第2陰極線管2はこ
の画面上に表示される全情報が蓄積されるキヤラクタメ
モリ21と、並列/直列データ変換器22と、(2)/
くスバツフア23と、(2)セレクタ24とで第2陰極
線管デイスプレイ部を構成する。パターンメモ1月1は
、第1陰極線管1の画面上の全絵素の各々と各格納番地
が1対1に対応し、第1陰極線管1のラスタ走査と同期
して読み出しが行なわれる。これによつて第1陰極線管
1はパターンメモ1月1に蓄積された情報を画面上にリ
フレツシユ表示する。また、パターンメモリ11は各番
地に格納されるデータが(1)バスバツフア13を介し
て出入され、アドレスデータが(1)セレクタ14より
供給される。一方、キヤラクタメモリ21は、第2陰極
線管2の画面上の全絵素の各々と各格納番地が1対1に
対応し、第2陰極線管2のラスタ走査と同期して読み出
しが行なわれる。これによつて第2陰極線管2はキャラ
クタメモリ21に蓄積された情報を画面上にリフレツシ
ユ表示する。この第2陰極線管2のラスタ走査は上述の
第1陰極線管のラスタ走査と同期がとられている。また
、キヤラクタメモリ21は各番地に格納されるデータが
(2)バスバツフア23を介して出入され、アドレスデ
ータが(2)セレクタ24より供給されるものである。
ここで、第1陰極線管1に表示される全情報は第1図に
示すようなものとし、表示される全絵素が16X24ド
ツトの絵素を1プロツクとして規則的に分割した場合を
例として挙げる。
FIG. 2 is a block circuit diagram showing the configuration of an apparatus according to an embodiment of the present invention, in which 1 is a first cathode ray tube, 2 is a second cathode ray tube, 3 is a central processing unit (hereinafter simply referred to as CPU), 4 is a light pen, 5
is a key switch for applying a plurality of key inputs to the embodiment device as shown in FIG. The first cathode ray tube 1 also includes a pattern memory 11 in which all information displayed on the screen is stored, a parallel/serial data converter 12, and a (1)
) The bus buffer 13 and (1) the selector 14 constitute a first cathode ray tube display section. The second cathode ray tube 2 includes a character memory 21 in which all information displayed on the screen is stored, a parallel/serial data converter 22, and (2)/
The bus buffer 23 and (2) the selector 24 constitute a second cathode ray tube display section. In the pattern memo January 1, each storage address has a one-to-one correspondence with each of all picture elements on the screen of the first cathode ray tube 1, and is read out in synchronization with raster scanning of the first cathode ray tube 1. As a result, the first cathode ray tube 1 refreshes and displays the information accumulated in the pattern memo January 1 on the screen. Furthermore, data stored at each address of the pattern memory 11 is inputted and outputted via (1) a bus buffer 13, and address data is supplied from (1) a selector 14. On the other hand, in the character memory 21, each storage address has a one-to-one correspondence with each pixel on the screen of the second cathode ray tube 2, and reading is performed in synchronization with raster scanning of the second cathode ray tube 2. . As a result, the second cathode ray tube 2 refreshes and displays the information stored in the character memory 21 on the screen. The raster scanning of the second cathode ray tube 2 is synchronized with the raster scanning of the first cathode ray tube described above. Furthermore, the character memory 21 is such that data stored at each address is inputted and outputted via (2) a bus buffer 23, and address data is supplied from (2) a selector 24.
Here, all the information displayed on the first cathode ray tube 1 is as shown in FIG. List.

したがつて、第2陰極線管2に表示される全絵素は第3
図に示すように16×24ドツトとなる。また、ここで
は1プロックに表示される文字等のパターンは第3図斜
線で示す領域とし、上下3ラインの計6ラインと最初の
1ドツトは隣接する各プロツク間のパターンを区別する
ための余白部分とする。第2図における6は同期信号発
生器で発振器6aから出力されるクロツク信号を基に第
1、第2陰極線管1,2の垂直同期信号(以下単にVD
と称する)と、水平同期信号(以下単にHDと称する)
と、ブランキングパルスBKを作成して出力する。また
7はカウンタで、第1陰極線管1に表示される絵素と対
応するドツトクロツクCP(1)と、第2陰極線管2に
表示される絵素と対応するドツトクロツクCP(2)と
をクロツク信号から作成して出力する。15はパターン
アドレスカウンタで、上述のVD,.HDlドツトクロ
ツクCP(1)、ブランキングパルスBKが入力され、
VDを基準としてHDに計数することによつて、第1陰
極線管1の画面垂直方向(以下Y方向と称す)の絵素位
置と対応するパターンメモリ11の各格納番地を表わす
メモリ(1)Yアドレスデータを(1)セレクタ14お
よび(1)ラツチ回路41に供給している。
Therefore, all picture elements displayed on the second cathode ray tube 2 are
As shown in the figure, it becomes 16×24 dots. In addition, here, the pattern such as characters displayed in one block is the area shown by diagonal lines in Figure 3, and the top and bottom three lines (a total of six lines) and the first one dot are used as margins to distinguish patterns between adjacent blocks. Part. Reference numeral 6 in FIG. 2 is a synchronization signal generator, which generates vertical synchronization signals (hereinafter simply VD) for the first and second cathode ray tubes 1 and 2 based on the clock signal output from the oscillator 6a.
(hereinafter simply referred to as HD) and horizontal synchronization signal (hereinafter simply referred to as HD)
Then, a blanking pulse BK is created and output. Further, 7 is a counter which clocks the dot clock CP(1) corresponding to the picture element displayed on the first cathode ray tube 1 and the dot clock CP(2) corresponding to the picture element displayed on the second cathode ray tube 2. Create and output from. 15 is a pattern address counter, which corresponds to the above-mentioned VD, . HDl dot clock CP (1) and blanking pulse BK are input,
A memory (1) Y representing each storage address of the pattern memory 11 corresponding to the pixel position in the screen vertical direction (hereinafter referred to as the Y direction) of the first cathode ray tube 1 by counting in HD with VD as a reference. Address data is supplied to (1) selector 14 and (1) latch circuit 41.

同時に、このパターンアドレスカウンタ15はHDを基
準としてドットクロックCP(1)(例えば5.73M
Hz)を計数することによつて、画面水平方向(以下X
方向と称す)の絵素位置と対応するパターンメモリ11
の各格納番地を表わすメモリ(1)Xアドレスデータを
(1)セレクタ14および(1)ラツチ回路41に供給
している。16はキャラクタアドレスカウンタで、ドツ
トクロツクCP(2)が入力されている点以外は上述の
パターンアドレスカウンタ15と同様である。
At the same time, this pattern address counter 15 uses a dot clock CP(1) (for example, 5.73M) with the HD as a reference.
Hz), the horizontal direction of the screen (hereinafter referred to as X
Pattern memory 11 corresponding to the picture element position (referred to as direction)
Memory (1)X address data representing each storage address is supplied to (1) selector 14 and (1) latch circuit 41. Reference numeral 16 denotes a character address counter, which is similar to the pattern address counter 15 described above except that the dot clock CP(2) is input.

したがつて、このキヤラクタアドレスカウンタ16はパ
ターンアドレスカウンタ15と同様にして(2)セレク
タ24および(2)ラツチ回路42に、第2陰極線管2
のY方向の絵素位置と対応するキヤラクタメモリ21の
各格納番地を表わすメモリ(2)Yアドレスデータを供
給している。同時に、メモリ(2)Xアドレスデータも
またキャラクタアドレスカウンタ16より(2)セレク
タ24および(2)ラツチ回路42に供給している。上
述の(1)セレクタ14と(2)セレクタ24は他方の
入力として後述のCPUからのアドレスバスABが接続
される。
Therefore, like the pattern address counter 15, this character address counter 16 is connected to (2) the selector 24 and (2) the latch circuit 42 in the second cathode ray tube 2.
Memory (2) Y address data representing each storage address of the character memory 21 corresponding to the pixel position in the Y direction is supplied. At the same time, memory (2) X address data is also supplied from the character address counter 16 to the (2) selector 24 and (2) latch circuit 42. The above-mentioned (1) selector 14 and (2) selector 24 are connected to the address bus AB from the CPU, which will be described later, as the other input.

この(1)および(2)セレクタ14と24は、ブラン
キングパルスBKにより2つの入力のうちの一方を選択
する。すなわち、画面リフレツシユ表示の期間中いいか
えれば、ブランキングでない期間には、(1)セレクタ
14はパターンアドレスカウンタ15からのメモリ(1
)XおよびYアドレスデータ入力を選択してパターンメ
モリ11に供給する。また同様な期間、(2)セレクタ
24はキヤラクタアドレスカウンタ25からのメモ1バ
2)XおよびYアドレスデータ入力を選択してキャラク
タメモリ21に供給する。このとき(1)バスバツフア
13と(2)バスバツフア23は、チツプセレクトされ
ていないので、データバスDBへ向うバスイおよび口は
ハイインピーダンスに維持されている。したがつて、上
述の表示期間中、パターンアドレスカウンタ15から供
給されるメモリ(1)XおよびYアドレスデータが(1
)セレクタ14を介してパターンメモリ11に与えられ
るから、そのアドレスデータに対応した格納番地のデー
タ(ここでは8ビツト単位のデータ)がデータバスハに
出力される。
The (1) and (2) selectors 14 and 24 select one of the two inputs using the blanking pulse BK. That is, during the screen refresh display period, in other words, during the non-blanking period, (1) the selector 14 inputs the memory (1) from the pattern address counter 15;
) X and Y address data inputs are selected and supplied to pattern memory 11. During the same period, (2) the selector 24 selects the memo 1 bar 2) X and Y address data input from the character address counter 25 and supplies it to the character memory 21. At this time, (1) bus buffer 13 and (2) bus buffer 23 are not chip-selected, so the bus and port facing data bus DB are maintained at high impedance. Therefore, during the above display period, the memory (1) X and Y address data supplied from the pattern address counter 15 is (1).
) Since the data is applied to the pattern memory 11 via the selector 14, the data at the storage address corresponding to the address data (data in 8-bit units here) is output to the data bus.

また、同様にキヤラクタメモリ21は、キャラクタアド
レスカウンタ25から供給されるメモリ(2)Xおよび
Yアドレスデータが与えられ、そのデータに対応した格
納番地のデータ(同様にここでは8ビツト単位のデータ
)がデータバスニに出力される。これらデータバスハお
よび二に出力されるデータは、それぞれ周知のように並
列/直列変換器12および22を形成するシフトレジス
タにロードされ、それぞれドツトクロツク(1)および
(2)によつてこれより1絵素単位に読み出される。
Similarly, the character memory 21 is given the memory (2) ) is output to the data bus. The data outputted on these data buses are loaded into shift registers forming parallel/serial converters 12 and 22, respectively, in a well-known manner, from which they are transferred one pixel by dot clocks (1) and (2), respectively. Read out in units.

その結果、これより読み出されたデータは直列な絵素列
の画面表示データとなる。この表示データは、周知の陰
極線管をドライブするための出力回路10および20を
経て、各第1、第2陰極線管1および2のカソードにそ
れぞれ供給され、画面上に輝点となつて表示される。こ
のような実施例装置は電源オンで初期状態に各部がりセ
ツトされ、以後第4図に示すようなキースイツチ5によ
るキー入力とライトペン4とによつて各部の制御処理に
移る。
As a result, the data read out becomes screen display data of serial picture element arrays. This display data is supplied to the cathodes of the first and second cathode ray tubes 1 and 2 through well-known output circuits 10 and 20 for driving cathode ray tubes, and is displayed as a bright spot on the screen. Ru. In the apparatus of this embodiment, each part is set to an initial state when the power is turned on, and thereafter control processing of each part is started by key inputs using the key switch 5 and the light pen 4 as shown in FIG.

したがつて、CPU3のメインルーチンはキー入力によ
るようにプログラムが組まれている。第4図に示すキー
入力はここではゞゞ大1ゞおよび゛小11画面のキース
ィッチど書き込み゛、1消去゛“編集゛とが互いに独立
し、両者のスィツチのうちで互いにひとつずつ選択され
る。
Therefore, the main routine of the CPU 3 is programmed to be based on key input. In the key input shown in Figure 4, the key switches ``Write'', ``1 Erase'', and ``Edit'' on the large 1 and small 11 screens are independent of each other, and one of the two switches is selected one by one. Ru.

また、11大V1および1し」)11画面のキースイッ
チは一方を選択したときは他方が解除される。そして、
?I書き込み゛、“消去゛、゛編集゛の各キースイツチ
もまた、択一的に押されることによつて他を解除するよ
うに構成されている。したがつて、これらのスイツチは
押されることによつて対応するモードの処理実行を装置
が可能となるように指令するものである。第2図に示す
キースイツチ5はこのようなキー入力に応じてCPU3
に実行させる処理内容を指令する。すなわち、ここでは
先ずキースイツチ5が押されるとキー入カフラツグが立
ち、CPUのメインルーチンではこのフラツグをサーチ
するようあらかじめ組まれ、エンコーダ51により翻訳
された対応するスイツチの2値符号データを(6)/<
スバツフア52およびデータバスDBを経てCPU3に
とり込む。CPU3はこのデータに基づきどのキー入力
かを判別し、実行に移す。CPU3に与えられるキー入
力は、ここでは次のように組まれている。先ず第1陰極
線管1の画面上に直接ライトペン4によつて書き込む場
合、第4図に示ず大画面゛のキースイツチを押し、次に
11書き込み11のキースイツチを押し、ライトペン4
を第1陰極線管1の画面上に当てることによつて対応す
る絵素に書き込みが行なわれる。また、第2陰極線管2
の画面上に書き込む場合には、上述の1“小画面1のキ
ースイツチに押し替える操作のみで、以後同様にして行
なわれる。このことはすでに述べたように、1書き込み
゛のキースイツチが以前の状態を維持していることによ
る。そして、第1、第2陰極線管1,2における絵素の
消去の場合には、陰極線管の消去画面の選択を大1i1
1i小の画面1のキースイツチによつて選択し、上述の
11書き込み17のキースイツチを1消去0′に切替え
ることによつて行なわれる。
In addition, when one of the key switches for the 11 screens (V1 and 1) is selected, the other is released. and,
? The ``Write'', ``Erase'', and ``Edit'' key switches are also configured so that when pressed alternatively, they release the others.Thus, these switches are Therefore, the key switch 5 shown in FIG. 2 instructs the CPU 3 to execute the process in the corresponding mode.
Instructs the process to be executed. That is, here, first, when the key switch 5 is pressed, a key press flag is set, and the main routine of the CPU is set in advance to search for this flag, and the binary code data of the corresponding switch translated by the encoder 51 is retrieved (6). /<
The data is taken into the CPU 3 via the buffer 52 and the data bus DB. The CPU 3 determines which key is to be input based on this data and executes the input. The key inputs given to the CPU 3 are organized as follows. First, when writing directly on the screen of the first cathode ray tube 1 with the light pen 4, press the key switch for the large screen (not shown in FIG.
By applying the image to the screen of the first cathode ray tube 1, writing is performed on the corresponding picture element. In addition, the second cathode ray tube 2
If you want to write on the screen, all you have to do is switch to the key switch 1 for small screen 1, as described above, and the process will be done in the same way. In the case of erasing picture elements in the first and second cathode ray tubes 1 and 2, the selection of the erasure screen of the cathode ray tubes is
This is done by selecting the 1i small screen 1 key switch and switching the 11 writing 17 key switch mentioned above to 1 erasing 0'.

次に、第2陰極線管2の画面上に描いた情報を第1陰極
線管1の画面に転写する場合には、先ず゛小画面1tの
キースイツチを押し、次に1!編集1のキースイツチを
押し、ライトペン4を第1陰極線管1の画面上に当てる
ことによつて、ライトペン4で指示した位置のプロツク
に第2陰極線管2の像が転写される。また、逆に第1陰
極線管1の画面上の1ブロツクの像を第2陰極線管2に
転写する場合には、It大画面のキー3イッチを押し、
i1編集のキースイツチを押しライトペン4を第1陰極
線管1の画面上の所望の1プロツクに当てることによつ
て行なわれる。
Next, when transferring the information drawn on the screen of the second cathode ray tube 2 to the screen of the first cathode ray tube 1, first press the key switch on the small screen 1t, then 1! By pressing the edit 1 key switch and placing the light pen 4 on the screen of the first cathode ray tube 1, the image of the second cathode ray tube 2 is transferred to the block at the position indicated by the light pen 4. Conversely, if you want to transfer one block of images on the screen of the first cathode ray tube 1 to the second cathode ray tube 2, press key 3 on the It large screen.
This is done by pressing the i1 editing key switch and applying the light pen 4 to a desired program on the screen of the first cathode ray tube 1.

もちろん、このとき11編集1のキースイツチはすでに
述べたように押し替える必要はない。以上のような操作
のキー入力に基づき、CPU3は各部を制御しかつ、デ
ータバスDBおよびアドレスバスABに乗つてくる各種
のデータを処理するが、各部の動作はキヤラクタメモリ
21への書き込み動作とほぼ同じなので、以下これにつ
いて説明する。
Of course, at this time there is no need to change the key switch of 11 edit 1 as described above. Based on the key inputs for the operations described above, the CPU 3 controls each section and processes various data coming on the data bus DB and address bus AB, but the operation of each section is based on writing to the character memory 21. Since it is almost the same as , this will be explained below.

ライトペン4は、陰極線管の画面に当てられることによ
つて、周知のように画面を走査しているラスタ光を検知
してパルスを発生する。
When the light pen 4 is applied to the screen of the cathode ray tube, it detects raster light scanning the screen in a well-known manner and generates pulses.

したがつて、ライトペン4から出力される検知出力すな
わちパルスは、ラスタ光が視野内を通過するとき発生さ
れる。すでに述べたようにキャラクタアドレスカウンタ
25は、メモリ(2)XおよびYアドレスデータを(1
)ラツチ回路42に与えているから、このライトペン4
からの検知出力を受けたときに供給されている上記アド
レスデータをラツチする。
Therefore, the sensing output or pulse output from the light pen 4 is generated when the raster light passes within the field of view. As already mentioned, the character address counter 25 stores memory (2) X and Y address data (1
) Since it is applied to the latch circuit 42, this light pen 4
latches the supplied address data when receiving the detection output from the .

このメモリ(2)XおよびYアドレスデータは、絵素の
画面水平並びに垂直の位置を示すものであるから、(2
)ラツチ回路42でラツチされたデータはライトペン4
の当てられた画面上の位置を示すデータとなる。(2)
ラツチ回路42でラツチされたデータは、対応するキヤ
ラクタメモリ21の格納番地を指定するキヤラクタメモ
リアドレスデータを(5)バスバツフア43に、キヤラ
クタメモリ21への書き込みデータを3−8デコーダ4
4を経て(4)バスバツフア45に与える。このメモリ
アドレスデータと書き込みデータはここでは次のように
構成される。
This memory (2) X and Y address data indicates the horizontal and vertical positions of picture elements on the screen, so (2)
) The data latched by the latch circuit 42 is sent to the light pen 4.
This data indicates the location on the screen where the . (2)
The data latched by the latch circuit 42 sends character memory address data specifying the storage address of the corresponding character memory 21 to the bus buffer 43 (5), and writes data to the character memory 21 to the 3-8 decoder 4.
4 and then to the bus buffer 45 (4). The memory address data and write data are configured as follows.

先ずキヤラクタメモリアドレスデータは第3図斜線イで
示すように、画面X方向の合計16ドツトのうち8ドツ
トを1単位として1−2−3−4の方向に順次画面上の
位置と対応させるもので構成される。すなわち、キヤラ
クタメモリアドレスデータは、画面上の左半分か右半分
かを10− 3t111で示す1ビツトと、合計24ラ
インのうちのどのラインかを示す5ビツトで構成される
ものである。次に、キヤラクタメモリ21への書き込み
データは、上述のように16ドツトを2分割した8ドツ
ト単位でキャラクタメモリアドレスデータが循環するか
ら、この8ドツトの中のどの位置であるか決めるデータ
であれば足りる。
First, character memory address data is made to correspond to positions on the screen in the 1-2-3-4 direction, with 8 dots out of a total of 16 dots in the X direction of the screen as one unit, as shown by diagonal lines A in Figure 3. consists of things. That is, the character memory address data consists of 1 bit, 10-3t111, indicating whether it is on the left or right half of the screen, and 5 bits indicating which line out of a total of 24 lines it is on. Next, the data to be written to the character memory 21 is data that determines which position among these 8 dots, since the character memory address data circulates in units of 8 dots, which are 16 dots divided into two as described above. It's enough.

したがつて、(4)バスバツフア45に供給されるキヤ
ラクタメモリ21への書き込みデータは8ビツトの中の
1ビツトだけが11111の立つたデータとなる。この
ため、(2)ラツチ回路42にラツチされた上述のメモ
リ(2)XおよびYアドレスデータのうち、Xアドレス
データの下位3ビツトを3/8デコーダ44で、上述の
ような画面8ドツトと対応する8ビツトのデータに変換
して(4)バスバツフア45に供給するものである。こ
のような(4)バスバツフア45および(5)バスバツ
フア43はCPU3からの命令により開かれ、それぞれ
の上述のような書き込みデータおよびキヤラクタメモリ
アドレスデータをデータバスDBに乗せる。
Therefore, (4) the write data to the character memory 21 supplied to the bus buffer 45 is data in which only 1 bit out of 8 bits is set to 11111. For this reason, (2) the above-mentioned memory latched in the latch circuit 42 (2) Of the X and Y address data, the lower 3 bits of the (4) The data is converted into corresponding 8-bit data and supplied to the bus buffer 45. The (4) bus buffer 45 and (5) bus buffer 43 are opened by a command from the CPU 3, and the above-mentioned write data and character memory address data are loaded onto the data bus DB.

このCPU3からの命令はここでは16ビツトの並列ア
ドレスデータで構成され、アドレスバスABに出力され
る。例えば今、(5)バスバツフア43を選択するアド
レスデータがアドレスバスABに出力されていたとする
と、このアドレスデータを(2)アドレスデコーダ32
で解読し、線路451を経由して(5)バスバツフア4
3を開かせる。この(5)バスバツフア43を開くタイ
ミングはここでは、メモリ読み出しのタイミングと同時
に行なわれる。CPU3は(5レくスバツフア43を開
いてデータバスDBに乗せられたメモリアドレスデータ
をとり込み内蔵する所定のレジスタにたくわえる。一方
、(4)バスバツフア45も上述と同様にして開かれ、
データバスDBに乗つた書き込みデータをCPU3はと
り込んで内蔵する所定のレジスタにたくわえる。
The command from the CPU 3 here consists of 16-bit parallel address data and is output to the address bus AB. For example, if (5) address data for selecting bus buffer 43 is output to address bus AB, this address data is transferred to (2) address decoder 32.
(5) bus bus 4 via track 451.
Let 3 open. (5) The timing of opening the bus buffer 43 is performed at the same time as the timing of reading the memory. The CPU 3 (5) opens the bus buffer 43, takes in the memory address data carried on the data bus DB, and stores it in a predetermined built-in register.Meanwhile, (4) the bus buffer 45 is also opened in the same manner as described above,
The CPU 3 takes in the write data on the data bus DB and stores it in a predetermined built-in register.

CPU3のこの動作は短時間に順を追つて行なわれる。
CPU3は、このとり込んだメモリアドレスデータを基
にキヤラクタメモリ21の対応する格納番地を表わすメ
モリアドレスデータをアドレスバスABに出力し、この
データは(2)セレクタ24を介してキヤラクタメモリ
21に供給される。
This operation of the CPU 3 is performed in sequence in a short period of time.
Based on this captured memory address data, the CPU 3 outputs memory address data representing the corresponding storage address of the character memory 21 to the address bus AB, and this data is transferred to the character memory 21 via the (2) selector 24. supplied to

このとき、CPU3はキャラクタメモリ21の書き込み
のタイミングを表わすメモリライトの制御信号を線路3
11を経由してキヤラクタメモリ21のリード/ライト
端子に供給し、メモリを書き込み状態にさせる。同時に
、(2)バスバツフア23を開き、上述のCPU3にた
くわえられた書き込みデータがデータバスDBおよび口
に乗つてキャラクタメモリ21に供給される。以上のよ
うにしてキヤラクタメモリ21への書き込みは終了する
が、このメモリの書き込みおよび読み出しの命令はCP
U3の命令によつて行なわれる。
At this time, the CPU 3 sends a memory write control signal to the line 3 indicating the writing timing of the character memory 21.
11 to the read/write terminal of the character memory 21 to put the memory into a writing state. At the same time, (2) the bus buffer 23 is opened, and the write data stored in the CPU 3 described above is supplied to the character memory 21 via the data bus DB. Writing to the character memory 21 is completed in the above manner, but instructions for writing and reading this memory are issued by the CP.
This is done by the command of U3.

このCPU3からの命令は、データバスDB上でリフレ
ツシユデータと外部からの書き込みデータどが衝突しな
いように考慮し、書き込み命令がブランキング期間に行
なわれる。したがつて、このキャラクタメモリ21の書
き込み/読み出し動作はここでは24(ライン)×2回
繰返されることとなる。また、もしもカラー陰極線管を
用いるカラーデイスプレイ装置とするならば、赤、緑、
青にそれぞれ対応して、24×2X3回繰返されること
となる。以上、キヤラクタメモリ21の書き込み動作に
ついて説明してきたが、パターンメモリ11の書き込み
動作についても同様に行なわれる。
This command from the CPU 3 is executed during the blanking period, taking into consideration that refresh data and external write data do not collide on the data bus DB. Therefore, the writing/reading operation of the character memory 21 is repeated 24 (lines)×2 times. Also, if a color display device using a color cathode ray tube is used, red, green,
This will be repeated 24×2×3 times, each corresponding to blue. The writing operation of the character memory 21 has been described above, but the writing operation of the pattern memory 11 is also performed in the same way.

この場合、ライトペン5はすでに述べたように第1陰極
線管1の画面上に当てられるが、(1)ラツチ回路41
、(7)バスバツフア46、3/8デコーダ47、(6
)/くスバツフア48およびCPU3の動作は上述のキ
ヤラクタメモリ21の場合と同様であるので詳細は省略
する。次に、第2陰極線管2の画面上に上述のように書
き込むことによつて描かれた情報を第1陰極線管1の画
面に転写する場合の動作について説明する。
In this case, the light pen 5 is applied onto the screen of the first cathode ray tube 1 as described above, but (1) the latch circuit 41
, (7) bus buffer 46, 3/8 decoder 47, (6
)/bus buffer 48 and CPU 3 are the same as those of the character memory 21 described above, so detailed descriptions will be omitted. Next, an explanation will be given of the operation when information drawn on the screen of the second cathode ray tube 2 by writing as described above is transferred to the screen of the first cathode ray tube 1.

この場合、CPU3はすでに述べたように、し])画面
゛1と1゛編集1゛のキースイツチによるキー入力が与
えられる。し」\画面1q−+!1編集11のキー入力
によるCPU3の動作は、すでに述べたようにライトペ
ン5の検知出力がパターンアドレスカウンタ15のメモ
リ(1)XおよびYアドレスデータを(1)ラツチ回路
41にラツチさせ、(6)バスバツフア48および(7
)バスバツフア46からのパターンメモリ11のアドレ
スデータおよび書き込みデータをとり込むようにプログ
ラムが組まれている。一方、CPU3はあらかじめパタ
ーンメモリアドレスデータを所定のプロツクごとに規則
的に分割して与えられていて、11編集11のキー入力
を受けるとあらかじめ組まれた所定のルーチンにより(
7)バスバツフア46からとり込むメモリアドレスデー
タがどのプロツクに属するかを計算し、プロツクアドレ
スデータとしてアドレスバスABに出力する。その結果
、パターンメモリ11は対応する格納番地のプロツク単
位でアドレス指定される。ここで、この1プロツクはこ
こでは第1図に示すように24ライン、16ドツトの1
文字分に分割されたものとして示している。したがつて
、11編集11のキー入力をCPU3に与え、第1陰極
線管1の画面上にライトペン5を当てると、1ビツト単
位の位置を示すパターンメモリアドレスデータが(7)
/くスバツフア46からCPU3にとり込まれてたくわ
えられる。
In this case, the CPU 3 is given key inputs from the key switches on the screens ``1'' and ``edit 1'', as described above. \Screen 1q-+! 1 The operation of the CPU 3 by the key input of the edit 11 is such that the detection output of the light pen 5 causes the memory (1) X and Y address data of the pattern address counter 15 to be latched in the latch circuit 41 (1). 6) Bus buffer 48 and (7
) A program is set up to take in the address data and write data of the pattern memory 11 from the bus buffer 46. On the other hand, the CPU 3 is provided with pattern memory address data that is regularly divided into predetermined blocks in advance, and when it receives a key input from the edit 11, it executes a predetermined routine (
7) Calculate which block the memory address data fetched from the bus buffer 46 belongs to, and output it to the address bus AB as block address data. As a result, the pattern memory 11 is addressed in block units at the corresponding storage address. Here, this one block is one of 24 lines and 16 dots as shown in FIG.
It is shown as being divided into characters. Therefore, when the key input of 11 edit 11 is given to the CPU 3 and the light pen 5 is placed on the screen of the first cathode ray tube 1, the pattern memory address data indicating the position in units of 1 bit is (7).
It is fetched from the /bus buffer 46 and stored in the CPU 3.

そして、CPU3は上述のようにライトペンが指示した
位置が所属するプロツクと対応するパターンメモリ11
の格納番地に、キヤラクタメモリ21に蓄積されたデー
タを遂次転送させる。このとき、転送されるキヤラクタ
メモリ21のデータはデータバスニーロ一DB−イーハ
の経路でパターンメモリ11に書き込まれる。以上のよ
うなデータの転送並びにアドレスデータの流れを制御す
る各部の動作はCPU3からアドレスバスABに出力さ
れる命令によつて実行される。
Then, as described above, the CPU 3 stores the pattern memory 11 corresponding to the block to which the position indicated by the light pen belongs.
The data stored in the character memory 21 is sequentially transferred to the storage address of. At this time, the transferred data in the character memory 21 is written to the pattern memory 11 via the data bus Niro-DB-Iha. The operations of each unit controlling the data transfer and the flow of address data as described above are executed by instructions output from the CPU 3 to the address bus AB.

この実行の順序はCPU3にあらかじめ組まれたルーチ
ンによつて行なわれる。以上、第2陰極線管2の像を第
1陰極線管1に転写する場合を説明したが、逆の場合も
各部は同様な動作する。
This order of execution is determined by a routine preset in the CPU 3. The case where the image of the second cathode ray tube 2 is transferred to the first cathode ray tube 1 has been described above, but each part operates in the same way in the reverse case.

この場合には、@8小画面1ゞのキー入力を゛大画面1
のキー入力に切り替え、上述と同様に第1陰極線管1の
転写したいプロツクにライトペン5を当てることによつ
て実行される。以上説明してきたこのようなキースイツ
チの操作はCPU3VC組まれるルーチンを変えること
によつて適宜変更することができる。したがつて、11
大画面− 1小画面鵞1のキ,3イッチに替ゎり、直接
1個のスイツチで、キヤラクタメモリ21からパターン
メモリ11への転送あるいはその逆の転送を指令するも
のであつても本発明の趣旨を左右するものではない。以
上本発明を白黒陰極線管デイスプレイ装置に添つて説明
してきたが、本発明ぱカラー陰極線管デイスプレイ装置
にも適用することができる。
In this case, key input on @8 small screen 1 is changed to 'large screen 1'.
This is executed by switching to the key input of , and applying the light pen 5 to the block to be transferred on the first cathode ray tube 1 in the same manner as described above. The above-described key switch operation can be changed as appropriate by changing the routine set up in the CPU 3VC. Therefore, 11
The present invention is applicable even if the transfer from the character memory 21 to the pattern memory 11 or vice versa is directly commanded by a single switch instead of the keys and 3 switches of the large screen - 1 small screen 1. It does not affect the purpose of the Although the present invention has been described above with reference to a black and white cathode ray tube display device, the present invention can also be applied to a color cathode ray tube display device.

この場合、メモリの容量を赤、緑、青に対応して3倍と
し、すでに述べた同様な動作を3原色の各々で行なうよ
うにすればよい。以上のようにして本発明は、2画面で
構成されるデイスプレイ装置において、比較的大画面の
第1陰極線管に表示される全情報を所定の複数個のプロ
ツクに分割し、この1プロツクと対応する情報を比較的
小画面の第2陰極線管に表示せしめ、第2陰極線管に適
宜ライトペンによつて情報の書き込みを行ない、第1陰
極線管の画面上の任意の位置にこれを転写せしめること
により、第1陰極線管画面上に正確な情報の編集を行な
うことのできる陰極線管デイスプレイ装置を提供するも
のである。
In this case, the memory capacity may be tripled for red, green, and blue, and the same operation as described above may be performed for each of the three primary colors. As described above, the present invention divides all the information displayed on the relatively large first cathode ray tube into a plurality of predetermined programs in a display device configured with two screens, and divides the information displayed on the first cathode ray tube, which has a relatively large screen, into a plurality of predetermined programs, and display information on a second cathode ray tube with a relatively small screen, write the information on the second cathode ray tube with a light pen as appropriate, and transfer it to an arbitrary position on the screen of the first cathode ray tube. This provides a cathode ray tube display device that allows accurate editing of information on the first cathode ray tube screen.

この場合、装置は次のような構成であれば足り、必ずし
も中央処理装置を用いずともよい。1第1陰極線管と、
2この画面上の絵素の番地と1対1に各格納番地が対応
し、前記画面全体に表示される情報が蓄積されるパター
ンメモリをもち、前記第1陰極線管のラスタ走査と同期
して前記パターンメモリを読み出し、前記第1陰極線管
の画面全体に前記パターンメモリに蓄積された全情報を
表示させる第1メモリ手段と、3前記第1陰極線管のラ
スタ走査と同期してラスタ走査が行なわれる第2陰極線
管と、4前記第1陰極線管の画面上の全絵素を所定の絵
素数で形成される規則的な複数個のプロツクに分割する
ことによつて得られる1プロツク分の絵素番地と1対1
に各格納番地が対応し、前記第1陰極線管のラスタ走査
と同期して読み出しが行なわれるキャラクタメモリをも
ち、このキヤラクタメモリに蓄積された前記1プロック
分の全情報を前記第2陰極線管の画面全体に表示させる
第2メモリ手段と、5陰極線管の画面上に先端を当てる
ことによつてラスタ光を検知するライトペンをもち、こ
のライトペンの検知出力によつて前記先端の画面上の位
置を表わす位置データを出力する手段であつて、前記ラ
イトペンが前記第1陰極線管画面に当てられたとき第1
の位置データを出力し、前記第2陰極線管画面に当てら
れたとき第2の位置データを出力する第1位置弁別手段
と、6前記第1位置弁別手段から出力される第2の位置
データに応じて、前記第2メモリ手段のキャラクタメモ
リにおける前記第2の位置データと対応する絵素の各格
納番地の情報を1絵素単位で書き込みあるいは消去する
ことを選択的に行なう第1回路手段と、7前記第1位置
弁別手段から出力される第1の位置データに応じて、前
記第1メモリ手段のパターンメモリにおける前記第1の
位置データと対応する絵素の各格納番地の情報を1絵素
単位で書き込み並びに消去を選択的に行なう第2回路手
段と、8前記第1陰極線管の画面上の全絵素を分割する
前記複数個のプロツクの中で、前記第1位置弁別手段か
ら出力される前記第1の位置データが属する1プロツク
を弁別してプロツク位置データを出力する第2位置弁別
手段と、9前記第2位置弁別手段から出力されるプロツ
ク位置データに応じて、前記第1メモリ手段のパターン
メモリの前記プロツク位置データと対応する各格納番地
に、前記第2メモリ手段のキャラクタメモリに蓄積され
た1ブロツク分の全情報を転送・蓄積させる情報転送手
段と、O前記第2回路手段の動作を可能とし前記第2位
置弁別手段の動作を禁止するキー入力と、前記第2回路
手段の動作を禁止し前記第2位置弁別手段の動作を可能
とするキー入力とを外部より選択的に与えるキー入力手
段とで構成され、これらはすでに述べた実施例により具
現することができる。
In this case, the device may have the following configuration, and a central processing unit may not necessarily be used. 1 a first cathode ray tube;
2. Each storage address has a one-to-one correspondence with the address of a picture element on this screen, and has a pattern memory in which information to be displayed on the entire screen is stored, and is synchronized with raster scanning of the first cathode ray tube. a first memory means for reading out the pattern memory and displaying all the information stored in the pattern memory on the entire screen of the first cathode ray tube; and (3) performing raster scanning in synchronization with raster scanning of the first cathode ray tube. 4. A picture for one block obtained by dividing all picture elements on the screen of the first cathode ray tube into a plurality of regular blocks each having a predetermined number of picture elements. One-to-one with prime address
has a character memory corresponding to each storage address and read out in synchronization with raster scanning of the first cathode ray tube, and all information for one block stored in this character memory is transferred to the second cathode ray tube. and a light pen that detects raster light by applying the tip to the screen of the cathode ray tube, and the detection output of the light pen causes the display to be displayed on the screen of the tip of the cathode ray tube. means for outputting position data representing the position of the first cathode ray tube when the light pen is applied to the first cathode ray tube screen;
a first position discriminator that outputs position data and outputs second position data when applied to the second cathode ray tube screen; first circuit means for selectively writing or erasing information at each storage address of a picture element corresponding to the second position data in the character memory of the second memory means in units of picture elements; , 7. According to the first position data output from the first position discriminating means, information on each storage address of the picture element corresponding to the first position data in the pattern memory of the first memory means is stored for one picture. a second circuit means for selectively writing and erasing on a pixel-by-pixel basis; 9 second position discriminating means for discriminating one block to which the first position data belongs and outputting the block position data; information transfer means for transferring and storing all the information for one block stored in the character memory of the second memory means to each storage address corresponding to the block position data of the pattern memory of the means; and the second circuit. Externally selecting a key input that enables the operation of the means and prohibits the operation of the second position discriminating means, and a key input that prohibits the operation of the second circuit means and enables the operation of the second position discriminating means. and key input means for inputting information, and these can be realized by the embodiments already described.

【図面の簡単な説明】 第1図は本発明の第1陰極線管の表示様式の一例を示す
図、第2図は本発明の実施例装置の構成を示すプロツク
回路図、第3図は本発明の第2陰極線管の表示様式の一
例を示す図、第4図は本発明のキー入力手段の構成の一
例を示す図である。 1・・・・・・第1陰極線管、2・・・・・・第2陰極
線管、10,11,12・・・・・・第1メモリ手段、
20,21,22・・・・・・第2メモリ手段、4,4
1,42,43,44,45,46,47,48・・・
・・・第1位置弁別手段、4,42,43,44,45
,DB,3,AB,24,23,31・・・・・・第1
回路手段、4,41,46,47,48,DB,3,A
B,14,13,31・・・・・・第2回路手段、46
,DB,3,AB,32・・・・・・第2位置弁別手段
、AB,23,l3,24,l4,3l・・・・・・情
報転送手段、5,51,52,DB,3・・・・・・キ
ー入力手段。
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a diagram showing an example of the display format of the first cathode ray tube of the present invention, FIG. 2 is a block circuit diagram showing the configuration of an embodiment of the device of the present invention, and FIG. FIG. 4 is a diagram showing an example of the display format of the second cathode ray tube of the invention, and FIG. 4 is a diagram showing an example of the configuration of the key input means of the invention. 1...First cathode ray tube, 2...Second cathode ray tube, 10, 11, 12...First memory means,
20, 21, 22... second memory means, 4, 4
1, 42, 43, 44, 45, 46, 47, 48...
...first position discrimination means, 4, 42, 43, 44, 45
, DB, 3, AB, 24, 23, 31... 1st
Circuit means, 4, 41, 46, 47, 48, DB, 3, A
B, 14, 13, 31... second circuit means, 46
, DB, 3, AB, 32... Second position discrimination means, AB, 23, l3, 24, l4, 3 l... Information transfer means, 5, 51, 52, DB, 3 ...Key input means.

Claims (1)

【特許請求の範囲】 1 走査線を多数の絵素に分散し、この1絵素ずつ輝度
を制御するとともに、縦および横方向の複数個の絵素マ
トリックスによつて文字、図形等の像を画面上に表示す
る陰極線管ディスプレイ装置であつて、(1)第1陰極
線管と、 (2)この画面上の絵素の番地と1対1に各格納番地が
対応し、前記画面全体に表示される情報が著積されるパ
ターンメモリをもち、前記第1陰極線管のラスタ走査と
同期して前記パターンメモリを読み出し、前記第1陰極
線管の画面全体に前記パターンメモリに蓄積された全情
報を表示させる第1メモリ手段と、(3)前記第1陰極
線管のラスタ走査と同期してラスタ走査が行なわれる第
2陰極線管と、(4)前記第1陰極線管の画面上の全絵
素を所定の絵素数で形成される規則的な複数個のブロッ
クに分割することによつて得られる1ブロック分の絵素
番地と1対1に各格納番地が対応し、前記第1陰極線管
のラスタ走査と同期して読み出しが行なわれるキャラク
タメモリをもち、このキャラクタメモリに蓄積された前
記1ブロック分の全情報を前記第2陰極線管の画面全体
に表示させる第2メモリ手段と、(5)陰極線管の画面
上に先端を当てることによつてラスタ光を検知するライ
トペンをもち、このライトペンの検知出力によつて前記
先端の画面上の位置を表わす位置データを出力する手段
であつて、前記ライトペンが前記第1陰極線管画面に当
てられたとき第1の位置データを出力し、前記第2陰極
線管画面に当てられたとき第2の位置データを出力する
第1位置弁別手段と、(6)前記第1位置弁別手段から
出力される第2の位置データに応じて、前記第2メモリ
手段のキャラクタメモリにおける前記第2の位置データ
と対応する絵素の各格納番地の情報を1絵素単位で書き
込みあるいは消去することを選択的に行なう第1回路手
段と、(7)前記第1陰極線管の画面上の全絵素を分割
する前記複数個のブロックの中で、前記第1位置弁別手
段から出力される前記第1の位置データが属する1ブロ
ックを弁別してブロック位置データを出力する第2位置
弁別手段と、(8)前記第2位置弁別手段から出力され
るブロック位置データに応じて、前記第1メモリ手段の
パターンメモリの前記ブロック位置データと対応する各
格納番地に、前記第2メモリ手段のキャラクタメモリに
蓄積された1ブロック分の全情報を転送・蓄積させる情
報転送手段とを備えてなることを特徴とした陰極線管デ
ィスプレイ装置。 2 走査線を多数の絵素に分解し、この1絵素ずつ輝度
を制御するとともに、縦および横方向の複数個の絵素マ
トリックスによつて文字、図形等の像を画面上に表示す
る陰極線管ディスプレイ装置であつて、(1)第1陰極
線管と、 (2)この画面上の絵素の番地と1対1に各格納番地が
対応し、前記画面全体に表示される情報が蓄積されるパ
ターンメモリを持ち、前記第1陰極線管のラスタ走査と
同期して前記パターンメモリを読み出し、前記第1陰極
線管の画面全体に前記パターンメモリに蓄積された全情
報を表示させる第1メモリ手段と、(3)前記第1陰極
線管のラスタ走査と同期してラスタ走査が行なわれる第
2陰極線管と、(4)前記第1陰極線管の画面上の全絵
素を所定の絵素数で形成される規則的な複数個のブロッ
クに分割することによつて得られる1ブロック分の絵素
番地と1対1に各格納番地が対応し、前記第1陰極線管
のラスタ走査と同期して読み出しが行なわれるキャラク
タメモリをもち、このキャラクタメモリに蓄積された前
記1ブロック分の全情報を前記第2陰極線管の画面全体
に表示させる第2メモリ手段と、(5)陰極線管の画面
上に先端を当てることによつてラスタ光を検知するライ
トペンをもち、このライトペンの検知出力によつて前記
先端の画面上の位置を表わす位置データを出力する手段
であつて、前記ライトペンが前記第1陰極線管画面に当
てられたとき第1の位置データを出力し、前記第2陰極
線管画面に当てられたとき第2の位置データを出力する
第1位置弁別手段と、(6)前記第1位置弁別手段から
出力される第2の位置データに応じて、前記第2メモリ
手段のキャラクタメモリにおける前記第2の位置データ
と対応する絵素の各格納番地の情報を1絵素単位で書き
込みあるいは消去することを選択的に行なう第1回路手
段と、(7)前記第1位置弁別手段から出力される第1
の位置データに応じて、前記第1メモリ手段のパターン
メモリにおける前記第1の位置データと対応する絵素の
各格納番地の情報を1絵素単位で書き込みあるいは消去
することを選択的に行なう第2回路手段と、(8)前記
第1陰極線管の画面上の全絵素を分割する前記複数個の
ブロックの中で、前記第1位置弁別手段から出力される
前記第1の位置データが属する1ブロックを弁別してブ
ロック位置データを出力する第2位置弁別手段と、(9
)前記第2位置弁別手段から出力されるブロック位置デ
ータに応じて、前記第1メモリ手段のパターンメモリの
前記ブロック位置データと対応する各格納番地に、前記
第2メモリ手段のキャラクタメモリに蓄積された1ブロ
ック分の全情報を転送・蓄積させる情報転送手段と、(
10)前記第2回路手段の動作を可能とし前記第2位置
弁別手段の動作を禁止するキー入力と、前記第2回路手
段の動作を禁止し前記第2位置弁別手段の動作を可能と
するキー入力とを外部より選択的に与えるキー入力手段
とを備えてなることを特徴とした陰極線管ディスプレイ
装置。
[Claims] 1. A scanning line is distributed into a large number of picture elements, and the brightness is controlled for each picture element, and images of characters, figures, etc. are created using a plurality of vertical and horizontal picture element matrices. A cathode ray tube display device for displaying images on a screen, wherein: (1) a first cathode ray tube; and (2) each storage address corresponds one-to-one with the address of a pixel on the screen, and is displayed on the entire screen. The pattern memory is read out in synchronization with raster scanning of the first cathode ray tube, and all the information accumulated in the pattern memory is displayed on the entire screen of the first cathode ray tube. (3) a second cathode ray tube that performs raster scanning in synchronization with the raster scanning of the first cathode ray tube; and (4) a first memory means for displaying all picture elements on the screen of the first cathode ray tube. Each storage address has a one-to-one correspondence with a picture element address for one block obtained by dividing into a plurality of regular blocks formed by a predetermined number of picture elements, and the raster of the first cathode ray tube is (5) a second memory means having a character memory read out in synchronization with scanning and displaying all the information for one block stored in the character memory on the entire screen of the second cathode ray tube; A means having a light pen that detects raster light by applying the tip to the screen of the tube, and outputting position data representing the position of the tip on the screen based on the detection output of the light pen, a first position discriminator that outputs first position data when the light pen is applied to the first cathode ray tube screen, and outputs second position data when the light pen is applied to the second cathode ray tube screen; (6) In accordance with the second position data output from the first position discrimination means, information on each storage address of the picture element corresponding to the second position data in the character memory of the second memory means is set to 1. (7) a first circuit means for selectively writing or erasing on a pixel-by-pixel basis; (8) second position discriminating means for discriminating one block to which the first position data outputted from the position discriminating means belongs and outputting block position data; information transfer means for transferring and storing all information for one block stored in the character memory of the second memory means to each storage address corresponding to the block position data of the pattern memory of the first memory means; A cathode ray tube display device comprising: 2. A cathode ray that divides a scanning line into a large number of picture elements, controls the brightness of each picture element, and displays images of characters, figures, etc. on the screen using a plurality of vertical and horizontal picture element matrices. A tube display device comprising: (1) a first cathode ray tube; and (2) each storage address corresponds one-to-one with the address of a picture element on the screen, and information to be displayed on the entire screen is stored. a first memory means having a pattern memory for reading out the pattern memory in synchronization with raster scanning of the first cathode ray tube and displaying all information stored in the pattern memory on the entire screen of the first cathode ray tube; (3) a second cathode ray tube that performs raster scanning in synchronization with the raster scanning of the first cathode ray tube; and (4) a second cathode ray tube in which all pixels on the screen of the first cathode ray tube are formed with a predetermined number of pixels. Each storage address has a one-to-one correspondence with a picture element address for one block obtained by dividing into a plurality of regular blocks, and readout is performed in synchronization with raster scanning of the first cathode ray tube. (5) a second memory means having a character memory for displaying the entire block of information stored in the character memory on the entire screen of the second cathode ray tube; The means has a light pen that detects raster light by applying it to the first light pen, and outputs position data representing the position of the tip on the screen based on the detection output of the light pen, wherein the light pen detects raster light by detecting raster light. (6) a first position discriminator that outputs first position data when applied to a cathode ray tube screen and outputs second position data when applied to the second cathode ray tube screen; Writing or erasing information on each storage address of a picture element corresponding to the second position data in the character memory of the second memory means in units of picture elements according to the second position data output from the discrimination means. (7) a first circuit means for selectively performing the first position discriminating means;
selectively writes or erases information at each storage address of a picture element corresponding to the first position data in the pattern memory of the first memory means in units of picture elements according to the position data of the first memory means; (8) the first position data output from the first position discrimination means belongs among the plurality of blocks dividing all picture elements on the screen of the first cathode ray tube; a second position discrimination means for discriminating one block and outputting block position data;
) Stored in the character memory of the second memory means at each storage address corresponding to the block position data of the pattern memory of the first memory means according to the block position data output from the second position discrimination means. information transfer means for transferring and accumulating all information for one block;
10) A key input that enables the operation of the second circuit means and prohibits the operation of the second position discrimination means, and a key that prohibits the operation of the second circuit means and enables the operation of the second position discrimination means. What is claimed is: 1. A cathode ray tube display device comprising: key input means for selectively providing input from the outside;
JP54084820A 1979-07-04 1979-07-04 cathode ray tube display device Expired JPS5928914B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP54084820A JPS5928914B2 (en) 1979-07-04 1979-07-04 cathode ray tube display device
GB8021020A GB2056228B (en) 1979-07-04 1980-06-26 Cathode-ray tube display device
US06/165,826 US4419661A (en) 1979-07-04 1980-07-03 Dual cathode-ray tube display system for text editing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54084820A JPS5928914B2 (en) 1979-07-04 1979-07-04 cathode ray tube display device

Publications (2)

Publication Number Publication Date
JPS569781A JPS569781A (en) 1981-01-31
JPS5928914B2 true JPS5928914B2 (en) 1984-07-17

Family

ID=13841377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54084820A Expired JPS5928914B2 (en) 1979-07-04 1979-07-04 cathode ray tube display device

Country Status (1)

Country Link
JP (1) JPS5928914B2 (en)

Also Published As

Publication number Publication date
JPS569781A (en) 1981-01-31

Similar Documents

Publication Publication Date Title
US4419661A (en) Dual cathode-ray tube display system for text editing
US3973244A (en) Microcomputer terminal system
US4668947A (en) Method and apparatus for generating cursors for a raster graphic display
US5714974A (en) Dithering method and circuit using dithering matrix rotation
US4232376A (en) Raster display refresh system
US4356482A (en) Image pattern control system
JPS592905B2 (en) display device
US4642625A (en) Graphic processor for color and positional data of an image to be displayed
JPH0876713A (en) Display controller
JP2579362B2 (en) Screen display device
EP0202426B1 (en) Raster scan digital display system
JPS5928914B2 (en) cathode ray tube display device
JPS5928912B2 (en) cathode ray tube display device
JPS5928915B2 (en) cathode ray tube display device
JPS5928913B2 (en) cathode ray tube display device
JPS5928916B2 (en) Grid pattern generator for cathode ray tube display equipment
JPS5943753B2 (en) Display method on cathode ray tube display device
JPS6228474B2 (en)
JPS5897378A (en) Method and apparatus for controlling scanning type display
SU1413647A1 (en) Image shaping apparatus
JPS5929894B2 (en) Video display device
JPS5928917B2 (en) cathode ray tube display device
SU734759A1 (en) Information display
JPH023517B2 (en)
RU1795510C (en) Device for representing information onto the screen of cathode-ray tube