JPS5928157B2 - Pulse motor excitation circuit - Google Patents

Pulse motor excitation circuit

Info

Publication number
JPS5928157B2
JPS5928157B2 JP54122912A JP12291279A JPS5928157B2 JP S5928157 B2 JPS5928157 B2 JP S5928157B2 JP 54122912 A JP54122912 A JP 54122912A JP 12291279 A JP12291279 A JP 12291279A JP S5928157 B2 JPS5928157 B2 JP S5928157B2
Authority
JP
Japan
Prior art keywords
pulse
circuit
excitation
pulse motor
pulse train
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54122912A
Other languages
Japanese (ja)
Other versions
JPS5646695A (en
Inventor
良雄 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP54122912A priority Critical patent/JPS5928157B2/en
Publication of JPS5646695A publication Critical patent/JPS5646695A/en
Publication of JPS5928157B2 publication Critical patent/JPS5928157B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00Arrangements for controlling dynamo-electric motors rotating step by step
    • H02P8/32Reducing overshoot or oscillation, e.g. damping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Stepping Motors (AREA)

Description

【発明の詳細な説明】 この発明はパルスモータのステップ送り時に発生する振
動を防止するようにしたパルスモータの励磁回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an excitation circuit for a pulse motor that prevents vibrations generated during step feeding of the pulse motor.

従来、パルスモータのステップ送り時の振動を防止する
方法として、たとえば第1図に示す2相励磁の場合のよ
うに、所定の励磁パターンφ1、φ2、φ3、φ4に対
応した台形波の励磁電流を、パルスモータのステップ送
りを指示する相切替パルスP、P2、P3・・・・・・
に同期して各相の固定子巻線に流す方法が知られている
Conventionally, as a method for preventing vibration during step feeding of a pulse motor, for example, in the case of two-phase excitation shown in FIG. , phase switching pulses P, P2, P3, which instruct the step feed of the pulse motor.
A known method is to synchronize the current to the stator windings of each phase.

つまり、励磁電流φ1、φ2、φ3およびφ4の波形を
、点線で示す矩形波のパノ以にした場合には、その立上
りおよび立下り時に過渡的な振動が発生して好ましくな
いので上記のような台形波による、駆動にして、いる。
しかしながら、上記台形波、駆動をするために、パルス
モータの変位加速度を制御部へフィードバックして励磁
電流を制御する閉ループ制御によつて行つていた。
In other words, if the waveforms of the excitation currents φ1, φ2, φ3, and φ4 are made into a panorama of rectangular waves shown by dotted lines, transient vibrations will occur at the rise and fall of the waves, which is undesirable. It is driven by a trapezoidal wave.
However, in order to drive the trapezoidal wave, closed-loop control is used in which the displacement acceleration of the pulse motor is fed back to the control section to control the excitation current.

そのため加速度検出器、A/I)おノよびD/A変換器
が必要となると共に、励磁電流を制凪するリニヤアンプ
が必要となり、複雑かつ高価であるのみならず電力効率
の悪いものであつた。この発明は上記事情に鑑みなされ
たもので、デ了ユーテイ比が順次増加する第1のパルス
列と順次減少する第2のパルス列とを各々出力するパル
ス発生回路と、パルスモータに供給する励磁電流に対応
した励磁パターンの位相を検出して、この励磁パターン
の立上り時には上記第1のパルス列をフ出力し、立下り
時には上記第2のパルス列を出力する制御回路と、この
制御回回の出力によつて上記励磁パターンを変調する励
磁パターン変調回路と、変調された上記励磁パターンを
パルス増幅してパルスモータを駆動するドライバ回路と
を備え5てなり、開ループによつてパルスモータをデジ
タル制御すると共に、励磁電流の立上りおよび立下り時
にデ゛ユーテイ比が順次増加あるいは減少するパルス列
によつて励磁電流を変調しているものである。
Therefore, an acceleration detector, an A/I converter, and a D/A converter were required, as well as a linear amplifier to suppress the excitation current, which was not only complicated and expensive but also had poor power efficiency. . This invention has been made in view of the above circumstances, and includes a pulse generation circuit that outputs a first pulse train whose duty ratio increases sequentially and a second pulse train whose duty ratio sequentially decreases, and an excitation current supplied to a pulse motor. A control circuit detects the phase of the corresponding excitation pattern, outputs the first pulse train when the excitation pattern rises, and outputs the second pulse train when the excitation pattern falls; The excitation pattern modulation circuit modulates the excitation pattern, and the driver circuit pulse-amplifies the modulated excitation pattern to drive the pulse motor. The excitation current is modulated by a pulse train in which the duty ratio increases or decreases sequentially at the rise and fall of the excitation current.

そして、この発明の目的とするところは、パルスモータ
の振動防止を開ループのデジタル制御によつて実行しう
ると共に、回路構成を簡単になしかつ電力効率を改善し
うるパルスモータの励磁回路を提供することにある。さ
らに、この発明の他の目的は、パルスモータの振動防止
に必要な回路の調整を容易にかつ迅速になしうるパルス
モータの励磁回路を提供することにある。以下、この発
明を図面に示す実施例にもとづき説明する。
It is an object of the present invention to provide an excitation circuit for a pulse motor that can prevent vibration of a pulse motor using open-loop digital control, simplify the circuit configuration, and improve power efficiency. It's about doing. Furthermore, another object of the present invention is to provide an excitation circuit for a pulse motor that allows easy and quick adjustment of the circuit required to prevent vibration of the pulse motor. The present invention will be described below based on embodiments shown in the drawings.

第2図はこの発明を2相励磁のパルスモータに適用した
一実施例の構成を示すプロツク配線図であり、図中符号
1はn桁のリングカウンタを示す。リングカウンタ1は
以下に示すようにそのn桁目の出力端子QnおよびQn
に、デユーテイ比が順次増加する第1のパルス列と順次
減少する第2のパルス列とを各々出力するように構成さ
れている。すなわち、リングカウンタ1のクロツク入力
端子Tにはクロツクパルスが入力され、りセツト端子R
Dにはパルスモータのステツプ送りを指示する相切替パ
ルスRl,R2,R3・・・・・・が入力され、また、
リングカウンタ1の第n桁目および第n−1桁目の出力
端子QnおよびQO−1に出力される信号は0Rゲート
2に各々入力されると共に、この0Rゲート2には、さ
らに、上記相切替パルスPl,P2,P3・・・・・・
をセツト入力としかつリングカウンタ1の第1桁目の出
力をりセツト入力とするフリツプフロツプ3のQ出力が
入力され、そしてこの0Rゲート2の出力はリングカウ
ンタ1の第1桁目の入力端子に供給されている。そして
、上記リングカウンタ1の第n桁目の出力である第1の
パルス列および第2のパルス列は制卿回路4のゲート回
路41に供給されている。なお、上述したリングカウン
タ1、0Rゲート2、フリツプフロツプ3がパルス発生
回路を構成している。この制却回路4は上記ゲート回路
41と位相検出回路42とより構成され、パルスモータ
に供給する励磁電流に対応した励磁パターンφ1,φ2
,φ3,φ4の位相を前記相切替パルスPl,P2,P
3・・・・・・の入力時に検出する位相検出回路42の
出力によつて上記ゲート回路41を制却するようになさ
れている。このゲート回路41を介して第1のパルス列
あるいは第2のパルス列が励磁パターン変調回路5に入
力されて上記励磁パターンを変調し、つぎに変調された
励磁パターンφ,M,φ2M,φ3M,φ4Mをドライ
バー回路6によつてパルス増幅しパルスモータ7を励磁
するようになつている。なお、上述した励磁パターンφ
1 φ・2,φ3,φ4とは、第一のパルス列および第
2のパルス列によつて立上りおよび立下りを変調される
以前の、パルスモータ7の移動信号であり、第1図に点
線で示される矩形波のパルスφ1,φ2,φ3,φ4を
示している。次に上記の構成より成るパルスモータの励
磁回路の動作につき説明する。
FIG. 2 is a block wiring diagram showing the configuration of an embodiment in which the present invention is applied to a two-phase excitation pulse motor, and reference numeral 1 in the figure indicates an n-digit ring counter. Ring counter 1 has its nth digit output terminals Qn and Qn as shown below.
The pulse train is configured to output a first pulse train whose duty ratio sequentially increases and a second pulse train whose duty ratio sequentially decreases. That is, a clock pulse is input to the clock input terminal T of the ring counter 1, and the reset terminal R is input to the clock input terminal T of the ring counter 1.
Phase switching pulses Rl, R2, R3, etc., which instruct the step feed of the pulse motor, are input to D, and
The signals output to the n-th and n-1st digit output terminals Qn and QO-1 of the ring counter 1 are respectively input to the 0R gate 2, and the 0R gate 2 is further provided with the above-mentioned phase signals. Switching pulse Pl, P2, P3...
The Q output of the flip-flop 3 is inputted as the set input and the output of the first digit of the ring counter 1 is the reset input, and the output of this 0R gate 2 is input to the input terminal of the first digit of the ring counter 1. Supplied. The first pulse train and the second pulse train, which are the n-th digit outputs of the ring counter 1, are supplied to the gate circuit 41 of the control circuit 4. Note that the ring counter 1, 0R gate 2, and flip-flop 3 described above constitute a pulse generation circuit. This control circuit 4 is composed of the gate circuit 41 and the phase detection circuit 42, and has excitation patterns φ1 and φ2 corresponding to the excitation current supplied to the pulse motor.
, φ3, φ4 by the phase switching pulses Pl, P2, P
The gate circuit 41 is controlled by the output of the phase detection circuit 42 detected at the time of input of the signal 3. The first pulse train or the second pulse train is input to the excitation pattern modulation circuit 5 through this gate circuit 41, modulates the excitation pattern, and then modulates the modulated excitation patterns φ, M, φ2M, φ3M, φ4M. The driver circuit 6 amplifies the pulse and excites the pulse motor 7. In addition, the excitation pattern φ mentioned above
1 φ・2, φ3, φ4 are movement signals of the pulse motor 7 before the rise and fall are modulated by the first pulse train and the second pulse train, and are shown by dotted lines in FIG. The square wave pulses φ1, φ2, φ3, and φ4 are shown. Next, the operation of the pulse motor excitation circuit constructed as described above will be explained.

最初にリングカウンタ1の動作を説明する。First, the operation of ring counter 1 will be explained.

相切替パルスがn桁リングカウンタ1のりセツト端子R
Dに入力されると、このリングカウンタをりセツトする
。これと同時に、上記相切替パルスはフリツプフロツプ
3のセツト端子に供給されているのでフリツプフロツプ
3をセツトし、そのQ出力は0R回路2を介してリング
カウンタ1の第1桁目の入力に二値論理の″I″を書き
込む。そしてクロツク入力端子Tに1発目のクロツクパ
ルスが供給されると上記フリツプフロツプをりセツトす
る。この後クロツクパルスに同期して第1桁目の″l″
は、第2桁目、第3桁目・・・・・・第n桁目に転送さ
れていくが、第n−1桁目および第n桁目の出力は0R
ゲート2を介して第1桁目に戻されているので、リング
カウンタ1に書込まれる″I ″の桁数はクロツクパル
スがn回入力されるごとに1づつ増加する。この結果第
n桁目の出力端子Qnおよび0nには、デユーテイ比が
順次増加する第1のパルス列と順次減少する第2のパル
ス列とが各々出力される。そしてこれら第1のパルス列
および第2のパルス列は制岬回路4のゲート回路41に
供給される。一方r励磁7ゞターンφDφ2ラφ3yφ
4:もこの実施例においては第1図に示すように、相切
替パルスP1が入力されるときにはφ2,φ3をオンと
し、P2の時にはφ3,φ4,P3の時にはφ4,φ1
,P4の時にはφ1,φ2を順次オンとしてパルスモー
タ7のステツプ送りを制御するようになつていて、これ
らの相切替時に上記励磁パターンの位相が立上りの時か
立下りの時かを位相検出回路42によつて検出する。
Phase switching pulse is n-digit ring counter 1 set terminal R
When input to D, this ring counter is reset. At the same time, the phase switching pulse is supplied to the set terminal of the flip-flop 3, so the flip-flop 3 is set, and its Q output is sent via the 0R circuit 2 to the input of the first digit of the ring counter 1 as a binary logic circuit. Write "I" of. When the first clock pulse is supplied to the clock input terminal T, the flip-flop is reset. After this, in synchronization with the clock pulse, the first digit "l"
is transferred to the second digit, third digit, etc., but the output of the n-1st digit and the nth digit is 0R.
Since the digit is returned to the first digit via gate 2, the number of digits of "I" written into ring counter 1 increases by 1 every time the clock pulse is inputted n times. As a result, a first pulse train whose duty ratio sequentially increases and a second pulse train whose duty ratio sequentially decreases are outputted to the n-th digit output terminals Qn and On, respectively. These first pulse train and second pulse train are then supplied to the gate circuit 41 of the cape control circuit 4. On the other hand r excitation 7゜turn φDφ2ra φ3yφ
4: In this embodiment, as shown in FIG. 1, when the phase switching pulse P1 is input, φ2 and φ3 are turned on, and when P2, φ3 and φ4 are input, and when P3, φ4 and φ1 are turned on.
, P4, φ1 and φ2 are turned on sequentially to control the step feed of the pulse motor 7, and when switching these phases, a phase detection circuit detects whether the phase of the excitation pattern is rising or falling. Detected by 42.

この位相検出回路42の出力によつて、ゲート回路41
を制脚し、励磁パターンφ1,φ2,φ3,φ4が立上
る時には、順次デユ一テイ比を増加する第1のパルス列
によつて励磁パターンφ1,φ2,φ3,φ4を変調し
、立下る時には、順次デユーテイ比を減少する第2のパ
ルス列によつて励磁パターンφ1,φ2,φ3,φ4を
変調し、第3図に示すような変調された励磁パターンφ
1M,φ2M,φ3M,φ4Mを励磁パターン変調回路
5より出力する。そして、この出力をドライバー回路6
によつてパルス増巾してパルスモータ7に励磁電流を供
給し励磁する。つまりこのことは、パルスモータ7に供
給する励磁電流の立上りおよび立下りを順次デユーテイ
比の増加あるいは減少するパルスによつてチヨツピング
して、等価的に台形波,駆動に近づけ、ステツプ送りの
時に生ずる振動を防止するものである。なお、この発明
によるパルスモータの励磁回路をプリンタの用紙送りパ
ルスモータに適用した場合のデータ例および振動防止の
効果は以下のとうりであつた。
By the output of this phase detection circuit 42, the gate circuit 41
When the excitation patterns φ1, φ2, φ3, and φ4 rise, the excitation patterns φ1, φ2, φ3, and φ4 are modulated by the first pulse train that sequentially increases the duty ratio, and when they fall, the excitation patterns φ1, φ2, φ3, and φ4 are , the excitation patterns φ1, φ2, φ3, φ4 are modulated by a second pulse train whose duty ratio is sequentially decreased, and a modulated excitation pattern φ as shown in FIG.
1M, φ2M, φ3M, and φ4M are output from the excitation pattern modulation circuit 5. Then, this output is sent to the driver circuit 6.
The pulse width is amplified by , and an excitation current is supplied to the pulse motor 7 to excite it. In other words, this means that the rising and falling edges of the excitation current supplied to the pulse motor 7 are stepped by pulses that sequentially increase or decrease the duty ratio, equivalently approaching a trapezoidal wave or drive, which occurs during step feeding. This prevents vibration. Furthermore, data examples and vibration prevention effects when the pulse motor excitation circuit according to the present invention is applied to a paper feed pulse motor of a printer are as follows.

キー 以上説明した実施例の構成ならびに動作より明らかなよ
うに、この発明は、パルスモータに供給する励磁電流の
立上りおよび立下りを、デユーテイ比が順次増加あるい
は減少する第1および第2パルス列によつて変調するも
のであるので、パルスモータの励磁回路を開ループでデ
ジタル制岬でき、回路の構成を簡単にすることができる
と共に電力効率の改善をはかりうる効果を有する。
Key As is clear from the configuration and operation of the embodiments described above, the present invention allows the rise and fall of the excitation current supplied to the pulse motor to be controlled by first and second pulse trains in which the duty ratio increases or decreases sequentially. Since the excitation circuit of the pulse motor can be digitally controlled in an open loop, the circuit configuration can be simplified and power efficiency can be improved.

さらに、振動防止を行うためにはパルスモータの負荷あ
るいは回転速度の変動に応じて最適なデユーテイ比の増
加率あるいは減少率を設定する必要があるが、従来の台
形波1駆動ではなくデジタル制脚による駆動であるため
に回路の調整を容易にかつ迅速になしうる効果等を有す
る。
Furthermore, in order to prevent vibrations, it is necessary to set the optimal rate of increase or decrease in the duty ratio according to fluctuations in the load or rotational speed of the pulse motor. Since the drive is driven by the following, it has the advantage that the circuit can be adjusted easily and quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は相切替パルスと励磁パターンとの時間関係を示
す図、第2図はこの発明に係るパルスモータの励磁回路
の一実施例を示すプロツク配線図、第3図は第2図の実
施例における相切替パルスと変調された励磁パターンと
の時間関係を示す図である。
Fig. 1 is a diagram showing the time relationship between phase switching pulses and excitation patterns, Fig. 2 is a block wiring diagram showing an embodiment of the excitation circuit of a pulse motor according to the present invention, and Fig. 3 is an implementation of Fig. 2. It is a figure which shows the time relationship of the phase switching pulse and the modulated excitation pattern in an example.

Claims (1)

【特許請求の範囲】[Claims] 1 クロックパルスによつてトリガされ、相切替パルス
によつてリセットされるリングカウンタと、前記相切替
パルスによつてセットされ、前記リングカウンタのQ_
1出力端子に得られる信号によつてリセットされるフリ
ップフロップと、前記リングカウンタのQ_n_−_1
出力端子、Q_n出力端子および前記フリップフロップ
のQ出力端子に各々得られる信号が入力され、その出力
が前記リングカウンタの信号入力端子へ供給されるオア
ゲートとから構成され、デューテイ比が順次増加する第
1のパルス列およびデューテイ比が順次減少する第2の
パルス列を各々出力するパルス発生回路と、パルスモー
タに供給する励磁電流に対応した励磁パターンの位相を
検出して、この励磁パターンの立上り時には上記第1の
パルス列を出力し、立下り時には上記第2のパルス列を
出力する制御回路と、この制御回路の出力によつて上記
励磁パターンを変調する励磁パターン変調回路と、変調
された上記励磁パターンをパルス増幅してパルスモータ
を駆動するドライバ回路とを備えてなるパルスモータの
励磁回路。
1 a ring counter triggered by a clock pulse and reset by a phase switching pulse;
a flip-flop that is reset by a signal obtained at the 1 output terminal, and Q_n_-_1 of the ring counter.
The output terminal, the Q_n output terminal, and the Q output terminal of the flip-flop are each input with the obtained signals, and the output is supplied to the signal input terminal of the ring counter. A pulse generation circuit outputs a first pulse train and a second pulse train whose duty ratio decreases sequentially, and detects the phase of an excitation pattern corresponding to the excitation current supplied to the pulse motor. a control circuit that outputs the first pulse train and outputs the second pulse train at the falling edge; an excitation pattern modulation circuit that modulates the excitation pattern according to the output of the control circuit; A pulse motor excitation circuit comprising a driver circuit that amplifies and drives the pulse motor.
JP54122912A 1979-09-25 1979-09-25 Pulse motor excitation circuit Expired JPS5928157B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54122912A JPS5928157B2 (en) 1979-09-25 1979-09-25 Pulse motor excitation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54122912A JPS5928157B2 (en) 1979-09-25 1979-09-25 Pulse motor excitation circuit

Publications (2)

Publication Number Publication Date
JPS5646695A JPS5646695A (en) 1981-04-27
JPS5928157B2 true JPS5928157B2 (en) 1984-07-11

Family

ID=14847674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54122912A Expired JPS5928157B2 (en) 1979-09-25 1979-09-25 Pulse motor excitation circuit

Country Status (1)

Country Link
JP (1) JPS5928157B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59156192A (en) * 1983-02-23 1984-09-05 Canon Inc Control system of stepping motor
JPS6146198A (en) * 1984-08-11 1986-03-06 Mitsubishi Electric Corp Control circuit for driving stepping motor
US4558264A (en) * 1984-10-18 1985-12-10 General Electric Company Current control method and circuit for electronically-commutated motors
JPH0767316B2 (en) * 1985-07-24 1995-07-19 日本電装株式会社 Control device for 4-phase step motor
JP2608534B2 (en) * 1985-07-25 1997-05-07 神鋼電機株式会社 Pulse motor drive
JPS6477494A (en) * 1987-09-17 1989-03-23 Max Co Ltd Load current controlling system
JP2871687B2 (en) * 1988-02-23 1999-03-17 キヤノン株式会社 Stepping motor drive circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51122749A (en) * 1975-04-18 1976-10-27 Mitsubishi Electric Corp A-c power supply control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51122749A (en) * 1975-04-18 1976-10-27 Mitsubishi Electric Corp A-c power supply control system

Also Published As

Publication number Publication date
JPS5646695A (en) 1981-04-27

Similar Documents

Publication Publication Date Title
KR920009054A (en) Rectifierless DC Motor
CA1057352A (en) Brushless phase locked servo drive
JPH0763229B2 (en) Generating apparatus and method for generating a signal indicating the magnitude and polarity of a current flowing through a load
JPS5928157B2 (en) Pulse motor excitation circuit
GB1579043A (en) Method and drive circuitry for stepping motors
EP0254290A2 (en) Method and apparatus for controlling a PWM inverter
US4376914A (en) Motor control device
JPS5981712A (en) Control system
EP0104931A2 (en) A digital capstan servo circuit
US3848167A (en) Arrangement for generating a clock frequency signal for recording information on a data carrier
US5475455A (en) Information recording device
GB2055238A (en) Method and arrangement for magnetic digital recording with high frequency biasing
EP0484143B1 (en) Capstan servo devices
JPS63302794A (en) Motor current control
KR910013678A (en) Drive controller of stepping motor
EP0056128A2 (en) Phase synchronizing circuit
RU1838868C (en) Method of direct microprocessor control over thyristor converter and device for its implementation
JPS589091U (en) Pulse width modulation type inverter control device
JPS644314Y2 (en)
SU1541754A1 (en) Device for controlling stepping motor
SU934551A1 (en) Device for regulating magnetic record carrier speed
JPS6325909Y2 (en)
SU600682A1 (en) Arrangement for control of stepping motor with step break-up
JPS60132199U (en) Pulse motor type chart paper feed circuit
JPH06188702A (en) Pulse width modulating device