JPS5927539A - Pad arranging method for ic chip - Google Patents

Pad arranging method for ic chip

Info

Publication number
JPS5927539A
JPS5927539A JP13694882A JP13694882A JPS5927539A JP S5927539 A JPS5927539 A JP S5927539A JP 13694882 A JP13694882 A JP 13694882A JP 13694882 A JP13694882 A JP 13694882A JP S5927539 A JPS5927539 A JP S5927539A
Authority
JP
Japan
Prior art keywords
chip
pads
along
ground
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13694882A
Other languages
Japanese (ja)
Other versions
JPH0129060B2 (en
Inventor
Osamu Sugano
修 菅野
Masatoshi Oota
正俊 太田
Yasuhiko Takamatsu
恭彦 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13694882A priority Critical patent/JPS5927539A/en
Publication of JPS5927539A publication Critical patent/JPS5927539A/en
Publication of JPH0129060B2 publication Critical patent/JPH0129060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To readily mount an electronic device such as a thermal head or the like on an IC chip by continuously arranging driving and outputting pads along one side of the chip. CONSTITUTION:Driving and outputting pads O1-O32 are arranged in one row continuously along the up side of the surface of an IC chip 6, three ground pads GND1-GND3 are arranged along the left side, and three ground pads GND4- GND6 are arranged along the right side. The emitters of 32 output transistors are all connected to a common ground line in the IC chip, three pads are led out along the left side of the chip 6 from the common ground line, and three pads are led out along the right side from the common ground line, and the yield of bonding to the ground pads can be largely improved by employing the common ground.

Description

【発明の詳細な説明】 本発明は、サーマルヘッド、ディスプレイ、センサーア
レイなど電子機器の駆動回路として使用されるIC(S
SI 、MSI 、LSIなどの集積回路)チップのパ
ッドの配列方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an IC (S
This invention relates to a method for arranging pads on chips (integrated circuits such as SI, MSI, LSI, etc.).

サーマルヘッドには、長手方向に沿って配列された発熱
抵抗体に沿って駆動回路としてのICチップを配列した
ものがある。そのようなICチップ1個の回路構成の一
例としては、第1図に示されるように、クロック端子C
LOCK・からのクロック信号のタイミングでデータ入
力端子DATAINからデータを入力して歩進させるシ
フトレジスタ1と、ロード端子LOADからのロード信
号によりシフトレジスタ1から信号を入力し、保持する
ラッチ回路2と、ラッチ回路2に保持された信号に基づ
いて発熱抵抗体(図示せず)を駆動し通電加熱させる出
力トランジスタ3と、ストローブ端子5TROBEから
のストローブ信号により出力トランジスタ3が動作する
タイミングを制御するゲート4とを備えたものがある。
Some thermal heads have IC chips as drive circuits arranged along heat generating resistors arranged along the longitudinal direction. As an example of the circuit configuration of one such IC chip, as shown in FIG.
A shift register 1 inputs data from a data input terminal DATAIN and increments it at the timing of a clock signal from LOCK・, and a latch circuit 2 that inputs a signal from the shift register 1 according to a load signal from a load terminal LOAD and holds it. , an output transistor 3 that drives and heats a heating resistor (not shown) based on a signal held in the latch circuit 2, and a gate that controls the timing at which the output transistor 3 operates based on a strobe signal from a strobe terminal 5TROBE. There is one with 4.

このICはチップ当り32個の発熱抵抗体を駆動するも
のであって、シフトレジスタ1及びラッチ回路2は共に
32ビツトの容量を有し、出力トランジスタ3及びゲー
ト4はそれぞれ32個ずつ設けられ、出力トランジスタ
3のコレクタにつながり発熱抵抗体に接続される駆動出
力用パッドも32個(0□〜032)設けられている。
This IC drives 32 heating resistors per chip, the shift register 1 and latch circuit 2 both have a capacity of 32 bits, and 32 output transistors 3 and 32 gates 4 are provided each. There are also 32 drive output pads (0□ to 032) connected to the collector of the output transistor 3 and connected to the heating resistor.

なお、端子CLEARはシフトレジスタ1のクリア用端
子、端子vDD及び■ss はシフトレジスタ1とラッ
チ回路2自体を駆動するための電源端子及びグランド端
子である。このようなIcチップは発熱抵抗体の数に応
じて必要な数だけ設けられる。
Note that the terminal CLEAR is a terminal for clearing the shift register 1, and the terminals vDD and ■ss are power supply terminals and ground terminals for driving the shift register 1 and the latch circuit 2 themselves. A necessary number of such Ic chips are provided depending on the number of heating resistors.

ところで、第1図の回路図上は、グランド端子GNDに
接続される出力トランジスタ3のエミッタが全て共通の
グランドラインに接続されているかの如く表現されてい
るが、実装上は出力トランジスタ2個当り1個の割でグ
ランド用パッドが駆動出力用パッド01〜032と同じ
方向に取り出されてい、る。そのため、ICチップのパ
ッド配列は、第2図に示されるように、チップ5の一辺
に沿って駆動出力用パッド0□〜03゜の2個に1個の
割でグランド用端子GND1〜GND□6 が配列され
テいル。−I 1〜I s ハD、 A T A  I
 N 、 CLl OCKその他の入出力信号用端子の
ためのパッドである。
By the way, in the circuit diagram of Fig. 1, the emitters of the output transistors 3 connected to the ground terminal GND are all connected to a common ground line, but in terms of implementation, the emitters of the output transistors 3 are connected to the common ground line. One ground pad is taken out in the same direction as the drive output pads 01 to 032. Therefore, the pad arrangement of the IC chip is such that, as shown in FIG. 6 is arranged and tailed. -I 1~Is HaD, AT A I
N, CLl Pad for OCK and other input/output signal terminals.

しかしながら、サーマルヘッドでは発熱抵抗体は一方向
に連続して配列されているのに対し、上記のICチップ
は止述第2図のように駆動出力用パッド01〜032 
とグランド用パッドGND1〜GND、6 とが2:1
の割ではあるが交互に・配列されているため、このよう
なICチップ5を例え5iテ一プキヤリヤ方式によりサ
ーマルヘッドに実装する場合には、駆動出力用パッドと
グランド用パッドとはテープキャリヤ上で互いに逆方向
に向かうリードに接続する必要があり、したがって、駆
動出力用パッド01〜032 とグランド用パッドGN
D  −GND16からなるパッド配列をテ−プキャリ
アの同一面内に形成されているリードにボンディング(
インナーリードボンディング)することはできない。そ
こで、テープ基材の両面にリードパターンが形成された
テープキャリアを使用したり、通常のテープキャリアを
2枚使用したりする必要がある。そして、そのような実
装方法は、サーマルヘッド9組立て工程の面からも、歩
留りの面からも、延いてはコストの面からも不利益を伴
なうものである。
However, in the thermal head, the heating resistors are arranged continuously in one direction, whereas in the above IC chip, as shown in FIG.
and ground pads GND1 to GND, 6 are 2:1
However, since the IC chips 5 are arranged alternately, for example, when mounting such IC chips 5 on a thermal head using the 5i tape carrier method, the drive output pad and the ground pad are arranged on the tape carrier. Therefore, the drive output pads 01 to 032 and the ground pad GN must be connected to the leads facing in opposite directions.
The pad array consisting of D-GND16 is bonded (
inner lead bonding) is not possible. Therefore, it is necessary to use a tape carrier in which lead patterns are formed on both sides of the tape base material, or to use two ordinary tape carriers. Such a mounting method is disadvantageous in terms of the thermal head 9 assembly process, yield, and cost.

このような問題点は、サーマルヘッドに限うス、ディス
プレイ、センサーアレイなどのように表示素子や検出素
子を多数配列し、その配列に沿って駆動回路としてのI
cチップを配置して実装する装置においては、共通の問
題点として存在するものである。
Such problems are limited to thermal heads, displays, sensor arrays, etc. where a large number of display elements and detection elements are arranged, and the I/O as a drive circuit is arranged along the arrangement.
This is a common problem in devices that arrange and mount c-chips.

本発明は上記問題に鑑み、Icチップをサーマルヘッド
等の電子機器に実装することを容易にするパッド配列方
法を提供することを目的とするものであって、駆動出力
用パッドをICチップの一辺に沿って連続して配列する
ことにより上記目的を達成せんとするものである。した
がって、グランド用パッドは、駆動出力用パッドの配列
とは別の場所に配列されることになる。
In view of the above problems, it is an object of the present invention to provide a pad arrangement method that makes it easy to mount an IC chip on an electronic device such as a thermal head. The purpose is to achieve the above object by arranging them continuously along the . Therefore, the ground pads are arranged at a different location from the arrangement of the drive output pads.

以下、一実施例について説明する。An example will be described below.

第3図は第1図の回路構成を有するICチップにおいて
、本発明を実施した例のパッド配置図である。駆動出力
用パッド0□〜032はICチップ6の表面の上側の辺
に沿って連続して一列に配列され、グランド用パッドは
左側の辺に沿って3個(GND−GND3)、右側の辺
に沿って3個(GND  −GND6)が配列されてい
る。入出力信骨用バッドI l””、1 gは第2図と
同じである。
FIG. 3 is a pad layout diagram of an example in which the present invention is implemented in an IC chip having the circuit configuration shown in FIG. The drive output pads 0□ to 032 are arranged in a continuous line along the upper side of the surface of the IC chip 6, and three ground pads (GND-GND3) are arranged along the left side, and three ground pads (GND-GND3) are arranged along the right side. Three pieces (GND - GND6) are arranged along the line. The input/output credit card I"", 1g is the same as in FIG.

本実施例は第2図の従来例のように出力トランジスタ3
のエミッタを2個ずつ共通にしてグランド用パッドに接
続するものではなく、32個の出力トランジスタ3のエ
ミッタをICチップ内で全て共通のグランドラインに接
続し、その共通のグランドラインからICチップ6の左
辺に沿って3個(GNI)1〜GND3)、右辺に沿っ
て3個(GND  −GNI)6)のパッドを取り出し
たものである。このように、グ°ランドを共通にするこ
とによりグランドパッドに対するボンディングの歩留り
が大幅に向上する。
In this embodiment, the output transistor 3 is similar to the conventional example shown in FIG.
Instead of connecting two emitters of each output transistor 3 to a common ground pad, the emitters of the 32 output transistors 3 are all connected to a common ground line within the IC chip, and the emitters of the 32 output transistors 3 are connected to a common ground line from the common ground line to the Three pads (GNI) 1 to GND 3) are taken out along the left side, and three pads (GND - GNI) 6) are taken out along the right side. In this way, by making the ground common, the yield of bonding to the ground pad is greatly improved.

以上のように、本発明によれば駆動出力用パッドがIc
チップ表面の一辺に沿って連続して配列されるので、そ
のようなICチップをサーマルヘッドその他の電子機器
に実装する場合には、例えばテープキャリア方式による
ときはテープ基材の片面のみ、にリードパターンが形成
されている通常のテープキャリア1枚でボンディングを
行なうことができ、したがって実装の容易なICチップ
となる効果を達成することができる。
As described above, according to the present invention, the drive output pad is Ic
Since they are arranged continuously along one side of the chip surface, when mounting such an IC chip on a thermal head or other electronic equipment, for example, when using the tape carrier method, the leads are placed on only one side of the tape base material. Bonding can be carried out using a single ordinary tape carrier on which a pattern is formed, thus achieving the effect of providing an easy-to-mount IC chip.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はサーマルヘッド駆動回路に用いられるICチッ
プ1個の回路構成例を示す回路図、第2図は第1図の回
路を内蔵する従来のICチップのパッド配列を示す概略
平面図、第3図は第1図の回路を内蔵し本発明の一実施
例を適用したIcチップのパッド配列を示す概略平面図
である。 6・・・Icチップ、01〜032・・・駆動出力用パ
ッド、GND  −GND6 ・・・グランド用パッド
。 特許出願人 株式会社 リコー
Fig. 1 is a circuit diagram showing an example of the circuit configuration of one IC chip used in a thermal head drive circuit, Fig. 2 is a schematic plan view showing the pad arrangement of a conventional IC chip incorporating the circuit shown in Fig. 1; FIG. 3 is a schematic plan view showing the pad arrangement of an IC chip incorporating the circuit shown in FIG. 1 and to which an embodiment of the present invention is applied. 6... Ic chip, 01-032... Drive output pad, GND -GND6... Ground pad. Patent applicant Ricoh Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)駆動出力用パッドをICチップの一辺に沿って連
続して配列することを特徴とするICチップのパッド配
列方法。
(1) A pad arrangement method for an IC chip, which comprises arranging drive output pads continuously along one side of the IC chip.
JP13694882A 1982-08-05 1982-08-05 Pad arranging method for ic chip Granted JPS5927539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13694882A JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13694882A JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP30017490A Division JPH03175060A (en) 1990-11-05 1990-11-05 Ic chip

Publications (2)

Publication Number Publication Date
JPS5927539A true JPS5927539A (en) 1984-02-14
JPH0129060B2 JPH0129060B2 (en) 1989-06-07

Family

ID=15187254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13694882A Granted JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Country Status (1)

Country Link
JP (1) JPS5927539A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175060A (en) * 1990-11-05 1991-07-30 Ricoh Co Ltd Ic chip
JPH05175274A (en) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd Chip component
US5670802A (en) * 1995-03-30 1997-09-23 Nec Corporation Semiconductor device
US5781220A (en) * 1994-07-29 1998-07-14 Kyocera Corporation Thermal head

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878786A (en) * 1981-11-05 1983-05-12 Toshiba Corp Heat-sensitive recorder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878786A (en) * 1981-11-05 1983-05-12 Toshiba Corp Heat-sensitive recorder

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175060A (en) * 1990-11-05 1991-07-30 Ricoh Co Ltd Ic chip
JPH05175274A (en) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd Chip component
US5781220A (en) * 1994-07-29 1998-07-14 Kyocera Corporation Thermal head
US5670802A (en) * 1995-03-30 1997-09-23 Nec Corporation Semiconductor device

Also Published As

Publication number Publication date
JPH0129060B2 (en) 1989-06-07

Similar Documents

Publication Publication Date Title
US7335977B2 (en) Semiconductor chip mounting arrangement
MY126218A (en) Electronic package with high density interconnect and associated methods.
JP2007019185A5 (en)
JPS5927539A (en) Pad arranging method for ic chip
DE69015847D1 (en) Recording device and recording head substrate for use therein.
JPH03175060A (en) Ic chip
US4516136A (en) Thermal print head
JP3007642B2 (en) Liquid crystal display
JPS5878786A (en) Heat-sensitive recorder
JP2564591B2 (en) Electronic component drive
JPS60107366A (en) Thermal head
KR930006893A (en) Semiconductor integrated circuit device
JP2930225B2 (en) Integrated circuit elements
JP2823031B2 (en) Plane mounting structure
JPS6292865A (en) Thermal head driver
JPH11126792A (en) Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module
JPH0695542B2 (en) Tape carrier element
KR100499152B1 (en) Tape Carrier Package Structure
JPH0890815A (en) Thermal head
JPS6334161A (en) Thermal recording head driving ic
JPH04489A (en) Display device
JPS5928762A (en) Thermal head
JPH0195349U (en)
JPS58184735A (en) Integrated circuit chip
JPH05175274A (en) Chip component