JPS5926148B2 - バ−スト誤り訂正方式 - Google Patents

バ−スト誤り訂正方式

Info

Publication number
JPS5926148B2
JPS5926148B2 JP14186276A JP14186276A JPS5926148B2 JP S5926148 B2 JPS5926148 B2 JP S5926148B2 JP 14186276 A JP14186276 A JP 14186276A JP 14186276 A JP14186276 A JP 14186276A JP S5926148 B2 JPS5926148 B2 JP S5926148B2
Authority
JP
Japan
Prior art keywords
bits
error correction
bit
code
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14186276A
Other languages
English (en)
Other versions
JPS5366306A (en
Inventor
斉夫 片桐
知典 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14186276A priority Critical patent/JPS5926148B2/ja
Publication of JPS5366306A publication Critical patent/JPS5366306A/ja
Publication of JPS5926148B2 publication Critical patent/JPS5926148B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 音声電話信号をPCN(パルス符号変調)方式によつて
伝送し、高品質で経済的な電話回線を構成することはす
でに世界各国でとり入れられている。
音声電話信号をはじめとして、画像信号、放送プログラ
ム信号、ファクシミリ信号など各種の通信方式に対して
PCM技術をとり入れて高品質なサービスを提供するこ
とが研究されている。ディジタル通信方式はアナログ通
信方式とちがつて、伝送路の雑音が累積しないために長
距離伝送に付して有利であり衛星通信方式など回線長の
大きい方式には特にその威力を示す。しかし、高品質な
情報の伝送とか、情報の帯域圧縮を行なつて冗長度をお
とした伝送を考える場合、ディジタル信号の各ビットの
もつ重要度が増し、それだけ伝送路における符号誤りに
よる雑音妨害の影響が大きくなる。そこで、このように
高品質あるいは帯域圧縮された情報の伝送に対しては、
いろいろな誤り訂正符号化方式を用いて、伝送路の符号
誤りの影響をとりのぞくことが考えられている。伝送路
の符号誤りを救済する方法としては、最も簡単である半
面、誤り訂正は出来ないが、誤りを検出して再送するか
もしくは、前後の情報との相関を用いた置換による救済
を狙うパリテイ検出方法とか、プロツク符号化による単
一誤り訂正符号を用いる方法とか、最近各方面で検討が
されているたたみ込み符号化により単一誤りとある程度
のバースト誤りを訂正する方法などが考えられている。
バースト誤りまで考えた符号誤り訂正方式としては、た
たみこみ符号化が最も適しているが救済すべきバースト
長が大きくなればその回路規模も格段と大きくなり実用
的でなくなる。
そこである程度の長さのバースト誤りに対しては、伝送
路の入出力にパルス符号配列をランダムに入れかえる回
路をおいて、伝送路のバースト誤りの効果をランダム誤
りにおきかえてから訂正する方法は従来から考えられて
いる。しかし、従来からのこの方法は、ランダム化する
ために送受信で変換の目じるしとなる同期パルスが必要
になり、伝送路ビツトレイトがその分だけ上るのみでな
く、構成が複雑になる。本発明は、伝送路のバースト誤
りを確実に訂正する方法を提案するものであり、かつ、
そのために付加ビツトを加える必要もなく、回路構成も
極めて簡単な方式を提供するものである。
以下図面を用いて従来の方式と本発明による方式につい
て原理を説明する。
第1図は伝送路の入出力部分の回路構成を示すものであ
り、(a)はパルス符号の時間配列を分散変換しない場
合の構成、(b)は分散変換する場合の構成を示す。1
,6は送信側の符号入力端子、2,7は受信側の符号出
力端子、5,10は伝送路、3,8は誤り訂正符号器、
4,12は誤り訂正復号器、9,11はパルスの時間軸
上での配列をランダムに入れかえをするための変換器で
ある。
図aのモデルは従来一般に用いられている構成であり、
伝送路のデイジタル符号誤りをできる限り訂正できる誤
り訂正符号器と復号器を伝送路の入出力部に用いるもの
である。ここで2できる限り訂正する′7という意味は
、伝送路における符号誤りをどの程度まで考えるかによ
るものであり、例えば持続時間が長いバースト誤りにつ
いては、実用化できる規模での誤り訂正符号化に制限が
あるため一般には訂正能力に限界があることによるから
である。第1図bの構成は、aの構成による誤り訂正符
号化方式の誤り訂正機能が一般的にはランダム誤り訂正
機能を中心に設計されているときに、伝送路でのバース
ト誤りに対しても訂正機能をもたせるために伝送路の入
出力にパルスの時間配列をランダムに入れかえる変換器
を置くものである。
この方法ではランダムに入れかえるために、入れかえの
基準もしくは目じるしとなるべきパルスを情報パルス列
に付加しておかないと、受信側で逆変換が不可能である
。またランダムに時間軸上の変換を行なうことは規則正
しい変換と異なり回路規模が大きくなるという欠点をも
つている。本発明によるパルス配列変換方式によると、
規則正しい時間配列変換が可能であること。
かつ、時間配列変換のために付加ビツトが全く不要であ
ることから伝送路のビツトレイトを変更(一般には上げ
ること)する必要もなく、回路規模も小さくすることが
できるという特長を有する。次に本発明の方式によるバ
ースト誤り訂正方法を図面を用いて説明する。
第2図は伝送しようとする情報のフレーム構成を示す。
図中Fはフレーム同期パルスを示し、これはデイジタル
通信方式においては必然的に付加されるものである。F
l,F2,・・・・・・Faはaフレーム毎に仮に名付
けたフレーム順序を示すものである。1フレームの中は
m語の情報が挿入され、各語はl+kビツトから成つて
いるものとする。
また、1語はW1とWl,W2とW2,・・−・・,W
mとWmから谷々形成され、一般にWiはlビツト、W
iはkビツトから成るものとする。つまり、1語はl+
kビツトから成つているが、最初のlビツトは誤り訂正
用の付加ビツトと誤り訂正を受ける情報ビツトを表わし
、第1+1ビツトから最終のe+kビツトまでの情報は
誤り訂正を受けていないものとする。PCM方式では入
力アナログ信号を標本化した1標本値をデイジタル信号
に変換すると最上位のビツトから順にそのビツトのもつ
重みが軽くなつていくので、伝送路での符号誤りの影響
が小さい下位のビツトは誤り訂正を行なわず、誤り訂正
を上位の必要ビツトに限定する手法が用いられる。この
ようにして上位の必要ビツト数のみ誤り訂正をかけると
、装置規模も大きくすることなく、その分だけ方式的に
複雑でも、ある程度の長さのパースト誤りまで訂正がで
きるたたみこみ符号化による誤り訂正符号化を用いるこ
とができるようになる。本発明は、lビツトのバースト
誤りまで訂正できるたたみこみ符号を使用した方式に関
し、伝送路における長さlビツトをこえる長いバースト
誤りに対しても簡単な変換回路を置くだけで訂正を行な
う方式を提供するものである。たたみ込み符号化による
誤り訂正符号化方式では、符号列の中で拘束長といわれ
る符号長が定義されている。拘束長内でlビツトのバー
スト誤りまでを訂正できるという性質を利用して、本願
の変換方式では、lビツトを単位にして1拘束長以上は
なれたところに相隣れる誤り訂正情報を離れた時間位置
に変換しておいて、誤り訂正復号器で訂正できるように
するものである。具体的には、第2図において、m=A
b(M,a,bはいずれも自然数)とするとき、各フレ
ームのW1は(a−1)フレーム分、W,は(a−2)
フレーム分、W3は(a−3)フレーム分、・・・・・
・,WaはOフレーム分、Wa+1は(a−1)フレー
ム分、Wa+2は(a1)フレーム分、・・・・・・W
ia+j(iは.−1以下の任意の自然数、jはa以下
の任意の自然数)は(a−j)フレーム分遅延させるよ
うな変換を送信側出力点において施す。受信側ではこの
逆の変換を行なつてもとの符号列にもどす。また、各フ
レーム中のw1〜Wmの誤り訂正を行なわない情報とか
、フレーム同期用情報Fなどは変換しない。さらに、本
発明によるバースト誤り訂正方式を具体例によつて分り
やすく説明する。
すなわち、m=12,a−3,b−4の場合を一実施例
として示し、第2図におけるWl,w2,・・・・・・
,Wmの情報系列のみをとり出して考える。第3図は変
換過程を示すタイムチヤート、第4図は送信側変換回路
、第5図は第4図の各部の動作状態を示すタイムチヤー
トである。たたみ込み誤り訂正符号化によつてlビツト
までのバースト誤りの訂正ができるとし、拘束長をal
=31として与えられるとする。第3図中のパルスの位
置表示を一般に(1,j)で示してあるが、これは、第
1フレームの第j語を示す。変換側は、各フレームの第
1,4,7,10語は2フレム分、第2,5,8,フ1
1語は1フレーム分、第3,6,9,12語は0フレー
ム分遅延させる変換を行なうことによりパルス列bを作
つて伝送路に送り出す信号とする。
受信側では受けた信号の中で、各フレームの第1.4,
7,10語はOフレーム分、第2,5,8,11語は1
フレーム分、第2,5,8,11語は1フレーム分、第
3,6,9,12語は2フレーム分の遅延を与える変換
をしてパルス列cを得ると、これはもとのaのパルス列
に等しいものである。このような変換を施すと、例えば
第3図のパルス列bで(1,7)〜(1,6)の上部に
黒線で示す長さのパースト誤りが伝送路に生ずるような
場合、本発明による変換を施さないとlビツトのバース
トまで訂正できる誤り訂正符号器で全く訂正が出来ない
。本発明による上記変換を行なうと、第3図のパルス列
bが受信側でパルス列cの如く変換されパルス列上部に
黒線を示す部分にバースト的な符号プロツクが分散され
る。つまり、1拘束長31の中にlビツトのバースト誤
りが高高1つだけしか存在しなくなり、誤り訂正が可能
となることを示している。第4図は、第3図に示す符号
変換を行なう回路図を示す。
第3図で41はパルス列入力端子、46,47はそれぞ
れ1フレーム分の遅延回路であり、シフトレジスタなど
を用いて構成される。48,49,50は論理積ゲート
、51は論理和ゲート、42,43,44は読み出しパ
ルス入力端子を示す。
第5図は第4図の回路による動作波形を示し、a−gは
それぞれ第4図に示すa−gの位置のパルス波形を示す
。この回路によつて第3図に示すパルス変換が出来るが
、受信側でもとのパルス列を再生する回路も第3図と全
く同じ回路で示され、読み出しパルス入力の順番を送信
側と逆にするだけでよい。本発明の一実施例を示す以上
の方式では、たたみこみ符号化によつて訂正可能なバー
スト長′ビツトと、拘束長が与えられれば、それに基づ
いてaを決めてAfが拘束長より大きくなるようにすれ
ばよいことが分る。
また、本実施例ではパルスの遅延量を語の配列順に規則
正しく与えたが、法則を決めておきさえすれば順番に応
じて適当な遅延量を与える変換方法がありうることも容
易に理解できる。さらに、本発明による変換方法は、第
2図においてkが0の場合にも適用できることは明らか
である。
また、m=Abによつて一般的に示してあるが、拘束長
が1フレームに含まれている誤り訂正情報ビツト数ml
より大きくなるときには、フレーム同期パルスFを必要
なフレーム数だけ大きなフレームを作るような、いわゆ
るマルチフレーム構成をとるような構成にして、それを
新たなフレームとすれば本発明の考え方がそのまま適用
できる。いずれの場合にしても、本発明による変換方法
に対して、付加ビツトを追加する必要が全く無く、伝送
路における長いバースト誤りを簡単な回路によつて訂正
することができる。なお、第3図の具体例でも示したよ
うに、この具体例では最大1フレーム長のバースト誤り
が生じても訂正が出来るというかなり長いバースト誤り
を訂正できる特徴を有する。さらに、各語の遅延量の与
え方は、それらの相対的な量がOから(a−1)フレー
ムの間で、同じ遅延量を割りあたえないような任意の割
りあてに従つても同様な効果が得られることは容易に理
解できる。
【図面の簡単な説明】
第1図は伝送におけるバースト誤りを訂正するための原
理を説明するプロツク図である。 1,6:送信側符号入力端子、2,7:受信側符号出力
端子、5,10:伝送路、3,8:誤り訂正符号器、4
,12:誤り訂正復号器、9,11:パルス配列変換回
路。 第2図はフレーム構成図。 第3図は本発明の誤り訂正を行なう変換の一具体例を示
すタイムチヤートである。a:送信側符号入力パルス列
、b:伝送路パルス列、c:受信側符号出力パルス列。 第4図は本発明の一実施例を示すパルス変換回路図であ
る。 41:送信側パルス列入力端子、42〜44:読み出し
パルス入力端子、45:送信側パルス列出力端子、46
,47:遅延回路、48〜50:論理積ゲート、51:
論理和ゲート。 第5図は本発明の一実施例を示す第4図の回路図に示さ
れる各箇所の動作波形を示す図である。

Claims (1)

  1. 【特許請求の範囲】 1 誤り訂正ビットを含めたlビット(lは1より大き
    い任意の自然数)と、誤り訂正をしないkビット(kは
    0を含まない任意の自然数)の合計(k+l)ビットで
    構成されるm語(m=ab、m、a、bは任意の自然数
    )と、フレーム同期信号用ビット等から1フレームを構
    成して下記項目1)もしくは2)に示すパルス配列変換
    を施して伝送路のパースト誤りを訂正するパルス符号伝
    送方式。 1)1フレーム中のフレーム同期信号用ビットを基準に
    して第(ia+j)番目の語(iはb−1以下の0を含
    む任意の自然数、jはa以下の任意の自然数)の中の誤
    り訂正ビットを含めたlビットを(a−j)フレーム分
    遅延させて、lビットのバースト誤り訂正符号の拘束長
    の中に伝送路のバースト誤りが高々lビット入るようう
    に符号入れかえを行なう変換したのち伝送路に送出し、
    受信側では受信パルス列に対し(ia+j)番目の語の
    中の誤り訂正ビットを含めたlビットを(j−1)フレ
    ーム分遅延させる逆変換を行なうところのパルス配列変
    換。 2)1フレームの中のフレーム同期信号用ビットを基準
    にして、第(ia+1)番目の語から第(ia+a)番
    目の計a個の語中の誤り訂正ビットを含めたa個の1ビ
    ットに対し、各々0、1、……(a−1)フレーム分の
    遅延を、予め定められかつ、a個の語に対し同じ量の遅
    延量を割りあてないような任意の割りあてに従つて遅延
    させて、1ビットのバースト誤り訂正符号の拘束長の中
    に伝送路のバースト誤りが高々1ビット入るように符号
    入れかえを行なう変換したのち伝送路に送出し、受信側
    では受信パルス列の第(ia+1)から第(ia+a)
    番目の1ビット語に対し前記予め定められた変換と逆の
    変換を行なうところのパルス配列変換。
JP14186276A 1976-11-26 1976-11-26 バ−スト誤り訂正方式 Expired JPS5926148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14186276A JPS5926148B2 (ja) 1976-11-26 1976-11-26 バ−スト誤り訂正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14186276A JPS5926148B2 (ja) 1976-11-26 1976-11-26 バ−スト誤り訂正方式

Publications (2)

Publication Number Publication Date
JPS5366306A JPS5366306A (en) 1978-06-13
JPS5926148B2 true JPS5926148B2 (ja) 1984-06-25

Family

ID=15301885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14186276A Expired JPS5926148B2 (ja) 1976-11-26 1976-11-26 バ−スト誤り訂正方式

Country Status (1)

Country Link
JP (1) JPS5926148B2 (ja)

Also Published As

Publication number Publication date
JPS5366306A (en) 1978-06-13

Similar Documents

Publication Publication Date Title
US3988677A (en) Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel
US4063038A (en) Error coding communication terminal interface
EP0681373B1 (en) Convolutional interleaver with reduced memory requirements and address generator therefor
JP2527163B2 (ja) デ−タワ−ド伝送システム
US4769819A (en) Two stage coding method
US5983174A (en) Confidence and frame signal quality determination in a soft decision convolutional decoder
KR100699491B1 (ko) 인터리빙 방법 및 그 장치
CN103380585B (zh) 输入位错误率推定方法及其装置
AU733218B2 (en) Method for decreasing the frame error rate in data transmission in the form of data frames
US7549093B2 (en) Method for changing a depth of an interleaver device or de-interleaver device and corresponding interleaver device and de-interleaver device
EP1841077B1 (en) Interleaving device and method with error protection
US6049903A (en) Digital data error detection and correction system
EP0086482B1 (en) Digital signal communication system
US5365525A (en) Method for reducing bandwidth of a wireline communication path
US6519740B1 (en) Bit detection method in a radio communications system
EP0612166B1 (en) A method and apparatus for error-control coding in a digital data communications system
JPS5926148B2 (ja) バ−スト誤り訂正方式
EP0551646A2 (en) Concatenated block and convolution encoder-decoder
US7103820B2 (en) System and method for interleaving forward error correction code words across multiple communication connections
US20070011588A1 (en) Architecture and method for error detection and correction for data transmission in a network
JPS6364959B2 (ja)
JP2019193185A (ja) インターリーブ方法及び通信システム
KR950010428B1 (ko) 길쌈 부호화 방법
SU1388998A1 (ru) Декодер сверточного кода
WO2013157675A1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템