JPS5926138B2 - Dividing ratio setting device for programmable counter in synthesizer tuner - Google Patents

Dividing ratio setting device for programmable counter in synthesizer tuner

Info

Publication number
JPS5926138B2
JPS5926138B2 JP51008469A JP846976A JPS5926138B2 JP S5926138 B2 JPS5926138 B2 JP S5926138B2 JP 51008469 A JP51008469 A JP 51008469A JP 846976 A JP846976 A JP 846976A JP S5926138 B2 JPS5926138 B2 JP S5926138B2
Authority
JP
Japan
Prior art keywords
light
light emitting
reflector
programmable counter
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51008469A
Other languages
Japanese (ja)
Other versions
JPS5292461A (en
Inventor
文男 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP51008469A priority Critical patent/JPS5926138B2/en
Priority to US05/763,083 priority patent/US4114045A/en
Publication of JPS5292461A publication Critical patent/JPS5292461A/en
Publication of JPS5926138B2 publication Critical patent/JPS5926138B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明はPLL周波数シンセサイザを用いた広帯域走査
型受信機(通称スキャニングレシーバという)において
、希望受信チャンネルをプリセットし、かつ記憶する際
に光学式カードを用いる方式に使用される光学式カード
リーダに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention is used in a wideband scanning receiver (commonly referred to as a scanning receiver) using a PLL frequency synthesizer, in which an optical card is used to preset and store a desired reception channel. This invention relates to an optical card reader.

希望受信チャンネルを予め複数個プリセットしておき、
該プリセットチャンネルを走査して電波の発射されてい
るチャンネルに至ると走査を止めてそのチャンネル電波
を受信することを特徴とするスキャニングレシーバは工
Cの発達に伴うPLLシステムの普及により、従来の水
晶振動子制御方式から、PLL周波数シンセサイザ制御
方式に代わつてきた。この場合、希望チャンネルをプリ
セットし、記憶しておく装置が必要となる。この記憶装
置としてはスイッチメモリ方式、半導体メモリ方式、カ
ードメモリ方式があるが、製品価格及び操作の簡易性か
ら、カードメモリ方式が最も簡便である。なぜなら、無
孔カードに穴を開けること或は有孔カードの穴を塞ぐこ
とによつてデータの書き込みをすれば、カードの差し換
えだけで多くのチャンネルを容易にプリセットできるか
らである。PLL周波数シンセサイザは、上記記憶装置
のカードの穴の有無を2進符号として取出し分周比が決
定される所のプログラマブルカウンタと、基準発振器と
、この発振器からの基準信号と上記プログラマプルカウ
ンタからの出力信号との位相差を検出しそれを電圧の変
化に変換する位相検出器と、上記位相検出器の出力電圧
を積分して平滑するローパスフィルタと、上記フィルタ
よりの出力を制御電圧として受けそれによつて発振周波
数が制御される電圧制御発振器とから成つており、上記
電圧制御発振器の出力を例えばラジオ受信機の局部発振
周波数として利用するものである。
Preset multiple desired reception channels in advance,
The scanning receiver, which scans the preset channels and stops scanning when it reaches a channel where radio waves are being emitted and receives the radio waves from that channel, has been developed over the conventional quartz crystal due to the spread of PLL systems with the development of engineering technology. The oscillator control method has been replaced by the PLL frequency synthesizer control method. In this case, a device is required to preset and store desired channels. This storage device includes a switch memory type, a semiconductor memory type, and a card memory type, but the card memory type is the simplest in terms of product price and ease of operation. This is because if data is written by punching a hole in a non-perforated card or closing the hole in a perforated card, many channels can be easily preset simply by replacing the card. The PLL frequency synthesizer includes a programmable counter from which the frequency division ratio is determined by extracting the presence or absence of a hole in the card of the storage device as a binary code, a reference oscillator, and a reference signal from this oscillator and a signal from the programmable counter. a phase detector that detects the phase difference with the output signal and converts it into a change in voltage; a low-pass filter that integrates and smoothes the output voltage of the phase detector; and a low-pass filter that receives the output from the filter as a control voltage. Therefore, it consists of a voltage controlled oscillator whose oscillation frequency is controlled, and the output of the voltage controlled oscillator is used as the local oscillation frequency of a radio receiver, for example.

本発明は、上記記憶装置即ち光学式カードリーダの改良
に関するものであるが、従来ではmXn(但しm、nは
1以上の整数)例えば16チャンネル×16ビットのメ
モリ部を有するカードに対して、256個の発光素子と
256個の受光素子を必要とし、極めて高価な装置とな
つていた。また、各チヤンネル16ビツトの照射帯域を
1個の発光素子にて照射すれば、発光素子数の減少が図
れるが、その場合発光素子にタングステンランプ等の高
輝度のものが要求され、寿命、発熱等の面で問題があつ
た。本発明の目的は、光学式カードリーダの信頼性及び
寿命を向上させ、かつ安価な装置を提供するにある。
The present invention relates to an improvement of the above storage device, that is, an optical card reader. Conventionally, for a card having a memory section of mXn (where m and n are integers of 1 or more), for example, 16 channels x 16 bits, This required 256 light emitting elements and 256 light receiving elements, making it an extremely expensive device. Furthermore, if each channel's 16-bit irradiation band is irradiated by one light emitting element, the number of light emitting elements can be reduced, but in that case, the light emitting element is required to be of high brightness such as a tungsten lamp, which reduces the lifespan and heat generation. There were problems with this. An object of the present invention is to improve the reliability and lifespan of an optical card reader and to provide an inexpensive device.

本発明の上記目的を達成させるために、カード以前の発
光素子側と、カード以後の発光素子側に夫々工夫を加え
ている。
In order to achieve the above object of the present invention, improvements have been made to the light emitting element before the card and to the light emitting element after the card.

まず、発光素子側では、1個の光源でm個の光源と等価
にするために、1つの入射面とl−m番迄のビツト番号
に相当するm個の反射面とを有した反射器を使用し、1
つの入射面よりの入射光を互いにほマ平行なm個の反射
光に分割する。
First, on the light emitting element side, in order to make one light source equivalent to m light sources, a reflector is used that has one incident surface and m reflecting surfaces corresponding to bit numbers l-m. using 1
The incident light from one incident surface is divided into m reflected lights that are almost parallel to each other.

かかる反射器を所望のnチヤンネル数だけ準備し、一列
に配置する。受光素子側では、受光素子としてCdSを
用いる場合、n><m個のメモリプレンの各ビツトに単
体のCdS素子を設ける代わりに、m個の帯状のCdS
素子を準備し上記各反射器と夫々直交するように配置し
、各チヤンネルの同一番号ビツトの反射面よりの反射光
を1つの素子で受光するようになす。これによりCdS
の数をm個に削減する。このようにすることにより、発
光素子はチヤンネル分の素子数で足りることになり、し
かも反射器にて光源よりの発射光が確実に案内されるた
め、発光素子の輝度を従来程高く必要とせず、低輝度の
LED等が採用可能となり、寿命、原価の点で大きな効
果を奏する。
A desired number of such reflectors for n channels are prepared and arranged in a line. On the light-receiving element side, when using CdS as the light-receiving element, instead of providing a single CdS element for each bit of n><m memory planes, m strips of CdS are used.
Elements are prepared and arranged so as to be perpendicular to each of the reflectors, so that one element receives the reflected light from the reflecting surface of the same numbered bit of each channel. This allows CdS
The number of is reduced to m. By doing this, the number of light emitting elements for each channel is sufficient, and since the light emitted from the light source is reliably guided by the reflector, the brightness of the light emitting elements does not need to be as high as before. , low-brightness LEDs, etc. can be used, which has great effects in terms of lifespan and cost.

また、受光素子は従来のNXm個のCdSがm個に削減
される。以下本発明の実施例を図面に基づいて設明する
Further, in the light receiving element, the conventional NXm CdS is reduced to m. Embodiments of the present invention will be explained below based on the drawings.

第1図は本発明のスキヤニングレシーバの一実施例を示
すプロツク図である。このスキヤニングレシーバは、受
信機部10、PLL周波数シンセサイザ部20、プログ
ラマブルカウンタ25の分周比設定部30の3つのプロ
ツクに大別される。受信機部10は周知の様に、アンテ
ナ1、高周波増幅器2、混合器を含む第1中間周波段3
、第2中間周波段4、低周波増幅器5及びスピーカ6を
含む。PLL周波数シンセサイザ部20において21は
基準発振器であり、22は発振器21からの基準信号と
プログラマブルカウンタ25からの出力信号の位相差を
検出し、それを電圧の変化に変換する位相検出器である
。23は位相検出器22の出力電圧を積分して平滑し、
電圧制御発振器24に直流電圧を供給するローパスフイ
ルタである。
FIG. 1 is a block diagram showing an embodiment of the scanning receiver of the present invention. This scanning receiver is roughly divided into three blocks: a receiver section 10, a PLL frequency synthesizer section 20, and a division ratio setting section 30 for the programmable counter 25. As is well known, the receiver section 10 includes an antenna 1, a high frequency amplifier 2, and a first intermediate frequency stage 3 including a mixer.
, a second intermediate frequency stage 4 , a low frequency amplifier 5 and a speaker 6 . In the PLL frequency synthesizer section 20, 21 is a reference oscillator, and 22 is a phase detector that detects the phase difference between the reference signal from the oscillator 21 and the output signal from the programmable counter 25, and converts it into a change in voltage. 23 integrates and smoothes the output voltage of the phase detector 22;
This is a low-pass filter that supplies DC voltage to the voltage controlled oscillator 24.

電圧制御発振器24は、与えられる制御電圧によつて発
振周波数が制御される発振器であり、この出力周波数F
。は例えば受信機部10の局部発振周波数として利用さ
れる。プログラマブルカウンタ25は分周比(N値)を
任意の整数に設定できるカウンタであり、その複数個の
入力端子251,252,・・・・・25m)に入力さ
れる2進符号によりN値が設定される。ここで位相検出
器22−ローパスフイルタ23一電圧制御発振器24−
プログラマブルカウンタ25による閉ループにおいてP
LLが位相固定した場合、FO=Fi−Nとなることは
周知の通りである。但し)f1は基準発振周波数である
・分周比設定部30は上記プログラマブルカウンタ25
の分周比を設定するためのものであり、発光素子33の
走査を制御するスキヤン制御回路31と、光学式カード
リーダ部32及びスイツチング回路群37に大別され、
上記光学式カードリーダ部32は発光素子群33、反射
器群34、カード35及び受光素子群36を含み、この
カードリーダ部32に本発明が含まれてお9、以下第2
図を用いてカードリーダ部32を説明する。
The voltage controlled oscillator 24 is an oscillator whose oscillation frequency is controlled by the applied control voltage, and this output frequency F
. is used as a local oscillation frequency of the receiver section 10, for example. The programmable counter 25 is a counter whose frequency division ratio (N value) can be set to any integer, and the N value is determined by the binary code input to its multiple input terminals 251, 252, ... 25m). Set. Here, phase detector 22 - low pass filter 23 - voltage controlled oscillator 24 -
In a closed loop with programmable counter 25, P
It is well known that when LL is phase-locked, FO=Fi-N. However, f1 is the reference oscillation frequency. The division ratio setting section 30 is the programmable counter 25.
It is mainly divided into a scan control circuit 31 that controls the scanning of the light emitting element 33, an optical card reader section 32, and a switching circuit group 37.
The optical card reader section 32 includes a light emitting element group 33, a reflector group 34, a card 35, and a light receiving element group 36, and the present invention is included in this card reader section 32.
The card reader section 32 will be explained using figures.

第2図はカードリーダ部32の一実施例の分解斜視図と
、スイツチング回路群37の一実施例回路図を示す。発
光素子331,33,は、チヤンネルの数n個だけ用意
されスキヤン制御回路31によつて順次かつ繰り返し点
灯される。
FIG. 2 shows an exploded perspective view of one embodiment of the card reader section 32 and a circuit diagram of one embodiment of the switching circuit group 37. The light emitting elements 331 and 33 are prepared in n number of channels and are sequentially and repeatedly turned on by the scan control circuit 31.

34,,342,・・・・・・34。34,,342,...34.

は例えばアクリル樹脂等の透光材により形成された反射
器であり各発光素子に対応して互に平行に配置されてい
る。各反射器例えば反射器341は発光素子331a,
・・・・・・331b,・・・・・・が取付けられた入
射面341a,341bと、m個の階段状の反射面34
1−,,341−2・・・・・・34,−.を備えてお
り、入射面34,a,34,bからの入射光をほぼ平行
なm個の反射光に分割する。ここで発光素子331a,
331bは反射器341の両側面部に埋設しているが、
これは反射器341の両側面部に単に対向して配置して
もよい。41は上記反射器341,342・・・・・・
34nと直交するようにm個の帯状の受光素子(例えば
CdS)361,362・・・・・・36rnを備えた
基板であつて、各受光素子の長手方向の両側には、スイ
ツチング回路群37に接続された電極42と電源端子C
cに接続された電極43とが設けられており、縞状の模
様を形成している。
are reflectors made of a transparent material such as acrylic resin, and are arranged parallel to each other in correspondence with each light emitting element. Each reflector, for example, the reflector 341 has a light emitting element 331a,
331b, . . . are attached to the incident surfaces 341a, 341b, and m step-shaped reflective surfaces 34.
1-,,341-2...34,-. It divides the incident light from the incident surfaces 34, a, 34, b into m substantially parallel reflected lights. Here, the light emitting element 331a,
331b is embedded in both sides of the reflector 341,
This may simply be placed opposite to both side surfaces of the reflector 341. 41 is the reflector 341, 342...
The board is provided with m band-shaped light receiving elements (for example, CdS) 361, 362, . The electrode 42 connected to the power terminal C
An electrode 43 connected to c is provided, forming a striped pattern.

スイツチング回路群37はm個のスイツチング回路37
1,372,・・・・・・37[Tlから構成されてい
る。各スイツチング回路は例えば2個のトランジスタ4
4,45を主構成とし、トランジスタ44のベースは上
記電極42に接続され、トランジスタ45のコレクタは
抵抗を介して上記プログラマブルカウンタ25の入力端
子に接続されている。発光素子群33からスイツチング
回路群37までの動作の一例を述べると、例えば発光素
子33,aが点灯し、その光が入射面34,aより反射
器341に入射され、反射面341−,により反射され
ると、その光は受光素子361(CdS)の抵抗値を減
少させ、トランジスタ441を0N1トランジスタ45
1を0FFにするようスイツチング回路371を制御し
、プログラマブルカウンタ25の入力端子251に“0
”の2進符号を入力させる。ここで各受光素子431〜
43[nは後述するカードの各縦1列に対応して設けら
れ、各反射器341〜34。はカードの各横1列に対応
して設けられている。35は縦m列、横n列の孔を穿孔
可能なカードてあつて、これにより反射器群34からの
反射光を透過或い(填断し、プログラマブルカウンタ2
5の各入力端子251,252・・・・・・25n1に
″0゛又は″11の2進符号を入力せしめ、所望の分周
比を設定するものである。
The switching circuit group 37 includes m switching circuits 37.
1,372,...37[Tl]. Each switching circuit consists of two transistors 4, for example.
The base of the transistor 44 is connected to the electrode 42, and the collector of the transistor 45 is connected to the input terminal of the programmable counter 25 via a resistor. To describe an example of the operation from the light emitting element group 33 to the switching circuit group 37, for example, the light emitting element 33,a lights up, the light enters the reflector 341 from the incident surface 34,a, and is reflected by the reflective surfaces 341-, When reflected, the light decreases the resistance value of the light receiving element 361 (CdS) and changes the transistor 441 to the 0N1 transistor 45.
The switching circuit 371 is controlled so that 1 is set to 0FF, and the input terminal 251 of the programmable counter 25 is set to 0.
” is input in binary code.Here, each light receiving element 431~
43 [n denotes reflectors 341 to 34 provided corresponding to each vertical column of cards to be described later. are provided corresponding to each horizontal row of cards. Reference numeral 35 is a card that can be punched with m columns of holes and n columns of holes.
A binary code of "0" or "11" is input to each of the input terminals 251, 252, .

従つて発光素子331,332・・・・・・33nを希
望する周期例えば80msecで順次点滅させる事によ
りカード35の孔の有無検出、スイツチング回路群37
の動作制御及びプログラマブルカウンタ25の分周比決
定により、スキヤニングレシーバの局部発振周波数を制
御することができる。第3図はmを16とした場合の反
射器34の拡大側面図を示し、入射面34,aからの入
射光は反射面34,一,,341−2・・・・・・34
,−8により、入射面341bからの入射光は反射面3
4,−,,34,−10・・・・・・341−16によ
り16個平行な光束に分割されている。
Therefore, by sequentially blinking the light emitting elements 331, 332, .
By controlling the operation of the programmable counter 25 and determining the division ratio of the programmable counter 25, the local oscillation frequency of the scanning receiver can be controlled. FIG. 3 shows an enlarged side view of the reflector 34 when m is 16.
, -8, the incident light from the incident surface 341b is directed to the reflective surface 3
It is divided into 16 parallel light beams by 4, -,,34,-10...341-16.

尚ここで各反射面の角度θは、入射面の位置、反射器の
長さ及び高さ等により設計的に決定される。また反射器
としてアクリル樹脂を、また発光素子としてLEDを使
用した場合、アクリル樹脂の内部表面の全反射する臨界
角1cは、アクリル樹脂の屈折率n(n=1.49、但
しLEDの赤色光の波長λ−6600A)から、が導き
出せるが、上記反射面のうちその角度θが上記臨界角を
越える反射面についてはその反射面にアルミ蒸着等を施
して全反射するようにすればよい。
Note that the angle θ of each reflecting surface is determined by design based on the position of the incident surface, the length and height of the reflector, and the like. In addition, when acrylic resin is used as a reflector and an LED is used as a light emitting element, the critical angle 1c for total reflection on the internal surface of the acrylic resin is the refractive index n of the acrylic resin (n = 1.49, but the red light of the LED can be derived from the wavelength λ-6600A). Among the reflecting surfaces, those whose angle θ exceeds the critical angle may be coated with aluminum vapor deposition or the like to cause total reflection.

また上記実施例では反射器34をその反射面をV形に構
成しているがこれは例えば左方上部から右方下部に傾斜
するテーパ状にしてもよい。この場合には発光素子は反
射器34の一側面部のみに配置される。以上述べたこと
から分るように本発明によれば、上記従来の欠点が解消
でき、光学式カードリーダの信頼性及び寿命の向上が図
れ、かつ安価な光学式カードリーダを得ることができる
Further, in the above embodiment, the reflecting surface of the reflector 34 is configured to be V-shaped, but it may be tapered, for example, from the upper left to the lower right. In this case, the light emitting element is arranged only on one side of the reflector 34. As can be seen from the above, according to the present invention, the above-mentioned conventional drawbacks can be solved, the reliability and life of the optical card reader can be improved, and an inexpensive optical card reader can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のスキヤニングレシーバの一実施例を示
すプロツク図、第2図は第1図のカードリーダ部の分解
斜視図及びスイツチング回路の一実施例回路図、第3図
は第2図の反射器の拡大側面図である。 32・・・・・・光学式カードリーダ部、33・・・・
・・発光素子、34・・・・・・反射器、35・・・・
・・カード、37・・・・・・スイツチング回路群、4
1・・・・・・受光素子基板。
FIG. 1 is a block diagram showing an embodiment of the scanning receiver of the present invention, FIG. 2 is an exploded perspective view of the card reader section of FIG. 1 and a circuit diagram of an embodiment of the switching circuit, and FIG. FIG. 3 is an enlarged side view of the reflector shown in FIG. 32... Optical card reader section, 33...
...Light emitting element, 34...Reflector, 35...
... Card, 37 ... Switching circuit group, 4
1... Light receiving element board.

Claims (1)

【特許請求の範囲】[Claims] 1 スキャン制御回路によつて、一定のスキャニング時
間で順次点灯されるn個の発光素子と、上記各発光素子
と対応して少なくとも1つの入射面とm個の反射面とを
備え、上記各発光素子からの発射光を上記入射面より受
け入れ、上記反射面により互いにほゞ平行なm個の反射
光に分割するn個の反射器と、上記n個の反射器に対し
挿脱自在とされ、上記反射器によるn×m個の反射光を
透過若しくは避断するようにプログラム可能な穴を有す
るカードと、上記反射器と直交し、上記カードを介し得
た各反射器の同一番目の反射面よりの反射光を共通に受
光するm個の受光素子群と、上記各受光素子の動作によ
り2進符号を出力するようになしたm個のスイッチング
回路とを備え、上記スイッチング回路の2進符号を入力
としてプログラマブルカウンタの分周比を決定すること
を特徴とするシンセサイザチューナにおけるプログラマ
ブルカウンタの分周比設定用の光学式カードリーダ。
1 comprising n light emitting elements that are sequentially turned on in a fixed scanning time by a scan control circuit, at least one incident surface and m reflective surfaces corresponding to each of the light emitting elements, and each of the light emitting n reflectors that receive emitted light from the element from the incident surface and divide it into m mutually substantially parallel reflected lights by the reflective surface, and are freely insertable and removable from the n reflectors; a card having holes that are programmable to transmit or block n×m reflected lights from the reflector; and a reflective surface of the same order of each reflector that is perpendicular to the reflector and that can pass through the card. m light-receiving element groups that commonly receive reflected light from each other, and m switching circuits configured to output binary codes by the operation of each of the light-receiving elements; An optical card reader for setting a frequency division ratio of a programmable counter in a synthesizer tuner, characterized in that the frequency division ratio of the programmable counter is determined by inputting .
JP51008469A 1976-01-30 1976-01-30 Dividing ratio setting device for programmable counter in synthesizer tuner Expired JPS5926138B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP51008469A JPS5926138B2 (en) 1976-01-30 1976-01-30 Dividing ratio setting device for programmable counter in synthesizer tuner
US05/763,083 US4114045A (en) 1976-01-30 1977-01-27 Optical card reader for setting frequency division ratio of programmable counter for use in synthesizer tuners

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51008469A JPS5926138B2 (en) 1976-01-30 1976-01-30 Dividing ratio setting device for programmable counter in synthesizer tuner

Publications (2)

Publication Number Publication Date
JPS5292461A JPS5292461A (en) 1977-08-03
JPS5926138B2 true JPS5926138B2 (en) 1984-06-25

Family

ID=11693975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51008469A Expired JPS5926138B2 (en) 1976-01-30 1976-01-30 Dividing ratio setting device for programmable counter in synthesizer tuner

Country Status (1)

Country Link
JP (1) JPS5926138B2 (en)

Also Published As

Publication number Publication date
JPS5292461A (en) 1977-08-03

Similar Documents

Publication Publication Date Title
US7527416B2 (en) Light guide plate with diffraction gratings and backlight module using the same
US20030053310A1 (en) Variable optics spot module
US5397867A (en) Light distribution for illuminated keyboard switches and displays
US8798474B2 (en) Method and apparatus for communication in an illumination system using a liquid lens
JP2004038200A (en) Optically transparent film
GB1309701A (en) Optical-electronic solid-state systems
DE50004336D1 (en) DIGITAL GMSK FILTER
JPS5926138B2 (en) Dividing ratio setting device for programmable counter in synthesizer tuner
US3488485A (en) Area light source
US4114045A (en) Optical card reader for setting frequency division ratio of programmable counter for use in synthesizer tuners
JPS6255973A (en) Led light source
WO2002075995A2 (en) Full spectrum optical communication system and methods thereof
EP0584546B1 (en) Lighting device
KR930702752A (en) Optical memory and optical communication network using same
US2721259A (en) Method and system for signalling having spectral modulation
US3937972A (en) Electromagnetically energized scanning frequency synthesizer
JPS5811766B2 (en) Optical card reader for setting division ratio of programmable counter in synthesizer tuner
JPS54123030A (en) Photometric device
US20050135746A1 (en) Reflective plate and backlight system using same
US5576599A (en) Low EMI high intensity discharge RF driven lamp
CN221408851U (en) Wavelength-adjustable modulator
US6407400B1 (en) High efficiency modulator
US20230366526A1 (en) Optical lens for uniform light-distribution and method of manufacturing same
CN108415172A (en) The radio frequency optics Shared aperture complex target simulator and method of medium transmittance structure
CN117792507A (en) Wavelength-adjustable modulator