JPS592587B2 - yosetsu thiosylate touch - Google Patents
yosetsu thiosylate touchInfo
- Publication number
- JPS592587B2 JPS592587B2 JP8068175A JP8068175A JPS592587B2 JP S592587 B2 JPS592587 B2 JP S592587B2 JP 8068175 A JP8068175 A JP 8068175A JP 8068175 A JP8068175 A JP 8068175A JP S592587 B2 JPS592587 B2 JP S592587B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- torch
- output
- integrator
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
本発明はあらかじめ設定された周期および波形を有する
電気信号に従つて溶接電極をオンレートさせる溶接電極
オンレート装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a welding electrode on-rate device that turns on-rate a welding electrode according to an electrical signal having a preset period and waveform.
溶接電極をオンレートさせる装置としては通常カムその
他の機械的な装置によるものが多く用いられている。As a device for turning the welding electrode on-rate, a cam or other mechanical device is usually used.
しかし機械的な装置によるものではオンレート巾、オン
レート速度、停止時間、停止位置など溶接上特に重要な
諸要素を変更することが困難であり、特に溶接中におい
てこれらの要素を変更することはほとんど不可能であつ
た。本発明は電気信号に従つて溶接電極を追値制御する
ことにより上記諸要素を容易にかつ正確に調整、設定し
得るようにしたオンレート装置を提供するものである。
以下図示の実施例により本発明を詳細に説明する。However, using mechanical devices, it is difficult to change various elements that are particularly important in welding, such as on-rate width, on-rate speed, stopping time, and stopping position, and it is almost impossible to change these elements, especially during welding. It was possible. The present invention provides an on-rate device that allows the above-mentioned elements to be easily and accurately adjusted and set by controlling the welding electrode in accordance with electric signals.
The present invention will be explained in detail below with reference to the illustrated embodiments.
第1図は本発明の一実施例を概略的に示したもので、1
は入力端子1a,1bを有する演算回路、2はスイツチ
回路、3は積分器であり、演算回路1の出力はスイツチ
回路2を介して積分器3に供給されている。FIG. 1 schematically shows an embodiment of the present invention.
1 is an arithmetic circuit having input terminals 1a and 1b, 2 is a switch circuit, and 3 is an integrator.The output of the arithmetic circuit 1 is supplied to the integrator 3 via the switch circuit 2.
4は演算回路1の出力信号を入力として演算回路の出力
が変化したときに予め設定された時間たけ出力を発生す
る両端停止時間設定用のパルス発生器で、このパルス発
生器の出力はスイツチ回路2の制御入力端に加えられ、
スイツチ回路2はパルス発生器からの信号が与えられて
いる間たけ開くように構成されている。Reference numeral 4 designates a pulse generator for setting a stop time at both ends, which receives the output signal of the arithmetic circuit 1 and generates an output for a preset time when the output of the arithmetic circuit changes. added to the control input terminal of 2,
The switch circuit 2 is configured to open only while a signal from the pulse generator is applied.
5は溶接トーチ6のオンレート巾の両端位置を設定する
両端位置設定用信号発生器で、この信号発生器は、オン
レート巾の両端位置に対応する下限設定信号e1と上限
設定信号E2とを出力する。Reference numeral 5 denotes a signal generator for setting both end positions of the on-rate width of the welding torch 6, and this signal generator outputs a lower limit setting signal e1 and an upper limit setting signal E2 corresponding to both end positions of the on-rate width. .
両端位置設定用信号発生器の出力は起動スイツチ7を介
して演算回路1の一方の入力端子1aに与えられ、演算
回路1の他方の入力端子1bには積分器3の出力信号E
xが入力されている。演算回路1は積分器の出力信号E
xのレベルと両端位置設定信号5が出力する2つの設定
信号El,e2のレベルとの大小を比較し、信号1ex
1が設定信号1e11,1e21を超えたことを検出記
憶して符号の異なる2つの信号を交互に出力する。そし
て、演算回路1乃至両端位置設定信号発生器5によジオ
ンレート信号発生回路Aが構成されている。積分器3の
出力側に得られるオンレート信号発生回路Aの出力信号
Ex(積分器3の出力信号)は加え合せ点8を介して溶
接トーチ駆動源9に供給され、この駆動源によりトーチ
6が駆動される。10は溶接トーチ6の移動軸上に設け
られてトーチの位置を検出するトーチ位置検出装置で、
この検出装置から得られる位置検出信号βは加え合せ点
8に負帰環されている。The output of the signal generator for both end position setting is given to one input terminal 1a of the arithmetic circuit 1 via the start switch 7, and the output signal E of the integrator 3 is given to the other input terminal 1b of the arithmetic circuit 1.
x is input. Arithmetic circuit 1 receives integrator output signal E
The level of x and the level of the two setting signals El and e2 output by the both end position setting signal 5 are compared, and the signal 1ex
It is detected and stored that 1 exceeds the setting signals 1e11 and 1e21, and two signals with different signs are alternately output. The arithmetic circuit 1 to both end position setting signal generator 5 constitute a geon rate signal generation circuit A. The output signal Ex of the on-rate signal generation circuit A (output signal of the integrator 3) obtained at the output side of the integrator 3 is supplied to the welding torch drive source 9 via the summing point 8, and the torch 6 is driven by this drive source. Driven. 10 is a torch position detection device provided on the moving axis of the welding torch 6 to detect the position of the torch;
The position detection signal β obtained from this detection device is negatively fed back to the summing point 8.
トーチ位置検出装置10はポテンシヨメータ10aの両
端に2つの直流電源10b,10cの直列回路を並列に
接続したものからなb1直流電源10b,10cの接続
点は接地されている。そしてトーチ6が演算回路1の出
力電圧零に対応する位置にあるときにトーチ位置検出装
置10の出力信号βが零になるように構成されている。
尚トーチ位置検出装置10としてはポテンシヨメータの
外、差動変圧器などの位置検出装置を用いることができ
る。上記の装置において、オンレート開始前は起動スイ
ツチ7を接地側に切換えておく。The torch position detection device 10 is constructed by connecting a series circuit of two DC power supplies 10b and 10c in parallel to both ends of a potentiometer 10a.The connection point of the b1 DC power supplies 10b and 10c is grounded. The configuration is such that when the torch 6 is at a position corresponding to the zero output voltage of the arithmetic circuit 1, the output signal β of the torch position detection device 10 becomes zero.
As the torch position detection device 10, other than a potentiometer, a position detection device such as a differential transformer can be used. In the above device, the start switch 7 is switched to the ground side before starting the on-rate.
この場合積分器3の出力は零となり、トーチ6は零位置
(通常はオンレート巾の中央)にある。オンレートを開
始するために起動スイツチ7を両端位置設定信号発生器
5側に切換えると、信号発生器5の出力信号が演算回路
1に供給され、演算回路1の出力信号はスイツチ回路2
を介して積分器3に供給される。積分器3の出力信号E
xは時間が経過するに従つて一定の上昇速度で信号発生
器5から得られる上限設定信号E2のレベルまで上昇し
てゆき、信号Exの大きさが上限設定信号E2のレベル
を超えると演算回路1の出力信号はその符号を反転する
。この符号の反転によりパルス発生器4が一定時間巾の
パルスを発生し、スイツチ回路2を遮断状態にする。し
たがつて積分器3の出力信号Exのレペルはほぼ上限設
定値E2に保持される。パルス発生器4がパルスの発生
を停止するとスイツチ回路2が導通状態になり、積分器
3には、符号が反転した演算回路1の出力が供給される
。そのため積分器3の出力Exは上限設定信号E2のレ
ベルよジ一定の速度で下降して行き、この出力Exのレ
ベルが下限設定信号e1のレベルよジ低くなると演算回
路1の出力信号の符号が再度反転する。この出力の変化
によりパルス発生器4がパルスを発生してスイツチ2を
遮断状態にし、積分器3の出力Exを下限設定信号e1
のレベルに保持する。一定の時間が経過してパルス発生
器4からの信号が無くなるとスイツチ2が導通状態にな
り、積分器3の出力Exは上限設定信号E2のレベルに
向つて上昇して行く。以下同様の動作が繰り返され、オ
ンレート信号発生回路Aからは、三角波の頭部を切除し
たような台形波状のオンレート信号Exが出力される。
積分器3の出力信号Exは加え合せ点3においてトーチ
位置検出装置10の位置検出信号βと比較され、その差
Ex−βが溶接トーチ駆動源9に供給される。溶接トー
チ駆動源9は差分Ex−βを減少させる方向にトーチ6
を駆動し、これによりトーチ6は積分器3の出力信号E
xに従つて設定されたオンレート巾でオンレート動作す
る。この場合トーチ位置検出装置10の出力でフイード
バツク制御されているため、駆動機構の機械的な遅れが
補償され、トーチ6は信号Exに正確に追従する。第2
図は、第1図におけるオンレート信号発生回路Aの具体
的な実施例を示したものである。In this case, the output of the integrator 3 is zero, and the torch 6 is at the zero position (usually at the center of the on-rate width). When the start switch 7 is switched to the both-end position setting signal generator 5 side to start the on-rate, the output signal of the signal generator 5 is supplied to the arithmetic circuit 1, and the output signal of the arithmetic circuit 1 is supplied to the switch circuit 2.
is supplied to the integrator 3 via. Output signal E of integrator 3
As time passes, x increases at a constant rate of increase up to the level of the upper limit setting signal E2 obtained from the signal generator 5, and when the magnitude of the signal Ex exceeds the level of the upper limit setting signal E2, the arithmetic circuit An output signal of 1 inverts its sign. This reversal of the sign causes the pulse generator 4 to generate a pulse with a constant time width, thereby turning off the switch circuit 2. Therefore, the level of the output signal Ex of the integrator 3 is maintained approximately at the upper limit set value E2. When the pulse generator 4 stops generating pulses, the switch circuit 2 becomes conductive, and the integrator 3 is supplied with the output of the arithmetic circuit 1 whose sign has been inverted. Therefore, the output Ex of the integrator 3 decreases at a constant speed with respect to the level of the upper limit setting signal E2, and when the level of the output Ex becomes lower than the level of the lower limit setting signal e1, the sign of the output signal of the arithmetic circuit 1 changes. Flip again. Due to this change in output, the pulse generator 4 generates a pulse to shut off the switch 2, and the output Ex of the integrator 3 is set to the lower limit setting signal e1.
level. When the signal from the pulse generator 4 disappears after a certain period of time has passed, the switch 2 becomes conductive, and the output Ex of the integrator 3 rises toward the level of the upper limit setting signal E2. Thereafter, similar operations are repeated, and the on-rate signal generation circuit A outputs an on-rate signal Ex in the form of a trapezoidal wave, which looks like the top of a triangular wave has been cut off.
The output signal Ex of the integrator 3 is compared with the position detection signal β of the torch position detection device 10 at the summing point 3, and the difference Ex-β is supplied to the welding torch drive source 9. The welding torch drive source 9 moves the torch 6 in the direction of decreasing the difference Ex-β.
The torch 6 drives the output signal E of the integrator 3.
On-rate operation is performed with an on-rate width set according to x. In this case, since feedback control is performed using the output of the torch position detection device 10, the mechanical delay of the drive mechanism is compensated, and the torch 6 accurately follows the signal Ex. Second
The figure shows a specific embodiment of the on-rate signal generating circuit A shown in FIG.
同図において7は起動スイツチ、101,102は比較
器、103はフリツプフロツプ回路、201,202は
ANDゲート、203はNORゲート、204,205
はスイツチング素子、301は演算回路、401,40
2は停止時間を設定する単一パルス発生器であり1両端
位置設定信号発生器5は下限設定信号e1及び上限設定
信号E2を設定する定電圧源を内蔵している。そして比
較器101,102及びフリツプフロツプ回路103に
より演算回路1が構成さへANDゲート201,202
、NORゲート203、及びスイツチ素子204,20
5にようスイツチ回路2が構成されている。また演算増
巾器301、抵抗R3Ol及びコンデンサC3Olによ
り積分器3が構成され、単一パルス発生器401,40
2にようパルス発生器4が構成されている。第3図は、
第2図の装置の各部の波形を示したもので、同図aはフ
リップフロップ回路103のQ端子の出力波形(演算回
路1の出力波形)を示し、同図bは演算増巾器301の
出力信号Ex(積分器の出力信号)の波形を示している
。In the figure, 7 is a start switch, 101, 102 are comparators, 103 is a flip-flop circuit, 201, 202 are AND gates, 203 is a NOR gate, 204, 205
is a switching element, 301 is an arithmetic circuit, 401, 40
Reference numeral 2 denotes a single pulse generator for setting a stop time, and 1 both-end position setting signal generator 5 has a built-in constant voltage source for setting a lower limit setting signal e1 and an upper limit setting signal E2. The comparators 101 and 102 and the flip-flop circuit 103 constitute an arithmetic circuit 1.AND gates 201 and 202
, NOR gate 203, and switch elements 204, 20
5, a switch circuit 2 is constructed. Further, an integrator 3 is configured by an operational amplifier 301, a resistor R3Ol, and a capacitor C3Ol, and single pulse generators 401, 40
A pulse generator 4 is constructed as shown in FIG. Figure 3 shows
The waveforms of each part of the device shown in FIG. 2 are shown. FIG. The waveform of the output signal Ex (output signal of the integrator) is shown.
また同図cは単一パネル発生器402の出力波形を示し
、同図dは単一パルス発生器401の出力を示している
。図中e1及びE2はそれぞれ下限設定信号の電圧値及
び上限設定信号の電圧値を示し、TPlはそれぞれ、コ
ンデンサC4O2と可変抵抗VR4O2及びコンデンサ
C4Olと可変抵抗VR4O2によつて定まる上限及び
下限停止時間を示している。先ず、第2図の装置におい
て、起動スイツチ7が両端位置設定信号発生器5側に切
換えられて定常動作状態となつた場合を考える。Further, FIG. 3C shows the output waveform of the single panel generator 402, and FIG. 1D shows the output of the single pulse generator 401. In the figure, e1 and E2 indicate the voltage value of the lower limit setting signal and the voltage value of the upper limit setting signal, respectively, and TPl is the upper limit and lower limit stop time determined by capacitor C4O2 and variable resistor VR4O2, and capacitor C4Ol and variable resistor VR4O2, respectively. It shows. First, let us consider the case in which the start switch 7 is switched to the both-end position setting signal generator 5 side in the apparatus shown in FIG. 2 to enter a steady operating state.
今フリツブフロツプ回路103のQ端子の出力レベルが
トリガレベル(以後Hレベルという。)、Q端子の出力
レベルが非トリガレベル(以後Lレベルという。)であ
り1パルス発生器401,402の出力レベルが無電圧
出力レベル(以下Lレベルという。)であつたとすると
、NORゲート203の出力レベルはHレベル、したが
つてANDゲート201の出力レベルもHレベルとなり
、ANDゲート202の出力レベルはLレベルとなる。
この結果スイツチ素子204及び205はそれぞれ導通
及び非導通となう、電源電圧−1ev1がコンデンサC
3Ol、抵抗R3Ol及び演算増巾器301からなる積
分器に加えられる。増巾器301の出力電圧(積分器の
出力電圧)Exは時間の経過とともにEx={1ev1
/(C3Ol・R3Ol)}tなる式(t=0でEx=
Oとした場合)に従つて第3図bに示すように増加して
行く。この出力Exが上限設定信号電圧E2を超えると
比較器102の出力はLレベルからHレベルになる。こ
の極性変化により、単一パルス発生器402はC4O2
・VR4O2によつて定まる一定時間巾のパルスを発生
する。したがつてANDゲート201,202及びM犯
ゲート203はいずれもLレベルの出力となD1スイツ
チ素子204.205はフリツプフロツプ回路の安定状
態の如何に拘らず非導通、即ち出力電圧が零になる。そ
のため単一パルス発生器402のパルス出力が継続して
いる時間TPlの間は積分回路の入力は遮断さへ積分器
の出力電圧Exは上限設定信号電圧E2を少し超えた値
に保持される。この時間TPlはトーチがオンレート巾
の一端で停止する上限停止時間である。一方比較器10
2の出力が前記のようにHレベルに変化したことにより
フリツプフロツプ回路103のセツト端子Sに比較器1
01のLレベル、りセツト端子Rに比較器102のHレ
ベル信号が供給されるため、このフリツプフロツプ回路
の出力端子QがLレベルにまた出力端子QがHレベルに
変化する。Q4O2・VR4O2によつて設定された時
間が経過した後単一パルス発生器402の出力パルスが
消滅すると再びNORゲート203の出力がHレベルと
な9、今度はANDゲート201の出力がLレベル、A
NDゲート202の出力がHレベルとなD1スイツチ素
子204及び205がそれぞれ非導通及び導通して電源
電圧+Ievlが積分回路に供給される。したがつて出
力電圧Exは第3図bに示すように上限設定信号E2を
少し超えた値から時定数C3Ol・R3Olによ)次第
に減少する。出力電圧Exが減少して下限設定電圧e1
より低くなると比較器101の出力はLレベルからHレ
ベルに変化し、単一パルス発生器401はC4Ol・V
R4Olによつて定まる一定時間巾のパルスを発生する
。このためNORゲート203の出力がLレベル、AN
Dゲート201,202の出力がいずれもLレベルとな
9、スイツチ素子204,205はいずれも非導通とな
る。したがつてパルス発生器401のパルスが継続して
いる期間TP2はフリツプフロツプ回路103の安定状
態の如何に拘らず積分回路の入力は遮断され、出力電圧
Exは下限設定信号電圧e1を少し下つた値に保持され
る。この時間T,2はトーチがオンレート巾の他端で停
止する下限停止時間である。一方、前記のように比較器
101の出力がHレベルになつているが、このときすで
に出力Exは上限設定信号電圧E2よ勺低くなつている
から比較器102の出力はLレベルとなつており1フリ
ツプフロツプ回路103の出力端子QがHレベルとなる
。C4Ol・VR4Olにより設定された時間が経過し
てパルス発生器401の出力がLレベルになるとNOR
ゲート203の出力がHレベルになわ、ANDゲート2
01及び202がそれぞれHレベル及びLレベルとなつ
て第3図bに示すように出力Exは下限設定信号電圧e
1から上限設定信号電圧E2に向つて次第に上昇して行
く。以後同様の動作が繰)返され、第3図bに示すよう
な平担部を有する台形波状の出力信号を得る。次に第2
図の回路において起動スイツチ7を両端位置設定信号発
生器5側に切換えてオンレート動作を開始するとき、即
ち前記した定常状態に入る前の状態を考える。最初スイ
ツチ7が接地側に接続されている間は、比較器101,
102の設定電圧が零であるので、積分器の出力電圧E
xも零である。スイツチ7を信号発生器5側に接続した
瞬間は比較器101,102にそれぞれ設定電圧El,
e2が印加される。このとき出力Exはまた零であるか
ら比較器101の出力はスイツチ7が接地されていたと
きのLレベルからHレベルになD1比較器102の出力
はLレベルのままである。したがつてパルス発生器40
1はC4Ol・VR4Olにより定まる一定時間パルス
を発生し、この間ANDゲート201,202、及びN
ORゲート203の出力はLレベルとなる。したがつて
スイツチ素子204,205はともに非導通となジ、出
力Exは一定時間零のままに保持される。(第3図b参
照。)C4Ol・VR4Olによ勺定まる一定時間が経
過した後パルス発生器401の出力はLレベルに戻ジ、
NORゲート203及びANDゲート201の出力はH
レベル、ANDゲート202の出力はLレベルになつて
スイツチ素子204及び205はそれぞれ導通及び非導
通となる。その結集積分器の出力ExはC3Ol・R3
Olにより定まる上昇速度で上限設定値E2まで上昇し
、以後は前述の定常動作に入る。したがつてスイツチ7
を信号発生器5側に切換えた場合の出力信号Exの波形
は、第3図bに示すように一定期間零レベルを保持した
後台形状に変形する波形となる。Now, the output level of the Q terminal of the flip-flop circuit 103 is a trigger level (hereinafter referred to as H level), the output level of the Q terminal is a non-trigger level (hereinafter referred to as L level), and the output level of the 1-pulse generators 401 and 402 is Assuming that the output level is at a no-voltage output level (hereinafter referred to as L level), the output level of NOR gate 203 is H level, and therefore the output level of AND gate 201 is also H level, and the output level of AND gate 202 is L level. Become.
As a result, the switch elements 204 and 205 become conductive and non-conductive, respectively.
3Ol, resistor R3Ol, and an operational amplifier 301. The output voltage of the amplifier 301 (output voltage of the integrator) Ex becomes Ex={1ev1 with the passage of time.
/(C3Ol・R3Ol)}t (at t=0, Ex=
0), it increases as shown in FIG. 3b. When this output Ex exceeds the upper limit setting signal voltage E2, the output of the comparator 102 changes from L level to H level. This polarity change causes the single pulse generator 402 to
- Generates a pulse with a fixed time width determined by VR4O2. Therefore, the AND gates 201, 202 and the M gate 203 all output L level, and the D1 switch elements 204 and 205 are non-conductive, that is, the output voltage becomes zero, regardless of the stable state of the flip-flop circuit. Therefore, during the time period TP1 during which the pulse output of the single pulse generator 402 continues, the input to the integrating circuit is cut off, and the output voltage Ex of the integrator is held at a value slightly exceeding the upper limit setting signal voltage E2. This time TPl is the upper limit stop time at which the torch stops at one end of the on-rate width. On the other hand, comparator 10
As the output of the flip-flop circuit 103 changes to the H level as described above, the output of the comparator 1 is connected to the set terminal S of the flip-flop circuit 103.
Since the H level signal of the comparator 102 is supplied to the reset terminal R, the output terminal Q of this flip-flop circuit changes to the L level and the output terminal Q changes to the H level. When the output pulse of the single pulse generator 402 disappears after the time set by Q4O2 and VR4O2 has passed, the output of the NOR gate 203 becomes H level again9, and this time the output of the AND gate 201 becomes L level. A
When the output of the ND gate 202 is at H level, the D1 switch elements 204 and 205 are rendered non-conductive and conductive, respectively, and the power supply voltage +Ievl is supplied to the integrating circuit. Therefore, as shown in FIG. 3b, the output voltage Ex gradually decreases from a value slightly exceeding the upper limit setting signal E2 (by the time constants C3Ol and R3Ol). Output voltage Ex decreases to lower limit setting voltage e1
When the voltage becomes lower, the output of the comparator 101 changes from L level to H level, and the single pulse generator 401 outputs C4Ol·V.
A pulse with a constant time width determined by R4Ol is generated. Therefore, the output of NOR gate 203 is at L level, and AN
The outputs of D gates 201 and 202 are both at L level 9, and switch elements 204 and 205 are both non-conductive. Therefore, during the period TP2 during which the pulse from the pulse generator 401 continues, the input to the integrating circuit is cut off regardless of the stable state of the flip-flop circuit 103, and the output voltage Ex remains at a value slightly lower than the lower limit setting signal voltage e1. is maintained. This time T,2 is the lower limit stop time at which the torch stops at the other end of the on-rate width. On the other hand, as mentioned above, the output of the comparator 101 is at the H level, but at this time the output Ex has already become much lower than the upper limit setting signal voltage E2, so the output of the comparator 102 is at the L level. The output terminal Q of the flip-flop circuit 103 becomes H level. When the time set by C4Ol and VR4Ol has passed and the output of the pulse generator 401 becomes L level, the NOR
The output of gate 203 is at H level, AND gate 2
01 and 202 go to H level and L level, respectively, and the output Ex reaches the lower limit setting signal voltage e as shown in FIG. 3b.
It gradually increases from 1 to the upper limit setting signal voltage E2. Thereafter, the same operation is repeated to obtain a trapezoidal waveform output signal having a flat portion as shown in FIG. 3b. Then the second
In the circuit shown in the figure, consider the situation when the start switch 7 is switched to the side of the both-end position setting signal generator 5 to start the on-rate operation, that is, the state before entering the above-mentioned steady state. While the switch 7 is initially connected to the ground side, the comparator 101,
Since the set voltage of 102 is zero, the output voltage of the integrator E
x is also zero. At the moment when the switch 7 is connected to the signal generator 5 side, the set voltage El,
e2 is applied. At this time, since the output Ex is again zero, the output of the comparator 101 changes from the L level when the switch 7 was grounded to the H level, and the output of the D1 comparator 102 remains at the L level. Therefore, the pulse generator 40
1 generates a pulse for a certain period of time determined by C4Ol and VR4Ol, and during this time the AND gates 201, 202 and N
The output of OR gate 203 becomes L level. Therefore, both switch elements 204 and 205 are rendered non-conductive, and the output Ex remains zero for a certain period of time. (See Figure 3b.) After a certain period of time determined by C4Ol and VR4Ol has elapsed, the output of the pulse generator 401 returns to the L level.
The outputs of NOR gate 203 and AND gate 201 are H.
The output of AND gate 202 becomes L level, and switch elements 204 and 205 become conductive and non-conductive, respectively. The output Ex of the integrated integrator is C3Ol・R3
It rises to the upper limit set value E2 at a rising speed determined by Ol, and thereafter enters the above-mentioned steady operation. Therefore switch 7
When the output signal Ex is switched to the signal generator 5 side, the waveform of the output signal Ex becomes a waveform that maintains the zero level for a certain period of time and then deforms into a trapezoidal shape, as shown in FIG. 3b.
このようなオンレート信号発生回路を第1図の装置に用
いると、溶接開始前に中央で停止していた溶接トーチ6
が溶接開始後も一定時間中央位置に保たれたままで溶接
が行なわれ、その後定常のオンレート動作に入つて溶接
が進行することになる。オンレート動作を停止させる場
合には、スイツチ7を接地側に切換える。When such an on-rate signal generation circuit is used in the apparatus shown in Fig. 1, the welding torch 6 that has stopped at the center before welding starts
Even after welding has started, welding is performed while being maintained at the center position for a certain period of time, and then the welding begins in a steady on-rate operation and welding progresses. To stop the on-rate operation, switch 7 is switched to the ground side.
この場合比較器101,102の設定電圧が零になるの
でExが零になD1トーチは中央位置で停止する。尚こ
のトーチの停止位置は、El,e2および10b,10
cの設定によつてはオンレート振巾の中央にはならない
が、上記の説明では便宜上すべて中央位置と表現した。
第4図は第1図におけるオンレート信号発生回路Aの他
の実施例を示したもので、同図においてR,rは起動ス
イツチ7,7と連動するスイツチ、403,404は単
一パルス発生器、104,105は比較器、11は内部
に設定電圧E3及びE4を得る定電圧源を有する途中停
止位置設定信号発生器である。In this case, since the set voltages of the comparators 101 and 102 become zero, Ex becomes zero and the D1 torch stops at the center position. The stopping positions of this torch are El, e2 and 10b, 10
Depending on the setting of c, it may not be at the center of the on-rate amplitude, but in the above explanation, for convenience, it is all expressed as the center position.
FIG. 4 shows another embodiment of the on-rate signal generating circuit A in FIG. , 104 and 105 are comparators, and 11 is an intermediate stop position setting signal generator having a constant voltage source for obtaining set voltages E3 and E4 therein.
比較器104,105は信号発生器11の出力と信号E
xとを入力とし、パルス発生器403,404はそれぞ
れ比較器104,105の出力を入力とする。またこの
実施例ではNORゲート203が4つの入力端子を有し
、これらの入力端子にパルス発生器401乃至404の
出力が入力されている。その他の点は第2図と同様であ
る。第4図の回路を用いた場合の出力信号Exの波形は
第5図に示す通ジになる。Comparators 104 and 105 output the output of the signal generator 11 and the signal E.
x is input, and pulse generators 403 and 404 receive outputs of comparators 104 and 105, respectively. Further, in this embodiment, the NOR gate 203 has four input terminals, and the outputs of the pulse generators 401 to 404 are input to these input terminals. Other points are the same as in FIG. When the circuit shown in FIG. 4 is used, the waveform of the output signal Ex becomes the waveform shown in FIG.
同図に示すように、出力信号ExがC3Ol・R3Ol
によつて定まる上昇速度により次第に上昇して途中停止
位置設定電圧E4に達すると比較器105の出力がHレ
ベルになる。パルス発生器404はC4O4・VR4O
4によう定まる一定時間Tp4(途中停止期間)の間パ
ルスを発生し、この間Exは上昇を中断する。時間TP
4l)S経過した後パルス発生器404の出力が零にな
るとExは再び上昇を続け、上限設定信号電圧E2を超
えると再びC4O2・VR4O2によジ定まる時間TP
lの間停止する。時間TPlが経過した後、第2図につ
いて説明したのと同様の動作によりExは下降を始め、
途中停止位置設定電圧E3に達すると比較器104の出
力がHレベルとなつてパルス発生器403はC4O3・
VR4O3によう定まる一定時間TP3(途中停止時間
)の間パルスを発生し、この間Exは下降を中断する。
期間T,?く経過するとExは再び下降を続け、Exが
下限設定信号電圧e1よりも低くなると再びC4Ol・
VR4Olによリ定まる時間TP2の間Exの変化が停
止する。時間TP2が経過すると、Exは再び上昇を始
め、以後同様な動作が繰ジ返される。したがつて第4図
の回路を用いると、オンレート振巾の両端及び中間位置
で一定期間トーチを停止させるオンレート信号を得るこ
とができる。As shown in the figure, the output signal Ex is C3Ol/R3Ol
The output of the comparator 105 becomes H level when it gradually increases at a rising speed determined by and reaches the intermediate stop position setting voltage E4. Pulse generator 404 is C4O4/VR4O
A pulse is generated for a certain period of time Tp4 (intermediate stop period) determined as shown in FIG. 4, and Ex interrupts rising during this period. Time TP
4l) After S elapses, when the output of the pulse generator 404 becomes zero, Ex continues to rise again, and when it exceeds the upper limit setting signal voltage E2, the time TP is determined by C4O2 and VR4O2 again.
Stop for l. After the time TPl has elapsed, Ex begins to fall by the same operation as explained in connection with FIG.
When the intermediate stop position setting voltage E3 is reached, the output of the comparator 104 becomes H level and the pulse generator 403 outputs C4O3.
A pulse is generated for a certain period of time TP3 (intermediate stop time) determined as VR4O3, and during this period Ex interrupts its descent.
Period T? After a while, Ex continues to fall again, and when Ex becomes lower than the lower limit setting signal voltage e1, C4Ol・
The change in Ex stops for a time TP2 determined by VR4Ol. After time TP2 has elapsed, Ex begins to rise again, and the same operation is repeated thereafter. Therefore, using the circuit of FIG. 4, it is possible to obtain an on-rate signal that stops the torch for a fixed period of time at both ends and in the middle of the on-rate amplitude.
第2図及び第4図において、上限及び下限設定信号e1
及びE2のレベルを変更することによりオンレート振巾
を変更することができ、途中停止位置設定信号E3,e
4を変えることにより途中停止位置を変更することがで
きる。またC4Ol・VR4Ol及びC4O2・VR4
O2をそれぞれ変えることによう両端停止時間を変更す
ることができ、C4O3・VR4O3及びC4O4・V
R4O4をそれぞれ変化させることにより途中位置停止
時間を変更することができる。尚第1図において起動ス
イツチ7は必らずしも両端位置設定信号発生器5と演算
回路1との間に設ける必要はなく、オンレート開始時の
動作が多少不規則になることが許容される場合には、演
算回路1とスイツチ回路2との間、スイツチ回路2と積
分器3との間、積分器3と加え合せ点8との間、加え合
せ点8と溶接トーチ駆動源9との間等に設けることもで
きる。In FIG. 2 and FIG. 4, the upper limit and lower limit setting signal e1
By changing the level of E2 and E2, the on-rate amplitude can be changed, and the intermediate stop position setting signal E3, e
By changing 4, the intermediate stop position can be changed. Also C4Ol・VR4Ol and C4O2・VR4
By changing O2, the stop time at both ends can be changed, and C4O3/VR4O3 and C4O4/V
By changing R4O4, the intermediate position stop time can be changed. In FIG. 1, the start switch 7 does not necessarily need to be provided between the both-end position setting signal generator 5 and the arithmetic circuit 1, and it is allowed that the operation at the start of the on-rate becomes somewhat irregular. In this case, between the arithmetic circuit 1 and the switch circuit 2, between the switch circuit 2 and the integrator 3, between the integrator 3 and the summing point 8, and between the summing point 8 and the welding torch drive source 9. It can also be provided between the two.
また溶接トーチ駆動源9は電気信号によジ溶接トーチ6
をオンレート運動させ得るものであればよく、増巾器と
電動機を組合せたもの、または流量制御弁と流体シリン
ダを組合せたものなどを使用することができる。第2図
及び第4図においては、単一パルス発生器401及び4
02の入力信号を比較器101及び102から得るよう
にしているが、これらの入力信号をフリツプフロツプ回
路103のQ端子及びQ端子から得るようにしてもよい
。更に、ゲート回路及びスイツチング回路は、第2図及
び第4図に示した構成に限定されるものではなく、種々
の変形を行なうことができるのは勿論である。In addition, the welding torch drive source 9 drives the welding torch 6 by an electric signal.
Any device that can cause on-rate movement can be used, such as a combination of an amplifier and an electric motor, or a combination of a flow rate control valve and a fluid cylinder. In FIGS. 2 and 4, single pulse generators 401 and 4
Although the input signals of 02 are obtained from the comparators 101 and 102, these input signals may also be obtained from the Q terminal and the Q terminal of the flip-flop circuit 103. Further, the gate circuit and the switching circuit are not limited to the configurations shown in FIGS. 2 and 4, and can of course be modified in various ways.
以上のように、本発明の装置によれば、オンレート巾、
停止時間、停止位置、オンレート速度など溶接上重要な
要素をすべて電気的に制御できるので調整が容易且つ正
確であり1また機械的装置においては不可能であつたこ
れらの諸要素の遠隔制御が可能になるため自動化を容易
に実現できる利点がある。As described above, according to the device of the present invention, the on-rate width,
Since all important welding elements such as stop time, stop position, and on-rate speed can be controlled electrically, adjustment is easy and accurate.1 Also, these various elements can be controlled remotely, which was not possible with mechanical devices. This has the advantage that automation can be easily realized.
更に溶接途中においても、溶接を中断することなく各要
素の設定変更を行なうことができるので、円周溶接の各
溶接姿勢におけるオンレート条件のプログラム制御も可
能となる。Furthermore, even during welding, the settings of each element can be changed without interrupting welding, so it is also possible to programmatically control the on-rate conditions in each welding position during circumferential welding.
第1図は本発明の一実施例の構成図、第2図は第1図の
実施例におけるオンレート信号発生回路の具体的な実施
例を示す接続図、第3図は第2図の各部の波形図、第4
図はオンレート信号発生回路の他の実施例を示す接続図
、第5図は第4図の実施例の出力波形図である。
1・・・演算回路、2・・・スイツチ回路、3・・・積
分器、4・・・パルス発生器、5・・・両端位置設定信
号発生器、6・・・溶接トーチ、7・・・起動スイツチ
、8・・・加え合せ点、9・・・溶接トーチ駆動源、1
0・・・トーチ位置検出器、101,102,104,
105・・・比較器、103・・・フリツプフロツプ回
路、201,202・・・ANDゲート、203・・・
NORゲート、204,205・・・スイツチ素子、3
01・・・演算増巾器、401,402,403,40
4・・・単一パルス発生器、501・・・両端停止位置
設定信号発生器、502・・・中間停止位置設定信号発
生器。Fig. 1 is a configuration diagram of an embodiment of the present invention, Fig. 2 is a connection diagram showing a specific embodiment of the on-rate signal generation circuit in the embodiment of Fig. 1, and Fig. 3 shows the various parts of Fig. 2. Waveform diagram, 4th
This figure is a connection diagram showing another embodiment of the on-rate signal generating circuit, and FIG. 5 is an output waveform diagram of the embodiment of FIG. 4. DESCRIPTION OF SYMBOLS 1... Arithmetic circuit, 2... Switch circuit, 3... Integrator, 4... Pulse generator, 5... Both end position setting signal generator, 6... Welding torch, 7...・Start switch, 8... Addition point, 9... Welding torch drive source, 1
0...Torch position detector, 101, 102, 104,
105... Comparator, 103... Flip-flop circuit, 201, 202... AND gate, 203...
NOR gate, 204, 205... switch element, 3
01... Arithmetic amplifier, 401, 402, 403, 40
4...Single pulse generator, 501...Both end stop position setting signal generator, 502...Intermediate stop position setting signal generator.
Claims (1)
の移動軸上に設けられたトーチ位置検出器と、前記トー
チの移動速度に対応させてあらかじめ設定された時定数
により出力電圧を増減させる積分器と、前記トーチの振
巾の両端位置にそれぞれ対応させてあらかじめ設定され
た2つの設定信号と前記積分器の出力信号との大小を比
較し前記積分器の出力信号レベルが前記設定信号の信号
レベルを超えたことを検出記憶して符号の異なる2信号
を交互に出力する演算回路と、前記演算回路の出力信号
が変化したとき前記トーチの両端位置における停止時間
に対応させてあらかじめ設定された時間だけ信号を出力
する両端停止時間設定用のパルス発生器と、前記パルス
発生器の出力信号が入力されたときに前記演算回路から
前記積分器に供給される信号を遮断するスイッチ回路と
を具備し、前記積分器の出力信号と前記トーチ位置検出
器の出力信号との差信号を前記駆動源に供給することを
特徴とする溶接トーチオシレート装置。 2 溶接トーチを往復移動させる駆動源と、前記トーチ
の移動軸上に設けられたトーチ位置検出器と、前記トー
チの移動速度に対応させてあらかじめ設定された時定数
により出力電圧を増減させる積分器と、前記トーチの振
巾の両端位置にそれぞれ対応させてあらかじめ設定され
た2つの設定信号と前記積分器の出力信号との大小を比
較し前記積分器の出力信号レベルが前記設定信号の信号
レベルを超えたことを検出記憶して符号の異なる2信号
を交互に出力する演算回路と、前記演算回路の出力信号
が変化したとき前記トーチの両端位置における停止時間
に対応させてあらかじめ設定された時間だけ信号を出力
する両端停止時間設定用のパルス発生器と、前記パルス
発生器の出力信号が入力されたときに前記演算回路から
前記積分器に供給される信号を遮断するスイッチ回路と
、前記積分器の出力信号と溶接トーチの振巾の途中停止
位置に対応させてあらかじめ設定された信号との大小を
比較する比較器と、前記比較器の出力信号が変化したと
きに前記トーチの途中停止時間に対応させてあらかじめ
設定された時間だけ信号を出力する途中停止時間設定用
のパルス発生器とを具備し、前記積分器の出力信号と前
記トーチ位置検出器の出力信号との差信号を前記駆動源
に供給し且つ前記途中停止時間設定用のパルス発生器の
出力信号の存続期間中は前記溶接トーチをオシレート振
巾の途中位置において停止させることを特徴とする溶接
トーチオシレー装置。[Scope of Claims] 1. A drive source for reciprocating the welding torch, a torch position detector provided on the moving axis of the torch, and an output based on a time constant set in advance in accordance with the moving speed of the torch. The output signal level of the integrator is determined by comparing the magnitude of the output signal of the integrator with an integrator that increases or decreases the voltage, and two setting signals preset corresponding to both end positions of the torch's amplitude, respectively. an arithmetic circuit that detects and stores that the signal level of the set signal has been exceeded and alternately outputs two signals with different signs; and an arithmetic circuit that detects and stores that the signal level of the setting signal has been exceeded and alternately outputs two signals with different signs; a pulse generator for setting a both-end stop time that outputs a signal for a preset time, and a signal that is supplied from the arithmetic circuit to the integrator when the output signal of the pulse generator is input. A welding torch oscillation device comprising: a switch circuit, and supplying a difference signal between an output signal of the integrator and an output signal of the torch position detector to the drive source. 2. A drive source that reciprocates the welding torch, a torch position detector provided on the moving axis of the torch, and an integrator that increases or decreases the output voltage according to a preset time constant corresponding to the moving speed of the torch. Then, the magnitude of the output signal of the integrator is compared with two setting signals preset corresponding to the positions of both ends of the swing width of the torch, and the output signal level of the integrator is determined to be the signal level of the setting signal. an arithmetic circuit that detects and memorizes the fact that the torch has exceeded the limit and alternately outputs two signals with different signs; and a preset time corresponding to the stop time at both end positions of the torch when the output signal of the arithmetic circuit changes. a pulse generator for setting a both-end stop time that outputs a signal for the integrator; a comparator that compares the magnitude of the output signal of the welding torch with a preset signal corresponding to the intermediate stop position of the welding torch's swing width; and a pulse generator for setting an intermediate stop time that outputs a signal for a preset time corresponding to the pulse generator. A welding torch oscillation device, characterized in that the welding torch is stopped at an intermediate position of the oscillation amplitude during the duration of the output signal of the pulse generator for setting the intermediate stop time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8068175A JPS592587B2 (en) | 1975-06-30 | 1975-06-30 | yosetsu thiosylate touch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8068175A JPS592587B2 (en) | 1975-06-30 | 1975-06-30 | yosetsu thiosylate touch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS524448A JPS524448A (en) | 1977-01-13 |
JPS592587B2 true JPS592587B2 (en) | 1984-01-19 |
Family
ID=13725079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8068175A Expired JPS592587B2 (en) | 1975-06-30 | 1975-06-30 | yosetsu thiosylate touch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS592587B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112991U (en) * | 1984-12-28 | 1986-07-17 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737569U (en) * | 1981-07-16 | 1982-02-27 |
-
1975
- 1975-06-30 JP JP8068175A patent/JPS592587B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112991U (en) * | 1984-12-28 | 1986-07-17 |
Also Published As
Publication number | Publication date |
---|---|
JPS524448A (en) | 1977-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950031392A (en) | Motor control unit | |
US20140145649A1 (en) | Driving apparatus of vibration-type actuator, method of controlling driving vibration-type actuator, and image pickup apparatus | |
US3402338A (en) | Controller for a dc or universal motor utilizing static switching elements | |
US4121141A (en) | D.C. motor speed control circuitry | |
JPS592587B2 (en) | yosetsu thiosylate touch | |
US3581175A (en) | Speed control circuit with two voltage sources to enable precise speed control over a large speed range | |
US3586943A (en) | Torch oscillating system | |
Kapadiya et al. | Study and implementation of dc drive using pic16f877a microcontroller | |
SU1649688A1 (en) | Device for controlling operation of electric-arc furnace | |
JPS6160752B2 (en) | ||
US3441828A (en) | Scr phase responsive power control circuit having extended analog range | |
JP7173540B2 (en) | Piezoelectric inertia rotation mechanism and driving unit used therefor | |
JP2843411B2 (en) | DC motor constant speed controller | |
JP2778709B2 (en) | Interrupter type motor controller | |
KR900009637Y1 (en) | Arrangement for starting stepping motor | |
JPS634434B2 (en) | ||
JP2008079395A (en) | Drive controller of vibration actuator, lens barrel and camera | |
SU1192095A1 (en) | Device for controlling velocity of induction motor | |
SU561997A1 (en) | Device for frequency-phase control of the average speed of the magnetic tape | |
JPS62171491A (en) | Pwm driving device for dc motor | |
JPH01255482A (en) | Power source for ultrasonic motor | |
SU632995A1 (en) | Device for control of oscillation frequency of electromagnetic vibration-exciting apparatus | |
JP2743404B2 (en) | Ultrasonic motor drive controller | |
SU668792A1 (en) | Gap automatic stabilization device | |
SU455429A1 (en) | Device for pulse over-excitation of a hysteresis motor |