JPS59255A - Modem testing system - Google Patents

Modem testing system

Info

Publication number
JPS59255A
JPS59255A JP57109302A JP10930282A JPS59255A JP S59255 A JPS59255 A JP S59255A JP 57109302 A JP57109302 A JP 57109302A JP 10930282 A JP10930282 A JP 10930282A JP S59255 A JPS59255 A JP S59255A
Authority
JP
Japan
Prior art keywords
modem
signal
circuit
slave station
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57109302A
Other languages
Japanese (ja)
Inventor
Takuro Ito
卓郎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57109302A priority Critical patent/JPS59255A/en
Publication of JPS59255A publication Critical patent/JPS59255A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To search efficiently a fault of an MODEM, by detecting an error of a test pattern sent from a slave station, in a main station MODEM and testing all slave station MODEMs by an operation of once from the main station MODEM. CONSTITUTION:In a main station MODEM 1, a modulating signal of a test pattern from slave station MODEMs 2, 3 and 4 is demodulated by a demodulating circuit 13, and thereafter, is inputted to a bit error detecting circuit 9, and a bit error of the test pattern is detected. Also, as for the demodulating signal, the test pattern end is detected 8, and by its output, the MODEM 1 sends an address signal which adds ''1'' to the previous address, to a slave station, and sends out the test pattern from the slave station. As a result, the MODEM 1 receives successively up to the test pattern designated by the maximum setting signal from the slave station, and detects a bit error. Also, by controlling the circuit 7, the MODEM 1 repeats the slave station MODEM of an address 1 through 4, designates it many times and can detect the bit error.

Description

【発明の詳細な説明】 本発明は変復調装置の試験方式に関する。[Detailed description of the invention] The present invention relates to a test method for a modem device.

従来、変復調装置(以丁モ、デムと略称する)を遠隔操
作により試験する方式としては、主局モデムから子局モ
デムに対して制御信号を送出し、子局モデムではこれを
検出することにょシループパックを形成した後、主局モ
デムからテストパターンを送信し、子局モデムで折返さ
れて来るテストパターンの誤りを検出する方式が採用さ
れていた。
Conventionally, the method of remotely testing modem equipment (abbreviated as DM) is to send a control signal from the main station modem to the slave station modem, and the slave station modem detects this signal. After forming a loop pack, a test pattern was sent from the master modem, and errors in the test pattern returned by the slave modem were detected.

また子局モデムのアドレス設定は、主局モデムのスイッ
チによシそのつど手動で設定する方式が採用されていた
Furthermore, the addresses of the slave modems were manually set each time using a switch on the master modem.

しかしながら従来の方式においては、子局モデムでルー
プバックを形成した後、試験を行なうので、マルチポイ
ント構成の回線においては主局モデムにおいて子局モデ
ムのアドレスを一局ごとに手動で切シ替えていたので全
局の試験を行なうのに時間がかかった。また、ループバ
ックを形成するので、モデムの実際の使用形態と異なっ
た形で試験を行なうことにな力、障害探求の効率が良く
ない欠点があった。
However, in the conventional method, the test is performed after forming a loopback with the slave station modem, so in a multi-point configuration line, the master station modem must manually switch the address of the slave station modem for each station. Therefore, it took a long time to test all stations. In addition, since a loopback is formed, it is difficult to conduct tests in a manner different from the modem's actual use, and there is a drawback that fault finding is not efficient.

本発明の目的は上記の欠点を除去し、モデムをループバ
ックすることなしに、実際の使用形態に則した形でかつ
一度の操作により、マルチボ・インド回線のすべての子
局モデムを自動的に試験する変復調装置試験方式を提供
することにある。
The object of the present invention is to eliminate the above-mentioned drawbacks and to automatically switch all the slave modems of a multi-point Indian line without looping back the modems, in a manner consistent with the actual usage, and in a single operation. An object of the present invention is to provide a modem test method for testing.

本発明は、主局変復調装置から、試験開始又は終了を意
味する試験制御信号、子局変復調装置のアドレスを指定
するための一番目のアドレス情報を送出し、一番目の子
局変復調装置においては、前記試験開始を意味する試験
制御信号およびアドレス情報を検出した際に、主局変復
調装置にテストパターンを送出し、主局変復調装置にお
いてこのテストバター/の誤りを検出し、さらにアドレ
ス情報を変更して別の子局変復調装置に該アドレス情報
を送出する手順によp自動的にすべての子局変復調装置
の試験を行なうことが可能な変復調装置試験方式である
According to the present invention, a test control signal indicating the start or end of a test and first address information for specifying the address of a slave station modem are sent from a master station modem, and in the first slave station modem, , when detecting the test control signal and address information indicating the start of the test, sends a test pattern to the main station modem, detects an error in this test butter / in the main station modem, and further changes the address information. This is a modulation/demodulation device testing method that can automatically test all of the slave station modulation/demodulation devices by sending the address information to another slave station modulation/demodulation device.

次に本発明による変復調装置の試験方式について図面を
参照して説明する。
Next, a test method for a modem according to the present invention will be explained with reference to the drawings.

第1図は本発明の実施例をブロック図によシ示したもの
で、図中1は主局モデム、2〜4は子局モデム、5はシ
ーケンス制御回路、6は試験制御信号発生回路、7はア
ドレス信号発生回路、8はテストパターン終了検出回路
、9はビット誤り検出回路、10はゲート回路、11は
選択回路、12は変調回路、13は復調回路、14は変
調回路、15は復調回路 16は選択回路、17はテス
トパターン発生回路、18は試験制御信号検出回路、1
9はアドレス信号検出回路、20はゲート回路である0
特にaは、主局モデム1への送信データ入力信号、bは
子局アドレスの最大値設定信号、Cは試験を開始、終了
させるための制御信号、dはエラー検出信号、eは主局
モデム1からの受信データ出力信号、if、i3,14
は子局モデム2゜3.4からの受信データ出力信号・u
2.H3,u4は子局モデム2,3.4の自局アドレス
設定信号V2. V3. V4は子局モデム2,3.4
への送信データ入力信号である。通常は主局1に入力さ
れるデータ入力信号aを変調回路12で変調し、子局モ
デム2,3.4へ送出し、子局モデムで復調して受信出
力信号”2+ 13t t4を得る。子局モデム2 、
3 、4に入力されるデータ入力信号v2.v3゜v4
変調回路14で変調し、主局モデムへ送出し主局モデム
ではこれを復調回路13で復調して受信データ出力信号
eを得ることにより、マルチポイント回線でデータ伝送
が行なわれている。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which 1 is a main station modem, 2 to 4 are slave station modems, 5 is a sequence control circuit, 6 is a test control signal generation circuit, 7 is an address signal generation circuit, 8 is a test pattern end detection circuit, 9 is a bit error detection circuit, 10 is a gate circuit, 11 is a selection circuit, 12 is a modulation circuit, 13 is a demodulation circuit, 14 is a modulation circuit, and 15 is a demodulation circuit. Circuit 16 is a selection circuit, 17 is a test pattern generation circuit, 18 is a test control signal detection circuit, 1
9 is an address signal detection circuit, 20 is a gate circuit 0
In particular, a is a transmission data input signal to the main station modem 1, b is a slave station address maximum value setting signal, C is a control signal for starting and ending the test, d is an error detection signal, and e is a main station modem Received data output signal from 1, if, i3, 14
is the received data output signal from slave station modem 2゜3.4・u
2. H3, u4 are the local station address setting signals V2.4 of slave station modems 2, 3.4. V3. V4 is slave station modem 2, 3.4
This is the data input signal to be sent to. Normally, the data input signal a input to the main station 1 is modulated by the modulation circuit 12, sent to the slave station modems 2, 3.4, and demodulated by the slave station modems to obtain the received output signal "2+13t t4." Slave modem 2,
3 and 4, the data input signal v2. v3゜v4
The modulation circuit 14 modulates the signal, the signal is sent to the main station modem, and the main station modem demodulates it in the demodulation circuit 13 to obtain a received data output signal e, thereby performing data transmission over a multipoint line.

上記の構成において試験は主局モデムlから起動される
。起動は子局アドレスの最大値設定信号すによって子局
モデムの最大数Nを指定した後、制御信号CをONにす
ることによシ行なう。これによシ−ケンス制御回路5が
動作し、制御信号jにより選択回路11に入力する信号
を試験制御信号発生回路6に切シ替えると同時にゲート
回路10を制御して受信データ出力信号eをOFF状態
に設定する。さらに制御信号fによシ試験制御信号発生
回路6に対して試験開始信号を発生するよう指定する。
In the above configuration, the test is initiated from the main station modem l. Activation is performed by turning on the control signal C after specifying the maximum number N of slave station modems using the maximum value setting signal of the slave station address. This activates the sequence control circuit 5, which switches the signal input to the selection circuit 11 to the test control signal generation circuit 6 using the control signal j, and at the same time controls the gate circuit 10 to output the received data output signal e. Set to OFF state. Furthermore, the control signal f instructs the test control signal generation circuit 6 to generate a test start signal.

試験開始信号としては例えばスクランブラによ多発生さ
れるランダムパターンを使用することができる。
As the test start signal, for example, a random pattern frequently generated by a scrambler can be used.

つぎにシーケンス制御回路5は一定時間後、制御信号f
をOFFにし試験開始信号を停止させるとともに制御信
号gによりアドレス信号発生回路7に対してアドレス1
を意味するアドレス信号を発生するよう指示する。アド
レス信号としては例えばJIS  C6220による情
報交換用符号を使用することができる。上記試験開始信
号、アドレス信号は選択回路11を通して変調回路12
に入力され、伝送路mに送出される。
Next, the sequence control circuit 5 receives the control signal f after a certain period of time.
is turned OFF, the test start signal is stopped, and the control signal g is used to send the address 1 to the address signal generation circuit 7.
Instructs to generate an address signal meaning . As the address signal, for example, an information exchange code according to JIS C6220 can be used. The test start signal and address signal are passed through the selection circuit 11 to the modulation circuit 12.
and sent out to transmission path m.

一方、子局モデムにおいては、前記主局モデムからの信
号は復調回路15で復調され試験制御信号検出回路18
、アドレス信号検出回路19ゲート回路20に入力され
る。
On the other hand, in the slave station modem, the signal from the master station modem is demodulated by the demodulation circuit 15 and the test control signal detection circuit 18
, address signal detection circuit 19 is input to gate circuit 20.

試験制御信号検出回路18は主局モデムからの試験開始
信号を検出すると制御信号0によりゲート回路20f:
制御して、受信データ出力信号(t2゜13、14)を
OFFに設定する。また制御信号0は選択回路16おも
制御し変調回路への入力を送信データ入力信号(v21
V31V4)  からテストパターン発生回路17の出
力に切シ換える。さらにアドレス信号検出回路19は、
試験開始信号に続くアドレス信号を検出し、そのアドレ
スが自局アドレス設定信号(■2+v3+v4)と一致
していれば制御信号pによりテストパターン発生回路1
゛7にテストパターンを発生するよう指示する。これに
よシテストパターンが変調回路14に入力され、主局モ
デムに対して、テストパターンの変調信号が送出される
ことになる。
When the test control signal detection circuit 18 detects the test start signal from the main station modem, the gate circuit 20f is activated by the control signal 0:
control to set the received data output signal (t2°13, 14) to OFF. Furthermore, the control signal 0 mainly controls the selection circuit 16 and transmits the input data input signal (v21) to the modulation circuit.
V31V4) to the output of the test pattern generation circuit 17. Furthermore, the address signal detection circuit 19
The address signal following the test start signal is detected, and if the address matches the local station address setting signal (■2+v3+v4), the test pattern generation circuit 1 is activated by the control signal p.
7 is instructed to generate a test pattern. As a result, the test pattern is input to the modulation circuit 14, and a modulated signal of the test pattern is sent to the main station modem.

また、アドレス信号検出回路19は一定時間後にはテス
トパターン発生回路17に対して、テストパターンの送
出を停止するよう指示する。なお、主局モデムからのア
ドレスが子局モデムにおける自局アドレス設定信号(v
2+v3+Va)と一致しない場合は制御信号pがアク
ティブにならずテストパターンの送出は行なわれない。
Further, the address signal detection circuit 19 instructs the test pattern generation circuit 17 to stop transmitting the test pattern after a certain period of time. Note that the address from the main station modem is the local station address setting signal (v
2+v3+Va), the control signal p does not become active and no test pattern is sent.

一方、主局モデムにおいては、子局モデムからのテスト
パターンの変調信号は復調回路13で復調された後、ビ
ット誤シ検出回路9に入力されテストパターンのビット
誤りを検出する。さらに復調信号はテストパターン終了
検出回路8にも入力終了を検出すると、制御信号りによ
りシーケンス制御回路5にそれを知らせる。シーケンス
制御回路5はこれによシ、制御信号gをブrしてアドレ
ス信号発生回路7に対して先に発生したアドレスに対し
て+1したアドレス信号を発生するよう指示を与える。
On the other hand, in the main station modem, the test pattern modulation signal from the slave station modem is demodulated by the demodulation circuit 13 and then input to the bit error detection circuit 9 to detect bit errors in the test pattern. Further, when the test pattern end detection circuit 8 detects the end of the input of the demodulated signal, it notifies the sequence control circuit 5 of this by means of a control signal. Accordingly, the sequence control circuit 5 outputs the control signal g and instructs the address signal generation circuit 7 to generate an address signal that is +1 higher than the previously generated address.

これにより主局モデム1から子局モデムに対してアドレ
ス2を指定するアドレス信号が送出され、子局モデム3
がアドレス2に設定されていれば該モデムが子局モデム
2について先に説明したのと同様に主局モデムlに対し
てテストパターンの送出を行なう。このようにして主局
モデム1は子局アドレスの最大値設定信号すによって指
定されたアドレス(N)まで順次アドレス信号を送出し
、該当子局モデムからのテストパターンを受信してエラ
ービットの検出を行なうことができる。
As a result, an address signal specifying address 2 is sent from the master modem 1 to the slave modem, and the slave modem 3
If is set to address 2, the modem sends a test pattern to the master station modem 1 in the same way as described above for the slave station modem 2. In this way, the main station modem 1 sequentially sends out address signals up to the address (N) specified by the maximum value setting signal of the slave station address, receives the test pattern from the corresponding slave station modem, and detects error bits. can be done.

さらにシーケンス制御回路5において、アドレスNの次
にアドレス1を発生するようアドレス信号発生回路を制
御すれば、アドレス1からアドレスNまでの子局モデム
をくり返し伺回も指定してビット誤りを測定することが
可能となる。
Furthermore, if the sequence control circuit 5 controls the address signal generation circuit to generate address 1 after address N, bit errors can be measured by specifying that the slave station modem from address 1 to address N be visited repeatedly. becomes possible.

次にこの試験を停止する場合は主局モデム1の制御信号
C′f、OFFにすることによシ行なうことができる。
Next, this test can be stopped by turning off the control signal C'f of the main station modem 1.

すなわち、シーケンス制御回路5は制御信号CがOFF
になりたことによシ、制御信号fにより試験制御信号発
生回路6に対して試験終了信号全発生するよう指示を与
える。これにより試験終了信号がすべての子局モデムに
対して送信される。試験終了信号としてはたとえは試験
開始信号の極性を反転したランダムノくターン等を使用
することができる。
That is, in the sequence control circuit 5, the control signal C is OFF.
Now, the control signal f instructs the test control signal generation circuit 6 to generate all test end signals. As a result, a test end signal is transmitted to all slave station modems. As the test end signal, it is possible to use, for example, a random turn with the polarity of the test start signal reversed.

さらにシーケンス制御回路5は一定時間後、制御信号j
によ)選択回路11に対しその入力を送信データ入力信
号aに切り換えるよう指示し、ゲート回路10を制御し
復調回路13の出力を受信データ出力信号eに出力させ
る。これによル主局モデム1は試験開始前の状態に復旧
する。
Furthermore, the sequence control circuit 5 outputs the control signal j after a certain period of time.
) The selection circuit 11 is instructed to switch its input to the transmission data input signal a, and the gate circuit 10 is controlled to output the output of the demodulation circuit 13 as the reception data output signal e. This restores the main station modem 1 to the state before the start of the test.

一方、子局モデムは主局モデムからの試験終了信号を試
験制御信号検出回路18にて検出し選択回路16に対し
て変調回路14の入力を送信データ入力信号(V2+V
3+v4)に切り換え、またゲート回路20を制御して
復調回路の出力が受信データ出力信号(j2+ ta+
 t4)に出力されるようにする。これによジすべでの
子局モデムは試験開始前の状態に復旧することができる
On the other hand, the slave station modem detects the test end signal from the master station modem in the test control signal detection circuit 18 and transmits the input of the modulation circuit 14 to the selection circuit 16 as the data input signal (V2+V
3+v4) and also controls the gate circuit 20 so that the output of the demodulation circuit becomes the received data output signal (j2+ta+
t4). This allows all slave station modems to be restored to the state they were in before the test started.

以上説明したように本発明によれば、子局モデムをルー
プバックすることなく、モデムを実際の使用時と同様な
形態で試験することができ、また主局モデムから1度の
操作ですべての子局モデムを試験することができるので
モデムの障害探求の作業効率を大幅に上昇することがで
きる効果がある。
As explained above, according to the present invention, a modem can be tested in the same manner as when it is actually used without looping back the slave modem, and all tests can be performed in one operation from the master modem. Since the slave station modem can be tested, it has the effect of greatly increasing the efficiency of finding faults in the modem.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 1・・・・主局モデム、2,3.4  ・・・子局モデ
ム、5・・・シーケン7制御回路、6・・・・・・試験
制御信号発生回路、7・ ・・・アドレス信号発生回路
、8・・・・・・テストパターン終了検出回路、9・・
・・・・ビット誤υ検出回路、10・・・・・ゲート回
路、11・・・・・・選択回路、12 ・・変調回路、
13・・・・・・復−回路、14・・・・・変調回路、
15・・・・・・復調回路、16・・・・−・選択回路
、17・・・・・テストパターン発生回路、18・・・
・・・試験制御信号検出回路、19・・・・・・アドレ
ス信号検出回路、20・・・・・ゲート回路。
FIG. 1 is a block diagram showing one embodiment of the present invention. 1...Main station modem, 2,3.4...Slave station modem, 5...Sequence 7 control circuit, 6...Test control signal generation circuit, 7...Address signal Generation circuit, 8...Test pattern end detection circuit, 9...
... Bit error υ detection circuit, 10 ... Gate circuit, 11 ... Selection circuit, 12 ... Modulation circuit,
13...Decoder circuit, 14...Modulation circuit,
15... Demodulation circuit, 16...- Selection circuit, 17... Test pattern generation circuit, 18...
... Test control signal detection circuit, 19 ... Address signal detection circuit, 20 ... Gate circuit.

Claims (1)

【特許請求の範囲】[Claims] マルチポイントの回線構成で変復調装置を使用してデー
タ伝送を行なうシステムにおいて、主局変復調装置に、
試験開始および終了を意味する試験制御信号および子局
変復調装置のアドレスを指定するためのアドレス情報の
発生手段と、子局変復調装置からのテストパターンを受
信し、該テストパターンの誤pを検出する手段と、テス
トパターンの受信終了によシ前記アドレス情報を変更す
る手段とを備え、子局変復調装置に、主局変復調装置か
らの試験制御信号およびアドレス情報を検出する手段と
、テストパターンを発生し、主局変復調装置に送信する
手段とを備えたことを特徴とする変復調装置試験方式。
In a system that uses a modem to transmit data in a multi-point line configuration, the main station modem,
A means for generating test control signals indicating the start and end of the test and address information for specifying the address of the slave station modem device, receiving a test pattern from the slave station modem device, and detecting an error p in the test pattern. and means for changing the address information upon completion of reception of the test pattern, and means for detecting the test control signal and address information from the master station modem and demodulator in the slave station modem, and generating the test pattern. and means for transmitting data to the main station modem/demodulator.
JP57109302A 1982-06-25 1982-06-25 Modem testing system Pending JPS59255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57109302A JPS59255A (en) 1982-06-25 1982-06-25 Modem testing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57109302A JPS59255A (en) 1982-06-25 1982-06-25 Modem testing system

Publications (1)

Publication Number Publication Date
JPS59255A true JPS59255A (en) 1984-01-05

Family

ID=14506739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57109302A Pending JPS59255A (en) 1982-06-25 1982-06-25 Modem testing system

Country Status (1)

Country Link
JP (1) JPS59255A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267952A (en) * 1985-09-19 1987-03-27 Hitachi Electronics Eng Co Ltd Communication circuit fault generating system
JPS6267951A (en) * 1985-09-19 1987-03-27 Hitachi Electronics Eng Co Ltd Communication circuit fault generating device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267952A (en) * 1985-09-19 1987-03-27 Hitachi Electronics Eng Co Ltd Communication circuit fault generating system
JPS6267951A (en) * 1985-09-19 1987-03-27 Hitachi Electronics Eng Co Ltd Communication circuit fault generating device

Similar Documents

Publication Publication Date Title
US4435704A (en) Loop transmission system
US4271514A (en) Loopback test for data transmission paths
JPS59175242A (en) Arq transmitting system
KR940006362A (en) Dual communication control
JPS59255A (en) Modem testing system
JPS5890849A (en) Encryption test equipment
US3427589A (en) On-line delivery of data messages from a transmitter to receivers on the same multistation line
JPH07264263A (en) Serial communication interface device
JPS609250A (en) Communication control system
JPS61163761A (en) Modem testing system
JPH0526851Y2 (en)
JPS623629B2 (en)
JPH0583328A (en) Data receiver
JPH04137940A (en) Transmitter-receiver
JPS5851651A (en) Remote diagnostic system
US3591719A (en) Automatic program test circuit for data sets
JPS624030B2 (en)
JPS5922479A (en) Facsimile device
JPH02182051A (en) Communication abnormality detector
JPS6239582B2 (en)
JPS62171349A (en) Communication control equipment
JPH0353642A (en) Asynchronous serial data transmitter and transmission system and transmission method for same
JPH0716193B2 (en) Power-off detection method for modulator / demodulator
JPH04337936A (en) Transmission/reception system
JPH0451617A (en) Loop back test control system for transmission path