JPS5924353A - Method and apparatus for testing action with computer - Google Patents

Method and apparatus for testing action with computer

Info

Publication number
JPS5924353A
JPS5924353A JP58125362A JP12536283A JPS5924353A JP S5924353 A JPS5924353 A JP S5924353A JP 58125362 A JP58125362 A JP 58125362A JP 12536283 A JP12536283 A JP 12536283A JP S5924353 A JPS5924353 A JP S5924353A
Authority
JP
Japan
Prior art keywords
computer
signal
control
test
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58125362A
Other languages
Japanese (ja)
Other versions
JPH0644244B2 (en
Inventor
アルフレツド・シユミツト
ウオルフラム・ペエテイヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAN AG
Original Assignee
MAN Maschinenfabrik Augsburg Nuernberg AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAN Maschinenfabrik Augsburg Nuernberg AG filed Critical MAN Maschinenfabrik Augsburg Nuernberg AG
Publication of JPS5924353A publication Critical patent/JPS5924353A/en
Publication of JPH0644244B2 publication Critical patent/JPH0644244B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385Random or pseudo-random test pattern
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はプロセスの記憶制御監視に対する計算機の動作
試験のための装置蚤こ関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an apparatus flea for operational testing of computers for process storage control monitoring.

マイクロ計算機番こサポートされる記憶システムおよび
制御システムは今や多くの分野で応用され、高い安全性
の要求を満足している。
Microcomputer-supported storage and control systems are now applied in many fields and meet high security requirements.

誤りの場合のあとプロセスを安全性の理由から直接切っ
てはいけないことまたは有効性の理由から切らないとい
うことはプロセス1ことりては重要な問題である。この
課題は一般に制御系および記憶系lこ冗長性を装入する
ことによって解決される0その課題は二つまたはそれ以
上の無関係の動作チャンネルケ有するシステムであり、
システムは制御任務または記憶任務を満足させ、マイク
ロ計算機は切換え記憶、監視および誤りの局在化を動作
チャンネルのな′l))で担当する0 安全性の概念は、il′算機が誤りなしに働くかぎり、
誤りは制御チャンネルにおいて識別され、正しい感応に
よりて制御装置1Ittこ対して、計算機を安全な状態
にすることができるということである。
It is an important issue in process 1 that the process should not be cut directly for safety reasons or for effectiveness reasons after an error case. This problem is generally solved by introducing redundancy in the control and storage systems; the problem is in systems with two or more unrelated operating channels;
The system satisfies the control or storage task, and the microcomputer is responsible for switching storage, monitoring and error localization in the operating channels. As long as you work for
The error is identified on the control channel and a correct reaction allows the control unit 1Itt to bring the computer into a safe state.

動作の安全性はしかもなおここでは最終的に計′算機に
おこりつる誤り発生源に関係している。計算機の故障は
時間的fこ限定され、(たとえば、回路網の故障、クロ
ストーク)、または残ること暑こなる(m成部品の故障
)。
Operational safety, moreover, is here concerned with the sources of error that ultimately occur in the computer. Computer failures may be limited in time (eg, circuitry failure, crosstalk) or persistent (component failure).

代表的な誤り動作は計算機の停止(システムサイクルの
故障)を生じることになる。計算機が無限の循環で運転
されるときにはデータ誤りをこまってとくに動的をこ一
定のビットの組み合せに関係した欠陥のある演算装置に
よっては命令(たとえば比較)はもはや正しく遂行され
ない。ソフトウェア蚤こおける変更によって、なおソフ
トウェア冗長性(こおいて、欠陥あるプログラム記憶装
置によってももはや正しく遂行されない。
A typical erroneous operation will result in a computer shutdown (system cycle failure). When a computer is operated in infinite cycles, data errors occur such that commands (e.g., comparisons) can no longer be executed correctly due to defective arithmetic units associated with certain bit combinations, especially dynamic ones. Changes in the software inventory also result in software redundancy (where even a defective program storage device can no longer be correctly implemented).

相互に監視する二つまたはそれ以上の財界機(マルチプ
ロセサーシステム)もりてしかもなお大きな支出のもと
て一般的に転換の7)−ドウエアおよびソフトウェアが
系統的な誤りの禁止に対して要求されるので動作の安全
性を高めることができる。(クネルンシールドによる論
文、RTP1981.8巻)。
7) It is common for two or more business machines (multiprocessor systems) to monitor each other and at even greater expense to convert software and software required to prevent systematic errors. This increases the safety of operation. (Article by Kunernshield, RTP 1981.8 volume).

一般的応用においてしかもなお接続されたプロセスの状
Q、lはとくに論理的状態(例えば切換位り限界1[1
1報知器)によってなお連続的な容暖で?きこまれる。
In general applications, the states Q, l of the connected processes are especially logical states (e.g. switching position limit 1[1
1 alarm) with still continuous temperature? I can hear it.

多くの計算機のItt4 ′1f11はビットモデルの
水Qfささいな比較によって再検査されるだけでな(む
しろ広範な補助的ソフトウェア手続によりて肖検査され
るので多プロセスシステムの応用性に広く組西込まれる
Itt4'1f11 of many computers is not only re-examined by a trivial comparison of the bit-model water Qf (rather, it is profile-examined by a wide range of auxiliary software procedures, so that it can be widely incorporated into the applicability of multi-process systems). It will be done.

誤り安全性の理由から一つの制御装置とそれに接続する
ところの一1固の計算機は容A1こ制御でき、製造り川
も開発費用からも有利である。簡単なそれ(こ対し通常
便用される方法はウォッチドッグ(番犬)(こよるもの
である。ウォッチドッグは周期的な時間窓の間で計II
!、機から常に一定な通知を期待rるものである。計n
機が全般的に作動している力)どうか、計n機が本質的
な動作において正しく1・f−動しCいないかどうか重
要な安全性の命令が正しく実行していないかどうかを一
般的番こ試験することができる。たいてい再トリガー可
能な反転手段をもつ監視機構の(ウォッチドッグ)切換
によって誤りの存在するときにはじめて両方に識別され
る(ライフシグナルの停止)。しかもなおこの装置は通
常の誤り可能で故障しもしくはそれはただ不十分な確率
で識別される。切換の故障はこの種の主な制御切換で追
加的に自分自身で気がつかないで残る。
For reasons of error safety, one control device and eleven computers connected to it can control a total of A1, which is advantageous in terms of manufacturing and development costs. A simpler and more commonly used method is to use a watchdog.
! , they always expect constant notifications from the machine. Total n
In general, determine whether the machine is operating properly in essential operations, whether critical safety commands are not being carried out correctly, and whether the machine is operating properly in its essential operations. Can be tested. The presence of a fault is only recognized to both parties (stopping of the life signal) by switching the monitoring mechanism (watchdog), which usually has retriggerable reversal means. Moreover, this device is usually error-prone and failures or failures are only identified with insufficient probability. Switching failures can additionally remain unnoticed in main control switching of this type.

しかし、まさに重要な安全性の応用のとき個人および装
置により危険を加えることは最大できるかぎり確率で除
去されねばならないしすべてのこの故障の識別は放棄で
きないし、たん督こ補助的な問題を方向づけするハード
ウェアの監視によって達成可能である。
However, in precisely critical safety applications the hazards posed by individuals and equipment must be eliminated with the greatest possible probability, and the identification of all this failure cannot be abandoned, nor can the directing of auxiliary problems be avoided. This can be achieved through hardware monitoring.

本発明はwt 8機が重要な安全性の課題に対してプロ
セスの記憶およびプロセスの監視のときに最高の危険度
(個人的損害)を考慮に入れることができるように計算
機の包括的な監視を可能とし、できるかぎり僅小な製造
技術的支出のもとではじめに言及した技術の方法を開発
するというvIA題をもっている。
The invention provides comprehensive monitoring of the computer so that wt8 machines can take into account the highest degree of risk (personal damage) when storing and monitoring processes for important safety issues. The objective of the vIA is to develop a method of the technology mentioned at the outset, making it possible to do so with the lowest possible manufacturing outlay.

その課題は本発明によれば特許請求の範囲第1項の特徴
部の方法番こよって解決される〇本発明による方法は計
算機もしくはマイクロ計R,機の本質的な動作を周期的
に監視せしめる・そのと1!!誤りの発生の際安全な位
置に監視装置をもたらすことができる。この方法はとく
に一般的に応用可能であり、さらに計算機の任意の自己
テスト手続が有効な監視方法によりて保霞されるという
畏所を有する。
According to the present invention, the problem is solved by the method of the characterizing part of claim 1. The method according to the present invention enables the computer or micrometer R to periodically monitor the essential operation of the machine.・And 1! ! The monitoring device can be brought to a safe location in the event of an error. This method has a particularly general applicability and furthermore has the advantage that any self-testing procedures of the computer are safeguarded by an effective monitoring method.

受取り信号を通じて計算機は制御装置の充分に動的な運
用法をよりどころにして識別するeその結果、独立的な
二重誤りを除去して誤りに安全な監視システムが作り出
されるのである。
Through the received signals, the computer relies on and identifies the fully dynamic operation of the control device, so that independent double errors are eliminated and a fault-proof monitoring system is created.

高い安全性の水準と誤り状態に対するすみやかな応答は
そのつとのプロセスで計′11.機の干渉がたんに制御
1^号と試験(11号との比較を行ってその際誤りのな
い命令ではその干渉は制御信号と試験信号との一致醤こ
おいてのみ効果的になり達成される。
A high level of security and prompt response to error conditions are guaranteed in the process. The interference of the machine is only effective when the control signal and the test signal are compared with the test signal (No. 11). Ru.

計算機の誤り動作がプロセスに影響を及ぼすことを防止
する。このことは重要な安全性のプロセス応用のとき蚤
こ単一チャンネルの計p機系の導入を可能とする。
Prevent erroneous computer operations from affecting processes. This allows the introduction of a single channel gage system in critical safety process applications.

本発明の構成によればデジタルな試験語が試験イ計号と
してと(に計算機の処理言@幅において設定される。そ
の形成に対しては、たん等こ非常に簡単なハードウェア
が必要であるが、その/X−ドウエアは対応する慣例の
ウォッチドッグ切換を本質的にだかめられた監視範囲に
する。
According to the configuration of the present invention, a digital test word is set as a test symbol in the processing language of a computer.For its formation, very simple hardware is required. However, the /X-ware makes the corresponding conventional watchdog switch essentially an enhanced monitoring range.

デジタルな試験語は一定に確定された原則により動的に
変更することかで舞、一定の条件が存在すると、その結
果、計算機からこの条件を導入して自分自身で識別しな
ければならないということによりて補助的な監視をつく
りだすO 試験語の動的変更によって同じく制御装置と計算機によ
る語の長さの一致によって、慣例のウオッチドツク切換
1こ対して本質的(こ高められた監視範囲が達成される
。簡単なソフトウェア的な生成側の遂行において非常曝
こ効果的な監視は、実際上すべての可能な組み合せを生
じ、そのためなお隠さイ1.た嶋り(動的なりロストー
ク、誤謬こ立往生する)?−検出するので、計算機の内
部の記憶部に含めることができる。
Digital test words can be changed dynamically according to certain fixed principles, and if certain conditions exist, then as a result you have to introduce this condition from the computer and identify it yourself. By dynamically changing the test words and by matching the word lengths by the controller and computer, a substantially increased monitoring range is achieved compared to conventional watchdog switching. Very effective monitoring of simple software production side implementations yields virtually all possible combinations and thus still conceals problems (dynamic and losstalk, errors and deadlock). )?- Since it is detected, it can be included in the internal storage of the computer.

ソフトウェア的に遂行される原則は処理のとき4119
−機の11C要な安全動作および計′轢機の命令群を利
用し、その誤りのないことは間接的に制御信号と試験信
号による一致によって証明するようにして実現″(るこ
とができる◎ 試験語と比較される制m信号はとくに計算機から伝えら
れるデータ語であり、とくに、決定された同門的に再現
する時間窓の間で伝達しなければならない。このことは
リアルタイムの利用の下に制−間しi^およびシミュー
レーション問題と共に計算機応用1こ対する重要な基準
である。
The principle carried out in software is 4119 when processing.
- This can be achieved by using the machine's 11C essential safety operation and control machine command group, and indirectly proving the absence of errors by the coincidence of control signals and test signals. The control signal to be compared with the test word is, in particular, a data word transmitted by a computer, which must be transmitted, in particular, during a determined simultaneously reproducing time window. It is an important criterion for computer applications along with constraints and simulation problems.

本発明はその方法を実施するための装置に及ぶものであ
りそれはコンパレーターおよび試験信号を発生ぐる制御
部からなり、計n機の試斐信号と制御1^号ゲ[を成す
る。そのような装置はただ僅かなハードウェアの支出を
必要とする。コンパレーターの出力信号すたけ次(こっ
づく再トリガー可能なタイミング回路により記憶構成要
素はコンパレーターで等しくない入力信号のとき、すな
わち、誤りの発生のとき、IIIt、後に出た誤りのな
い状態にプロセスが保持され、または前に決定された安
全位置に(すなわちスイッチを切ること)に必然的(こ
なるよう1こ制御される〇 コンパレーターから制御され得る追加の警報部が設けら
れると1こけ、誤りを音響的およびまたは光学的に識別
可能(こすることができるという利点がある。
The present invention extends to an apparatus for carrying out the method, which comprises a comparator and a control section for generating test signals, forming a total of n test signals and a control unit. Such a device requires only a small hardware outlay. The output signal of the comparator (retriggerable timing circuit) allows the memory component to return to the non-error state at the time of unequal input signals in the comparator, i.e., upon the occurrence of an error. Controlled so that the process is held or necessarily in a previously determined safe position (i.e. switched off) - If an additional alarm section is provided which can be controlled from a comparator , there is the advantage that errors can be acoustically and/or optically identified (scrubbed).

コンパレーターの後に接続される再トリガーされないタ
イマーにより計算機の周期的な制御に対する小さい時間
窓をつくりだすことができる。これに対してはとくに二
つの再トリガーされないモノフロップが適している。そ
のうち第1のモノフロップはコンパレーターから制御さ
れ、K圧の立下りによって第2のモノフロップがトリガ
ーされる。帆2のモノフロップのtq圧の立下りのとき
、シフトサイクルが制御部に対して出力される。その制
御部は決められた原則により試験信号を変更する。
A non-retriggered timer connected after the comparator can create a small time window for periodic control of the computer. Two non-retriggered monoflops are particularly suitable for this. The first monoflop is controlled by a comparator, and the second monoflop is triggered by the fall of K pressure. When the tq pressure of the sail 2 monoflop falls, a shift cycle is output to the control unit. The control changes the test signal according to defined principles.

利便:部は擬似事故数2発生器ととも◆こ備えつけられ
ると1こけ試験信号を発生し、タイマーから出力される
シフトサイクルがそれを周期的に制御するのが有利であ
る。便似事故数1発生器のフィードバックは試験イバ号
繰返のできるかぎり大きな周期的な期間とできるかぎり
広範囲の実行とすべてのriT ti目な試験信号基準
を生じるよう(こ構成することができるのでさらに有利
である。電流供給の故障をに己碌するためにさらに一定
の最小機能(たとえば腎報器)?満すことができるため
に制御部は創1■機とは無閂係な′tJ圧供給装胤を装
備する。
Convenience: Advantageously, when the unit is equipped with the pseudo accident number 2 generator, it generates the 1 moss test signal, which is periodically controlled by the shift cycle output from the timer. The feedback of the generator can be configured to produce as large a periodic period of test signal repetitions and as wide a range of execution as possible and all test signal criteria. It is further advantageous that the control section is free of bolt-related functions, since it can also meet certain minimum functions (such as renal alarms) in order to compensate for failures in the current supply. Equipped with pressure supply equipment.

本発明による一つの実施例を図1ViHこ図式的(こ示
す。
One embodiment according to the invention is shown diagrammatically in FIG.

vA1図において、計JllL機もしくはマイクロ計算
機10は言[1−機からプロセスを監視するためをこた
とえば制御システム12の信号11を受ける。そして再
び出力13を介してプロセス番こおいてプロセスにおけ
る最適化または切り換えを実行するために処理する。と
(に制御系12における誤りの場合において計算機10
社ソフトウェア的に遂行される監視機能によりて識別し
、その状態において計算機は出力134こよって置換機
能(冗長性)による活性化によって制御系12に誤のな
い状押を再生産するか、または消去装置lIこよって制
御系12を停止させ、これによってプロセスの安全状態
を制御する(誤防止機構)。
In the diagram vA1, a computer or microcomputer 10 receives signals 11 from a computer, such as a control system 12, for monitoring the process. The process number is then sent again via the output 13 and processed for carrying out optimization or switching in the process. and (in case of an error in the control system 12, the computer 10
In this state, the computer reproduces the correct information in the control system 12 by activating the output 134 and the replacement function (redundancy), or erases it. The device II thereby stops the control system 12, thereby controlling the safe state of the process (error prevention mechanism).

計算機10の動作可能性また制御装置lt、 151こ
より監視される。筐報部16をもって最終的1こおこり
得る誤りは信号化されるがここで誤りは割算機10から
入力信号17を介して入力される制御系12の中の誤り
発生源によりもしくは制御部15において計1!機中の
一つの誤りによって、もしくは制御部15自体の誤り番
こよって制御され、クラクション19を介して音響的な
警報信号を発生する。
The operability of the computer 10 is also monitored by the control device lt, 151. The final error that may occur is converted into a signal by the signal generator 16, and the error is caused by the error source in the control system 12 inputted from the divider 10 via the input signal 17 or by the error source in the control unit 15. Total of 1! It is controlled by an error in the aircraft or by an error number in the control unit 15 itself, and generates an acoustic warning signal via the horn 19.

計算機10の監視Gこ対してそのマイクロプロセッサは
出力20として、一つの1間#信号をたとえば8ビツト
の長さの制御mlまたはデータ蒔の形式で発生すると四
時薔こ出力35によってこの制御信号の伝達を行なう。
In contrast, the microprocessor of the computer 10 generates as an output 20 a single # signal in the form of a control ml or data signal of length 8 bits, for example, and then outputs this control signal by means of a four-bit output 35. communicate.

制御部15:こおいて包含される擬似事故数発生器22
いわゆるべ−、アル、ベー、ニス、(P、R%B、8)
−発生器(Pseudo−)muscb−Bin r’
i r−81gnal)において計算機10の制御信号
(こ対して同じ長さの試験語もしくはテスト語の形式の
試験信号が発生する。試験語と制御語は、コンパレータ
ー25のなかで、比較される。
Control unit 15: pseudo accident number generator 22 included here
So-called be, al, be, varnish, (P, R%B, 8)
- Generator (Pseudo-) muscb-Bin r'
i r-81gnal), the control signal of the computer 10 (in contrast, a test word of the same length or a test signal in the form of a test word is generated. The test word and the control word are compared in the comparator 25. .

コンパレーター25の出力26は、両方の語の完全な一
致のときであってかつ同期の出力35の活性化のとき再
トリガーされないモノフロップ27(こ対してトリガー
インパルスを放出し、モノフロップ27は、再び時間を
−の経]初後、立下りインパルスエッヂによって同時に
再トリガーされないモノフロップ2Bをトリガーする。
The output 26 of the comparator 25 is a monoflop 27 which is not retriggered upon a perfect match of both words and upon activation of the synchronized output 35, which emits a trigger impulse; , again after time -] triggers the monoflop 2B which is not simultaneously retriggered by a falling impulse edge.

時間窓’Fen5tの経過の後モノフロップ28の出力
は同じ(−”Fし、そのためPI(88−発生器22に
シフトサイクル30′ft−放出する。
After the expiration of the time window 'Fen5t, the output of the monoflop 28 becomes the same (-"F and therefore PI(88--discharges a shift cycle 30'ft--to the generator 22).

FitB@10の誤なしの命令のとき計S機10は第2
図1こおける時刻ダイヤグラムにより、一つの試験語た
とえば“K+1’、fこ対して時間窓tpenstの間
に制御語・K+1・を出す。
When there is no error in FitB@10, the total S machine 10 is the second one.
The time diagram in FIG. 1 shows that for one test word, for example "K+1', f, a control word K+1 is issued during the time window tpenst.

それでコンパレータ25はモノフロップ27の動作を開
始する。時間t―の後(こモノクロツブ27は立下り、
その中間時刻で立下ったモノフロップ28は最新の時間
窓の決定のため昏こ開始し、その間に最新の制御語が出
力されなければならない。
Comparator 25 then starts operation of monoflop 27. After time t- (this monochrome knob 27 falls,
The monoflop 28, which falls at the intermediate time, starts to sleep in order to determine the latest time window, during which the latest control word must be output.

新しい試験語’に+2’は中間時刻におけるモノフロッ
プ28の立下りのとき、その際発生したシフトサイクル
30によって形成される。同時にモノフロップ27の動
作は受取り回路31(こよりて動的に計算機(こ応答さ
れる。
The new test word '+2' is formed at the falling edge of the monoflop 28 at the intermediate time by the shift cycle 30 that occurred at that time. At the same time, the operation of the monoflop 27 is dynamically responded to by the receiving circuit 31.

しかし今や、計算機10の欠陥により次の制御語’に+
2’は時間窒の間で生じないで第1のモノフロップ27
は開始しない。その結果第2のモノフロップ28の′間
圧の立下りののち◆こ両方のモノフロップ2728は立
下り、そのためノーアゲート32を介して入力18で警
報部16が制御される。
But now, due to a defect in the computer 10, the next control word '+
2' does not occur during the first monoflop 27
will not start. As a result, after the pressure across the second monoflop 28 falls, both monoflops 2728 fall, and therefore the alarm unit 16 is controlled by the input 18 via the NOR gate 32.

同じ方法で誤りは制御部15のなかにおいても記録され
、通知される。この場合は一つまたは二つのモノフロッ
プの故障(こよりてノアケー) a 2が直接制崩1さ
れるか、または欠陥のあるPRB8−発生器22のとき
は、コンパレーター25が誤り制御部15のなかで故障
を自分で曝露して明らかにする。
Errors are also recorded and notified in the control unit 15 in the same way. In this case, if one or two monoflops fail (a2 is directly suppressed), or if the PRB8-generator 22 is defective, the comparator 25 During this process, you can expose and clarify the failure yourself.

特(こ制砥部15において、おおわれている誤り可能性
を曝斜するためのソフトウェア等こよる処置は計算機1
0が誤り制御語または信号35を生じ、副mlj部15
の応対を信号31の利用番こよって正確に再検討するこ
と1こよって可能であるa第2図の時刻ダイヤグラムに
示されているように検相は計P1.機10が周期的に正
しいデータ語を大きな時間間隔憂こおいて生じるときに
解除される。
In the special grinding section 15, the computer 1 takes measures such as software to expose hidden error possibilities.
0 produces an error control word or signal 35, and the secondary mlj section 15
Therefore, it is possible to accurately reexamine the response of the signal 31 based on the usage number of the signal 31.aAs shown in the time diagram of FIG. It is released when the machine 10 periodically generates a correct data word for a large time interval.

新しい正しい制i’il1語の伝達とタイマー27のト
リガーは計14filOの機能可能性と出力(N号36
の有効団を保証する。トリガーの後の記憶部分37は受
取り信号31fこよりてその出力13を一致させ、プロ
セスを有効にする。
The transmission of the new correct control i'il1 word and the triggering of the timer 27 have a total of 14 filO functional possibilities and outputs (N No. 36
guarantee the effectiveness of the group. The storage part 37 after the trigger matches its output 13 from the received signal 31f and enables the process.

自己監視系において接続されていない警報部16とノア
ゲート32はさらに安全な誤りに対して動的をこ構成さ
れ、二暇に試験されるかまたは、正規のり隔で試験する
ことができる。後者では計JK磯づ゛ の授助により自己試験の範囲内で遂行され、ここでデー
タ語は遅れて生じさせられ、そのため短い警報ビイビイ
を送出する。ノアゲート32の動作能力と警報部16は
計算機によるたとえば¥t#的警報検知器33に接続さ
れている清報通知回路34の信号の照合によって再検査
される。
The alarm unit 16 and the Noah gate 32, which are not connected in the self-monitoring system, are further configured to be dynamically safe against faults and can be tested at any time or at regular intervals. In the latter case, carried out within the scope of a self-examination with the assistance of a total of JK Isozu, the data word is generated with a delay and therefore sends out a short warning beep. The operational ability of the Noah Gate 32 and the alarm unit 16 are re-examined by a computer, for example, by checking the signal of the alarm notification circuit 34 connected to the ¥t# alarm detector 33.

試験語の原則は計算機中で繰返関係を介して構成されね
ばならない。
The principle of the test word must be constructed in the computer through repetition relations.

’255”のシフト手段蚤こよる一周期の経過(こおい
て一定のビット組み合せ(こよる誤が確認できるように
すべての組み合せは許されていない状態0000000
0+こなるまで使用される・さらGこ任意の補助的なオ
ペレーション(演−n−惇転一比較命令)が他のオペレ
ーション番こよりて再び後戻りするよう薔こ遂行される
・ソフトウェアとして、冗長性の度合がソフトウェアに
よって決定されるので容易に時刻φ件および安全性の水
準のような要件および可能性tこ適合することができる
という利点を生じる。
The passage of one cycle of '255' shift means (in this case, certain bit combinations (all combinations are not allowed so that errors can be confirmed 0000000)
0 + is used until 0+ is reached - Any auxiliary operation (operation-n-turn-1-comparison instruction) is performed in such a way that it backtracks again after another operation - As a software, redundancy This has the advantage that requirements such as time φ and security level and possibilities can be easily adapted because the degree of φ is determined by software.

11L用ブ七グラム昏こついて個々の命令が分配される
と線状または明らかな分岐状のプログラムループfiE
Lい経過で再検査するために可能性が生じる。制頒間頭
のと合このような場合がしばしば見つかる。
11L program loop fiE with linear or obvious branching when individual instructions are distributed
There is a possibility of re-examination at a later stage. Cases like this are often found where the head of the head and the head of the head are combined.

賢報処341!が確実1こ行われるように妨害されない
命令の間、利用されないところのプログラム部分1こよ
る動作1毛力のために一定の時刻間隔において自己試験
が記憶プログラムの内容の再検査について遂行さイ1.
ねばならない。自己試験の遂行ならびに結果はσUを方
向づけする監視部を監視することができる。
Wise news office 341! A self-test is carried out at regular time intervals for re-examination of the contents of the stored program to ensure that during undisturbed commands the program portions which are not utilized are operated upon. ..
Must be. The performance and results of the self-test can be monitored by a monitoring unit that directs σU.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の計N、機番こよる動作試験装置のブロ
ック図、第2図および第3図は時間ダイヤグラムである
。 10・・・・・・計算機、11・・・・・・信号、12
・・・・・・制御系、15・・・・・・制御部、16・
・・・・・警報部、17.18・・・・・・入力、19
・・・・・・警笛、20,26,35・・・・・・出力
、22・・・・・・擬似事故数発生器、23・・・・・
データバス、25・・・・・・コンパレーター、27,
28・・・・・・再トリガーされないモノフロップ、3
0・・・・・・シフトサイクル、31・・・・・・受は
取り信号、32・・・・・・ノアゲート、33・・・・
・・骨相検知器、37・・・・・・記憶装置#、。 出M人 エム、アー・エン・マスチネンファブリック 
アウクスペルグ ーニュールンベルグ アクテン
FIG. 1 is a block diagram of a total N, machine number dependent operation testing device of the present invention, and FIGS. 2 and 3 are time diagrams. 10... Computer, 11... Signal, 12
... Control system, 15 ... Control section, 16.
...Alarm section, 17.18...Input, 19
...Honk horn, 20,26,35...Output, 22...Pseudo accident number generator, 23...
Data bus, 25...Comparator, 27,
28... Monoflop that is not retriggered, 3
0...Shift cycle, 31...Receive signal, 32...Noah gate, 33...
...Phone phase detector, 37...Storage device #. M person M, A en Mastinenfabric
Augspergnuernberg Akten

Claims (1)

【特許請求の範囲】 1、計算機により誤り状態を識別するための制御信号を
発生させる一方、仙の手段により試験信号を発生させ、
前記制御信号と試験信号との比較信号に基づいて前記計
算機を制御しこれ(こより前記誤り状態Iこよってプロ
セスが影響されることの防1)−または警報の発生また
は前記プロセスの安全状態への移行のうち少くともいず
れか1つを行なうことを特徴とする計3’I機による動
作試験の方法02、前記計算機の制御はそのつどプロセ
スに対する制御信号と試験信号との比較◆こよって行わ
れることを特徴とする特許請求の範囲第1項記載による
方法。 3゜前記試験信号が前記計算機の処理言語長のデジタル
語であることを特徴とする特許−請求の範囲@1項およ
び第2項記載のいずれか一つによる方法。 4、一定の条件が存在するや否やまえもって決定された
原則によりデジタル試験語は動的に変えられることを特
徴とする特a′1・請求の範囲第1項から第3項記載の
いずれか一つによる方法。 5.11記原則は適度のソフトウェアで遂行されること
を特徴とする特rl’ 1fIV求の範囲第4項記載に
よる方法06、 前記原則はその処理のとき適切な安全
性に係る命令および計算機の命令群を用いるように実現
することを特徴とする特許請求の範囲第5項記載による
方法。 7、  l1iII御詰の迫Wは補助的に決定されに周
期的の時間窓の間で行われることを特徴とする特許請求
の範囲第1項から第6項記載のいずれか一つによる方法
。 8、  NHI¥機aψの試験信号と制御信号が取り入
れられ互に比較されるコンパレーターQ51と共に試l
fl!信号を発生する制御部α5)とを有してなること
を特徴とする記憶、制al tプロセス監視に苅する計
算機による動作試験装置。 9、 コンパレーター(25に再トリガーされないタイ
マー手y(27,28)を接続することを特徴とする特
許請求の範囲第8項記載による装置。 10、前記タイマ一手段(27,28)lこより制御さ
れる管報部αeを設けることを特徴とする特許請求の範
聞@8項および@9項へ11載のいずれかによる装置。 11、  前記タイマ一手段として時間窓を与える二つ
の再トリガーされないモノフロップ(27もしくは2日
)が設けられることを特徴とする特許請求の範囲第9項
記載による装置。 12、前記制御部が試験信号を発生する擬似事故数発生
器(22を包含することを特徴とする特許S請求の範囲
第8項から第11項記載のいずれか一つによる装置。 13、  前記制御部(+51の電圧供給が前記計算機
+11の電圧供給馨こ無関係であることを特徴とする特
許請求の範囲第8項から第12項記載(こよるいずれか
一つによる装置。 14、記憶手段を有し、計W、機fiGの出力信号(イ
)は正しい制御信号(イ)の出力が受取回路Gυに指示
する時奢こはじめて前記記憶手段の出刃傷号(3υに引
角継がれるよう−こなっていることをITf徴とする特
許請求の範囲第8項から第13記載をこよるいずれか一
つの装置。
[Claims] 1. Generating a control signal for identifying an error state by a computer, and generating a test signal by means of a computer;
Controlling the computer based on a comparison signal between the control signal and the test signal (thereby preventing the process from being influenced by the error state I) - or generating an alarm or changing the process to a safe state. Method 02 of an operation test using a total 3'I machine characterized by performing at least one of the transitions, the control of the computer is performed by comparing the control signal for the process and the test signal in each case ◆ A method according to claim 1, characterized in that: 3. A method according to any one of claims 1 and 2, characterized in that the test signal is a digital word of the processing language length of the computer. 4. Feature a'1, characterized in that the digital test word is dynamically changed according to a predetermined principle as soon as a certain condition exists; any one of claims 1 to 3; One method. 5. Method 06 according to Section 4, characterized in that the principle described in item 11 is carried out by appropriate software. 6. The method according to claim 5, characterized in that it is implemented using a set of instructions. 7. A method according to any one of claims 1 to 6, characterized in that the timing of the l1iII closing is carried out during a sub-determined and periodic time window. 8. Test signal and control signal of NHI machine aψ are taken in and compared with each other with comparator Q51.
Fl! 1. An operation testing device using a computer for memory, control, and process monitoring, characterized in that it has a control section α5) that generates a signal. 9. The device according to claim 8, characterized in that a timer means (27, 28) which is not retriggered is connected to the comparator (25). 10. From the timer means (27, 28). A device according to any one of Claims @Claim 8 and @Claim 9 to 11, characterized in that it is provided with a controlled control section αe. 11. Two re-trigger units for providing a time window as one means of the timer. 12. The device according to claim 9, characterized in that a monoflop (27 or 2 days) is provided.12. 13. A device according to any one of claims 8 to 11 of the patent S, characterized in that the voltage supply to the control unit (+51) is independent of the voltage supply to the computer +11. 14. A device according to any one of claims 8 to 12 (14) having a storage means, in which the output signals (a) of the total W and the machine fiG are correct control signals (a) Claims 8 to 13 provide that the ITf characteristic is such that the output of the storage means is connected to the output signal (3υ) of the storage means only when the output of the signal instructs the receiving circuit Gυ. Any one of the devices.
JP58125362A 1982-07-09 1983-07-09 Computer operation test method and operation test device Expired - Lifetime JPH0644244B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3225712.0 1982-07-09
DE3225712A DE3225712C2 (en) 1982-07-09 1982-07-09 Method and device for functional testing of digital computers
DE32257120 1982-07-09

Publications (2)

Publication Number Publication Date
JPS5924353A true JPS5924353A (en) 1984-02-08
JPH0644244B2 JPH0644244B2 (en) 1994-06-08

Family

ID=6168037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58125362A Expired - Lifetime JPH0644244B2 (en) 1982-07-09 1983-07-09 Computer operation test method and operation test device

Country Status (4)

Country Link
US (1) US4627057A (en)
JP (1) JPH0644244B2 (en)
DE (1) DE3225712C2 (en)
IT (1) IT1171846B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192592A (en) * 1989-01-19 1990-07-30 Res Dev Corp Of Japan Vacuum heat treatment furnace
JPH0662434U (en) * 1991-10-30 1994-09-02 京三電子株式会社 Mat switch

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649537A (en) * 1984-10-22 1987-03-10 Westinghouse Electric Corp. Random pattern lock and key fault detection scheme for microprocessor systems
DE3502387A1 (en) * 1985-01-25 1986-07-31 Klöckner-Moeller Elektrizitäts GmbH, 5300 Bonn Method for monitoring microprocessor systems and stored-program controls
DK190785A (en) * 1985-04-29 1986-10-30 Nordiske Kabel Traad PROCEDURE FOR MONITORING A DATA PROCESSING UNIT AND PLACING THE PROCEDURE
JPH0795291B2 (en) * 1986-01-13 1995-10-11 沖電気工業株式会社 Watchdog timer
US6816872B1 (en) 1990-04-26 2004-11-09 Timespring Software Corporation Apparatus and method for reconstructing a file from a difference signature and an original file
US5910958A (en) * 1991-08-14 1999-06-08 Vlsi Technology, Inc. Automatic generation of test vectors for sequential circuits
DE4219433A1 (en) * 1992-06-13 1993-12-16 Man Technologie Gmbh Controlling computer based process control system - using monitoring and alarm system with deactivation of alarm after set period followed by restart and repeated number of times
DE19511842A1 (en) * 1995-03-31 1996-10-02 Teves Gmbh Alfred Method and circuit arrangement for monitoring a data processing circuit
US7412640B2 (en) * 2003-08-28 2008-08-12 International Business Machines Corporation Self-synchronizing pseudorandom bit sequence checker
KR100587233B1 (en) * 2004-06-14 2006-06-08 삼성전자주식회사 Semiconductor memory device and method for burnin and testing thereof
DE102010026694A1 (en) * 2010-07-06 2012-01-12 Siemens Aktiengesellschaft Method for monitoring switch i.e. circuit breaker, for low voltages in e.g. nuclear power station, involves verifying output word with same algorithm, and correcting function monitored by monitoring device based on verification

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290243A (en) * 1976-01-23 1977-07-29 Mitsubishi Electric Corp Trouble diagnosing unit of digital processing unit
JPS5354438A (en) * 1976-10-28 1978-05-17 Toshiba Corp On-line power control system
JPS5420636A (en) * 1977-07-15 1979-02-16 Mitsubishi Electric Corp Computer
JPS5537780A (en) * 1978-09-08 1980-03-15 Matsushita Electric Ind Co Ltd Floor heater unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582633A (en) * 1968-02-20 1971-06-01 Lockheed Aircraft Corp Method and apparatus for fault detection in a logic circuit
US3924181A (en) * 1973-10-16 1975-12-02 Hughes Aircraft Co Test circuitry employing a cyclic code generator
US3931506A (en) * 1974-12-30 1976-01-06 Zehntel, Inc. Programmable tester
US4108359A (en) * 1977-03-30 1978-08-22 The United States Of America As Represented By The Secretary Of The Army Apparatus for verifying the execution of a sequence of coded instructions
DE2841073A1 (en) * 1978-09-21 1980-04-03 Ruhrtal Gmbh CIRCUIT ARRANGEMENT FOR PROCESSING ELECTRICALLY PRESENTED INFORMATION
IT1117593B (en) * 1979-01-24 1986-02-17 Cselt Centro Studi Lab Telecom AOTODIAGNOSIS SYSTEM FOR A CONTROLLER MANAGED EQUIPMENT
US4251885A (en) * 1979-03-09 1981-02-17 International Business Machines Corporation Checking programmed controller operation
JPS6032217B2 (en) * 1979-04-02 1985-07-26 日産自動車株式会社 Control computer failsafe device
FR2474226B1 (en) * 1980-01-22 1985-10-11 Thomson Csf TEST DEVICE FOR MULTI-TRACK DIGITAL RECORDER
GB2070300B (en) * 1980-02-27 1984-01-25 Racal Automation Ltd Electrical testing apparatus and methods
US4468768A (en) * 1981-10-26 1984-08-28 Owens-Corning Fiberglas Corporation Self-testing computer monitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290243A (en) * 1976-01-23 1977-07-29 Mitsubishi Electric Corp Trouble diagnosing unit of digital processing unit
JPS5354438A (en) * 1976-10-28 1978-05-17 Toshiba Corp On-line power control system
JPS5420636A (en) * 1977-07-15 1979-02-16 Mitsubishi Electric Corp Computer
JPS5537780A (en) * 1978-09-08 1980-03-15 Matsushita Electric Ind Co Ltd Floor heater unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192592A (en) * 1989-01-19 1990-07-30 Res Dev Corp Of Japan Vacuum heat treatment furnace
JPH0662434U (en) * 1991-10-30 1994-09-02 京三電子株式会社 Mat switch

Also Published As

Publication number Publication date
DE3225712A1 (en) 1984-01-12
JPH0644244B2 (en) 1994-06-08
DE3225712C2 (en) 1985-04-11
US4627057A (en) 1986-12-02
IT8348644A0 (en) 1983-07-07
IT1171846B (en) 1987-06-10

Similar Documents

Publication Publication Date Title
JPS5924353A (en) Method and apparatus for testing action with computer
US5144230A (en) Method and system for testing integrated circuits by cycle stealing
US20060206741A1 (en) Power management system for UPS attached to external devices
US9588878B2 (en) Computer having self-monitoring function and monitoring program
JP2011043957A (en) Fault monitoring circuit, semiconductor integrated circuit, and faulty part locating method
US10114356B2 (en) Method and apparatus for controlling a physical unit in an automation system
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
US4224681A (en) Parity processing in arithmetic operations
US7089484B2 (en) Dynamic sparing during normal computer system operation
US20070271486A1 (en) Method and system to detect software faults
US8831912B2 (en) Checking of functions of a control system having components
JPH09512370A (en) Signal processing method and device in protection system
JP4102814B2 (en) I / O control device, information control device, and information control method
KR100837597B1 (en) Diagnostic circuit of hot-standby sparing equipment of train signal system
JPH10133900A (en) Redundant system
JPH02226432A (en) Clock fault processing system
JP2006338425A (en) Controller
JP2002229811A (en) Control method of logical partition system
KR100382830B1 (en) Apparatus And Method For Fail Control In The Duplexing Board
RU109304U1 (en) DEVICE FOR MANAGEMENT OF RESTORATION OF A COMPUTER PROCESS IN A THREE-CHANNEL SYSTEM
JP3118742B2 (en) Device malfunction prevention method in case of clock disturbance
US8145953B2 (en) Programmable unit
JP2003177935A (en) Redundancy system
JPS60254333A (en) Data processor
SU1267414A1 (en) Microprogram control device with check