JPS59228425A - レベル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、レベル変換回路に適用して特に有効な技術
に関するもので、たとえば、液晶表示ドライバ等に適し
たレベル変換回路に利用して有効な技術に関するもので
ある。

〔背景技術〕

電卓等の液晶表示装置のドライバにおいては。

第１図に示すようなレベル変換回路が提案されている。

つまり、液晶表示装置は消費電力が少ないという利点が
あるため電卓等において広く使用されているが、駆動電
圧が比較的高いという不都合がある。そこでこれを駆動
するための液晶ドライバにおいては、内部ロジック部を
低い電源で駆動して消費電力な抑え、その出力部に液晶
を駆動できるような高いレベルまで信号なレベル変換す
るため第１図に示すようなレベル変換回路が提案されて
いる。

このレベル変換回路は、ロジック部等から■５ｓ−ＶＤ
Ｄの振幅のパルス信号りが入力されると、■ＥＥ−■Ｄ
Ｄの振幅のパルスに変換して出力する。

し７かしながら、本発明者が明らかにしたところによる
と、第１図のような回路にあっては、ＭＯ８ＦＥＴＭ、
〜Ｍ４に貫通電流が流れるという不都合がある。また、
所望の振幅ＶＦ、Ｅ−■ＤＤを得るＫは、トランジスタ
Ｍ、とＭ、を低抵抗にしてやらなければならない。その
ため、回路な構成するＭＯＳ）ランジスタＭ１とＭ、の
素子寸法を、トランジスタＭ、とＭ、の素子寸法に比べ
てかなり大きくしてやらなければならず、これによって
、回路全体の占有面積が大きくなってしまうという問題
点があることがわかった。しかも、液晶ドライバでは、
このようなレベル変換回路を各出力ビンごとに設けなけ
ればならないのでチップサイズもそれだけ大きくなって
いた。特に、マトリックス表示影液晶表示装置（例えば
液晶ＴＶ）用のドライバでは出力ビン数が多くなるので
、レベル変換回路の占有面積が非常に大きくなってしま
う。

〔発明の目的〕

本発明の一つの目的は、少ない素子数で所望のレベル変
換回路を構成することＫある。

本発明の１つの目的は、回路を構成する各素子を、それ
程大きなものにする必要がなく、これによって回路の占
有面積を減少させることにある。

また、出力部にこの回路を用いた液晶ドライバのような
ＬＳＩのチップサイズを縮少できるようにすることを目
的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添附図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明の５ち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、この発明は、出力信号の立上がりもしくは立
下がりをトリガするための入力信号によってオン、オフ
されるトランジスタを、出力信号の立下がりもしくは立
上がりをトリガするための入力信号によって相補的にオ
ン、オフされる一対のトランジスタで挾むようにして電
源電圧間に直列接続させるとともに、これらのトランジ
スタの一方の接続ノードのレベルをラッチするラッチ回
路を設けることにより、少ない素子数で２つの入力信号
によってスタティック動作されて所望の振幅（■ＢＲ−
ｖＤＤ）を有する任意のパルス幅の信号を形成できるレ
ベル変換回路を構成できるようにして上記目的を構成す
るものである。

以下図面を用いてこの発明を具体的に説明する。

〔実施例〕

第２図は本発明に係るレベル変換回路の一実施例を示す
ものである。この実施例では、＋５Ｖのような電源電圧
ＶＤＤと一８ｖのような電源電圧ｖ０との間に１回路の
出力信号Ｑの立下がりをトリガするための第１の入力信
号Ａをゲートに受けるようにされたＰチャンネルＭＯ８
ＦＥＴＭ、、と、出力信号Ｑの立上がりをトリガするた
めの第２の入力信号Ｂをゲートに受けるようにされた一
対のＰチャンネル形とＮチャンネル形のＭＯ８ＦＥＴＭ
１１およびＭｌ、とが、Ｍ８．をＭ、１とＭｌ、が挾む
ような形で直列接続されている。この直列接続されたＭ
　ＯＳ　Ｆ　Ｅ　Ｔ　Ｍ　、ｔ〜Ｍ、Ａによって入力段
１が構成されている。

また、実施例では、同じく回路の電源電圧ＶＤＤとＶ。

どの間に２つのＣＭＯＳインバータＩＶ。

とＩＶ、とが接続され、お互いに一方のインバータの出
力電圧が他方のインバータの入力端子に供給されるよう
に交差的に接続されラッチ回路２が構成されている。そ
して、一方のインバータＩＶ。

の入力端子に上記入力段１の接続ノードｎ１の電位が印
加されるようにされている。これＫよって、入力段１の
ノードｎ１のレベルがラッチ回路２によってラッチされ
るよ５になる。

すなわち、上記実施例の回路においては、入力端子■ｔ
ｎ２に第３図（２）に示すような■ＩＣ１ｅ−■ＤＤの
振幅を有する信号Ｂが入力されると、信号Ｂの立上がり
に同期してＭ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｍｌ＋がオフされ、
Ｍｌ、がオンされる。すると、入力段１のノードｎ。

が■。８レベル（ロウレベル）にされるため、インバー
タＩＶ、の出力ノードｎ！は■ＤＤレベル（ハイレベル
）に変化される。一方、インバータＩＶ、の出力電圧は
インバータＩＶ、の入力端子に印加されているので、イ
ンバータＩＶ、の出力ノードｎ、′　はＶＩＥレベルに
される。また、インバータＩＶ、の出力電圧（ロウレベ
ル）はインバータＩＶ、の入力端子に印加されている。

そのため、入力段１０ノードｎｌのレベルがラッチ回路
２によってラッチされ、一旦出力電圧Ｑが第３図（３）
のごとく立ち上げられると、信号人がハイレベルであれ
ば、同図（２）のごとく信号Ｂが立ち下がっても出力Ｑ
はハイレベルのままにされる。

しかして、信号ＢがロウレベルにされＭＯ８ＦＥＴＭＩ
Ｉがオン、Ｍｌｌがオフされた状態で、第３図（１）の
ごとく信号Ａがロウレベル（Ｖ８．）に立ち下げられる
と、ＭＯ８ＦＥＴＭ、！がオンされるタメ、ノートｎ、
のレベルは■ＤＤ（）・イレベル）にさせられる。する
と、インバータＩＶ１さらにインバータＩＶ、の出力が
それぞれロウレベルと・・イレベルに反転され出力Ｑが
ロウレベルに維持される。

つまり、ノードｎ１のレベルはラッチ回路２によってラ
ッチされる。その結果、信号Ａがその後ハイレベルに戻
っても、出力Ｑは次に信号Ｂがハイレベルに変化される
までロウレベルに維持される。

このように、上記実施例の回路においては、入力信号Ｂ
とＡの立上がりと立下がりによって、任意のパルス幅を
有する振幅■ＥＦ、−■ＤＤの信号Ｑを得ることができ
る。

しかも、実施例の回路は、入力段１を構成するＭＯ８Ｆ
ＥＴＭ、、とＭｌ、のうち一方は、信号Ｂのレベルが・
・イであろうとロウであろうと必ずオフされるので、入
力段１に貫通電流が流されることはない。また、ラッチ
回路２も２つのＣＭＯＳインバータＩＶ、とＩＶ、とに
より構成され、スタティック動作されるため、消費電力
は非常に少ない。

さらに、実施例の回路においては、出力Ｑを取り出すイ
ンバータＩＶ、に、その出力ノードｎ、に接続される負
荷に応じた駆動能力を持たせる必要があるが、ＭＯ８Ｆ
ＥＴＭ、４とＭｌ５の素子寸法（Ｗ／Ｌ）を負荷に応じ
て少し大きく形成してやればよい。しかして、インバー
タＩＶ、はドライブ能力を必要としないので、これを構
成するＭＯ８ＦＥＴＭ、、とＭ１７の素子寸法は最小に
しておくことができる。

第１図のレベル変換回路では１ＭＯ８ＦＥＴＭ。

とＭ、が抵抗として作用するので、充分な振幅を得るた
めにＭＯ８ＦＥＴＭ１とＭ、の素子寸法をＭ、やＭ４に
比べて非常に大きくしておく必要があった。これに対し
、本実施例のレベル変換回路では１ＭＯ８ＦＥＴＭ、４
もＭｌ、も駆動素子として作用するので、大きな負荷駆
動能力を持たせるにしても極端に素子寸法を大きくして
やる必要はな℃１゜ 次に、第４図は上記レベル変換回路を液晶ドライバに適
用した場合の回路構成の一例を示すものである。図にお
いて、１１は内部ロジック部であり、その周辺に上記レ
ベル変換回路を含む出力回路部１２が配設され、ＬＳＩ
に設けられた複数個の出力ビン１３．１３．・・・・・
・・・・に接続されている。

内部ロジック部１１は電源電圧■ＤＤ（＋５）によって
動作され、電源電圧Ｖ□は出力回路部１２へのみ供給さ
れる。

そして上記レベル変換回路は各出力ピン１３に対応して
それぞれ一つずつ設けられている。出力回路部１２内に
は、液晶に印加されるべき複数の電圧のうち一つを選択
して印加させるための複数のスイッチからなるセレクタ
が内蔵されており、上記レベル変換回路の出力はこのよ
うなセレクタ回路等に供給され、出力回路１２から出力
ピン１３に対し適当なドライブ信号が出力される。

しかして、上記実施例のレベル変換回路では、入力信号
として■８８−■ＤＤの振幅の信号Ａの他に■。。−■
ＤＤの振幅をもつ信号Ｂが必要とされる。

そのため、内部ロジック部１１と出力回路部１２との間
に、振幅ｖ　−■　の信号を振幅ＶＥＥ−８８ＤＤ ■ＤＤの信号Ｂに変換するため、第１図に示すレベル変
換回路と同じような構成の回路が、レベルシフタ１４と
して設けられている。

しかるに、このレベルシフタ１４は、数十率ある出力ビ
ン１３に対応して設けられている数十個のレベル変換回
路（第２図）に対して一つだけ設けて共用させることが
できる。従って、このレベルシフタ１４の追加に伴なう
回路面積の増加は僅かである。これに対し、数十個設け
られているレベル変換回路が、第１図のものから第２図
のものに変更されれば、素子数が低減（８個−７個）さ
れるとともに素子寸法も減少されるため、各回路の占有
面積が減少され、出力回路部１２全体の占有面積が大幅
に減少されるので、上記レベルシフタ１４の追加に伴な
う面積の増加を補って余りある。

しかも、第１図のレベル変換回路を用いた液晶ドライバ
では、内部ロジック部１１の最終段にフリップフロップ
を設けて、レベル変換回路への入力信号りを形成するよ
うに構成されることが多い。

この場合出力回路部１２内の複数個のレベル変換回路の
各々に対応して、その前段にフリップフロップを設けな
ければならない。これに対し、本発明に係るレベル変換
回路を用いた液晶ドライバでは、上記フリップフロップ
に供給される内部ロジック部１１からのデータ信号もし
くはクロック信号をそのままレベル変換回路の入力信号
として使い、一方の信号のみを単に共通のレベルシフタ
１４でレベル変換してやるだけでよい。そのため、第１
図と第２図の回路を比較すると、−見第２図の回路は入
力信号ＡとＢの２つを必要とするのでクロックジェネレ
ータ等の回路を別個に設けなげればならないように見え
るが、本発明を適用した液晶ドライバでは内部ロジック
部１１からの信号をフリップフロップを通さずに直接使
用できるので、多数の７リツプ７０ツブを省略すること
が可能となり、回路全体の占有面積が更に縮減されるよ
うになる。

特にマトリックス表示タイプの液晶表示装置用のドライ
バでは、出力ビン数が多（なるので、レベル変換回路の
占有面積の減少によるチップサイズの縮減の効果は大き
い。しかも、実施例のレベル変換回路は任意のパルス幅
の信号を形成し出力することができるので、供給される
駆動信号のパルス幅の大きさによって明るさを変えるこ
とができるようにされた例えば液晶ＴＶのようにパルス
幅変調方式による中間調表示可能な液晶光示装置のドラ
イブ用ＬＳＩに適している。

なお、前記実施例のレベル変換回路（第２図）では、Ｍ
　ＯＴ　Ｆ　Ｅ　Ｔ　ＲＬｔとＭ、３　との接続ノード
ｎ。

からラッチすべきレベルを取り出すようにされているが
、ＭＯＳ　Ｆ　Ｅ　ＴＭ、、とＭ１２　との接続ノード
のレベルを後段のラッチ回路２でラッチするように構成
するようにしてもよい。また、実施例におけるＭ　ＯＳ
　Ｆ　Ｅ　Ｔ　Ｍｌｌはｐチャンネル形に限定されるも
のではなく、ｎチャンネル形のものを用いることができ
ることはいうまでもない。

〔効果〕

ラッチ回路を設けたレベル変換回路では、少ない素子数
で構成し、かつ回路を構成する素子の寸法も小さくする
ことができるため、回路の占有面積を減少させ、チップ
サイズを縮減することが可能になる。また、ラッチ回路
を設けたスタティック構成とすることにより、貫通電流
がほとんど流れないので消費電力も少なくなる。また、
所望の振幅を有する任意のパルス幅の信号を形成するこ
とができるため、液晶ＴＶのような液晶宍示装置の駆動
用ＬＳＩに適用した場合に特に有効な効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

以上の説明では主として本発明を液晶ドライバの出力回
路部に適用した場合について説明したが、この発明は、
それに限定されるものではなく２以上の電源電圧で動作
するすべてのシステムにおいて利用することが可能であ
る。

【図面の簡単な説明】

第１図は１本発明者が検討した液晶駆動用ＬＳＩにおけ
るレベル変換回路の一例を示す回路図。 第２図は本発明に係るレベル変換回路の一実施ングを示
すタイミングチャート。 第４図は本発明に係るレベル変換回路が適用されるシス
テムの一例としての液晶ドライバの構成例を示すブロッ
ク図である。 １・・・入力段、２・・・ラッチ回路、ＩＶ、、ＩＶ、
・・・インバータ、Ａ、　　Ｂ・・・入力信号、Ｑ・・
・出力信号。

Claims (1)

【特許請求の範囲】
1. １、第１の入力信号によってオン、オフ動作されるトラ
   ンジスタと第２の入力信号によって相補的にオン、オフ
   動作される一対のトランジスタとが回路の第１と第２の
   電源電圧端子間に直列接続されてなる入力段と、互いに
   各々の出力電圧が他方の入力端子に供給されるように交
   差的に接続された２つのインバータからなり、上記入力
   段の出力ノードのレベルなラッチ可能なラッチ回路とに
   より構成されてなることを特徴とするレベル変換回路。