JPS5922599Y2 - Broken line output device - Google Patents

Broken line output device

Info

Publication number
JPS5922599Y2
JPS5922599Y2 JP4920079U JP4920079U JPS5922599Y2 JP S5922599 Y2 JPS5922599 Y2 JP S5922599Y2 JP 4920079 U JP4920079 U JP 4920079U JP 4920079 U JP4920079 U JP 4920079U JP S5922599 Y2 JPS5922599 Y2 JP S5922599Y2
Authority
JP
Japan
Prior art keywords
output
transistor
voltage
amplifier
broken line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4920079U
Other languages
Japanese (ja)
Other versions
JPS55150457U (en
Inventor
正広 大谷
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP4920079U priority Critical patent/JPS5922599Y2/en
Publication of JPS55150457U publication Critical patent/JPS55150457U/ja
Application granted granted Critical
Publication of JPS5922599Y2 publication Critical patent/JPS5922599Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は折線出力装置に関するもので、その目的は従来
の折線出力装置の出力抵抗を低出力抵抗に改善したもの
である。
[Detailed Description of the Invention] The present invention relates to a fold line output device, and its purpose is to improve the output resistance of the conventional fold line output unit to a low output resistance.

第1図に従来の折線出力装置の一例の回路図を示す。FIG. 1 shows a circuit diagram of an example of a conventional broken line output device.

図において、1は入力電圧Exが印加される入力端子、
R1−R3は抵抗、Dl、D2はダイオード、Esは基
準電圧、Ulは増幅器、2は出力電圧■0が取り出され
る出力端子である。
In the figure, 1 is an input terminal to which input voltage Ex is applied;
R1-R3 are resistors, Dl and D2 are diodes, Es is a reference voltage, Ul is an amplifier, and 2 is an output terminal from which the output voltage 0 is taken out.

この装置において人刃端子1に加えられる入力電圧Ex
が−、、L、ESよリアイナスの電圧の場合、ダイオー
ドD2はオンとなり、増幅器U1の出力からダイオード
D2、抵抗&の順に電流が流れ、正の出力電圧Voが発
生する。
Input voltage Ex applied to human blade terminal 1 in this device
When the voltages are −, L, ES, and rear negative, the diode D2 is turned on, and current flows from the output of the amplifier U1 to the diode D2 and then to the resistor &, and a positive output voltage Vo is generated.

第2図に示すようにこの出力電圧Voは入力電圧Exが
更にマイナスになるに従って増加する。
As shown in FIG. 2, this output voltage Vo increases as the input voltage Ex becomes more negative.

以上の場合においては、出力端子2の出力抵抗はダイオ
ードD2がオンであるため非常に小さな値である。
In the above case, the output resistance of the output terminal 2 is a very small value because the diode D2 is on.

次に水力電圧Exが一1寸・Esよりプラスの電圧の場
合は、ダイオードD1がオン、ダイオード込がオンとな
る。
Next, when the hydraulic voltage Ex is more positive than 11 cm.Es, the diode D1 is turned on and the diode included is turned on.

出力端子2は抵抗R3を介して増幅器U1の入力端子で
ある仮想接地点に接続されているため、出力電圧vOは
Ovである。
Since the output terminal 2 is connected to the virtual ground point which is the input terminal of the amplifier U1 via the resistor R3, the output voltage vO is Ov.

この時、出力端子2の出力抵抗はR3となるが、一般に
抵抗R3は比較的高抵抗であるため、出力端子2へリー
ク電流が流れ込んだり、又は出力端子2へ接続した次段
の増幅器等のバイアス電流等が流れ込んだりした場合は
、これが抵抗R3に流れて、その結果、出力端子2がO
vでなく、成るレベルの電圧を生じる。
At this time, the output resistance of the output terminal 2 is R3, but since the resistance R3 is generally a relatively high resistance, leakage current may flow into the output terminal 2, or the output resistance of the next stage amplifier etc. connected to the output terminal 2 may be affected. If a bias current or the like flows into the resistor R3, the output terminal 2 becomes O.
It produces a voltage at a level of , not v.

このリーク電流等により出力端子2に発生する電圧は、
リーク電流等の大きさで変化し、折線出力装置として好
ましくない現象を生ずる。
The voltage generated at the output terminal 2 due to this leakage current is
It changes depending on the magnitude of leakage current, etc., and causes an undesirable phenomenon as a broken wire output device.

本考案は、この点にかんがみてなされたものである。The present invention has been made in view of this point.

第3図は本考案の一実施例を示すものである。FIG. 3 shows an embodiment of the present invention.

第3図において、1は入力電圧Exが加えられる入力端
子、R1−R5は抵抗、Ulは増幅器、QlはPNPト
ランジスタ、Esは基準電圧、2は出力電圧VOが取り
出される出力端子である。
In FIG. 3, 1 is an input terminal to which an input voltage Ex is applied, R1-R5 are resistors, Ul is an amplifier, Ql is a PNP transistor, Es is a reference voltage, and 2 is an output terminal from which an output voltage VO is taken out.

入力端子1は抵抗R1を介して増幅器U1の反転入力端
子に接続される。
Input terminal 1 is connected via resistor R1 to the inverting input terminal of amplifier U1.

この反転入力端子は抵抗R2と基準電圧Esの直列回路
を介して回路アース(基準回路電圧)に接続され、増幅
器U1の非反転入力端子は回路アースに接続される。
This inverting input terminal is connected to circuit ground (reference circuit voltage) via a series circuit of resistor R2 and reference voltage Es, and the non-inverting input terminal of amplifier U1 is connected to circuit ground.

増幅器U1の出力端子は抵抗R4を介してトランジスタ
Q1のベースに接続され、1〜ランジスタQ1のエミッ
タは回路アースに接続され、コレクタは抵抗R3を介し
て反転入力端子に接続されるとともに抵抗R5を介して
プラスの電源Vcへ接続される。
The output terminal of amplifier U1 is connected to the base of transistor Q1 via resistor R4, the emitter of transistor Q1 is connected to circuit ground, and the collector is connected to the inverting input terminal via resistor R3 and resistor R5. It is connected to the positive power supply Vc through the power supply Vc.

すなわち、トランジスタQ1に例えばPNPのトランジ
スタを用いた場合、エミッタを接地しコレクタにプラス
の電源を接続する所謂逆接続の構成としている。
That is, when a PNP transistor, for example, is used as the transistor Q1, the emitter is grounded and the collector is connected to a positive power supply, which is a so-called reverse connection configuration.

このように構成接続された第3図装置の動作を以下に説
明する。
The operation of the apparatus shown in FIG. 3 configured and connected in this manner will be described below.

第3図において、入力端子1に加えられた入力電圧Ex
が一、、:、ESよりマイナス電圧のとき、抵抗R3に
流れる電流Ifは出力側から入力側に向って流れる。
In Fig. 3, the input voltage Ex applied to input terminal 1
When the voltage is more negative than ES, the current If flowing through the resistor R3 flows from the output side to the input side.

従って出力端子2の出力電圧VoはR3・■、で表わさ
れる正の電圧となる。
Therefore, the output voltage Vo of the output terminal 2 becomes a positive voltage represented by R3·■.

この時、増幅器U1は反転入力端子の電圧が仮想接地電
位、すなわち0■となるようにトランジスタQ1のベー
ス電流Ib□を流す。
At this time, the amplifier U1 supplies the base current Ib□ of the transistor Q1 so that the voltage at the inverting input terminal becomes a virtual ground potential, that is, 0□.

逆接続(例えばエミッタ接地のPNPトランジスタでは
コレクタにプラスの電源を接続)されたトランジスタQ
1のコレクタ・エミッタ間電圧V。
Transistor Q that is reversely connected (for example, a positive power supply is connected to the collector in a PNP transistor with a common emitter)
1 collector-emitter voltage V.

Eとコレクタ電流■C1との関係は第5図に示す如くな
り、通常の順接続の特性と比較して、グラフにおける原
点からの立上り特性が急峻な特性となっている。
The relationship between E and collector current C1 is as shown in FIG. 5, and the rising characteristic from the origin in the graph is steeper than that of normal forward connection.

トランジスタのロード線を第5図に示すように1とする
と、トランジスタの動作は、このロード線1とこの時の
ベース電流Iblとの交点により決定される。
Assuming that the load line of the transistor is 1 as shown in FIG. 5, the operation of the transistor is determined by the intersection of the load line 1 and the base current Ibl at this time.

増幅器U1は、コレクタ・エミッタ間電圧■。Amplifier U1 has collector-emitter voltage ■.

E=R3・IfとなるようにトランジスタQ1のベース
電流Iblを制御する。
The base current Ibl of the transistor Q1 is controlled so that E=R3·If.

入力電圧Exが一双上・Esに向って増加するにつれて
、抵抗2 R3を流れる電流■、は減少し、その結果出力電圧Vo
は減少する。
As the input voltage Ex increases towards Es, the current flowing through the resistor 2 R3 decreases, resulting in the output voltage Vo
decreases.

すなわち増幅器U1の出力であるトランジスタQ1のベ
ース電流Iblは増加し、その結果コレクタ・エミッタ
間電圧■。
That is, the base current Ibl of the transistor Q1, which is the output of the amplifier U1, increases, and as a result, the collector-emitter voltage ■.

、も減少して電流■、は小さくなり、増幅器U1の反転
入力端子の電圧はO■を維持する。
, also decreases, the current ■, becomes small, and the voltage at the inverting input terminal of the amplifier U1 maintains O■.

更に入力電圧Exが増加すると、増幅器U1の出力であ
るトランジスタQ1のベース電流I5□は増大し、第5
図のPlまで到達する。
When the input voltage Ex further increases, the base current I5□ of the transistor Q1, which is the output of the amplifier U1, increases, and the fifth
It reaches Pl in the figure.

すなわち、この時の第3図装置の出力電圧V。は第5図
に示す電圧V1となるが、トランジスタQ1はコレクタ
・エミッタが逆接続されているため、前述したように第
5図のグラフで原点からの立上りが急峻な特性となり、
電圧v1はO■実際には約数IQmV以下)とみなすこ
とができる。
That is, the output voltage V of the device shown in FIG. 3 at this time. becomes the voltage V1 shown in FIG. 5, but since the collector and emitter of the transistor Q1 are reversely connected, as mentioned above, the rise from the origin is steep in the graph of FIG.
The voltage v1 can be regarded as O (actually less than a few IQmV).

この時の入力電圧Exの値は−、ナ・Esである。The value of the input voltage Ex at this time is -, Na.Es.

次に入力電圧Exが増加して一黒土・Esよりプラスに
なる2 と、増幅器U1は、その出力であるトランジスタQのベ
ース電流■5□を更に増大させるが、1〜ランジスタQ
1のコレクタ・エミッタ間電圧■。
Next, the input voltage Ex increases and becomes more positive than Ikkuroto Es2, and the amplifier U1 further increases the base current ■5□ of the transistor Q, which is its output.
1 collector-emitter voltage■.

Eは、第5図から明らかなように前記電圧■1より小さ
くなることはできず、電圧■。
As is clear from FIG. 5, E cannot be smaller than the voltage (1), and the voltage (2).

、はO■を維持する。従ってこの時、増幅器U1の反転
入力端子の電位は仮想接地電位でなく、正の電位となる
, maintains O■. Therefore, at this time, the potential of the inverting input terminal of the amplifier U1 is not a virtual ground potential but a positive potential.

この様にして第3図装置の出力電圧Voは第4図に示す
如く第1図装置と同様の折線特性を得る。
In this way, the output voltage Vo of the device shown in FIG. 3 obtains a broken line characteristic similar to that of the device shown in FIG. 1, as shown in FIG.

またこの第3図装置の出力端子2における出力抵抗をr
Also, the output resistance at the output terminal 2 of this device in Fig. 3 is r
.

、トランジスタQ1のコレクタ電流■C1とすると、出
力抵抗roは(1)式で表わされる。
, the collector current of the transistor Q1 is C1, the output resistance ro is expressed by equation (1).

一−!L(1) r〇−■c1 従って出力電圧VoがO■のときは、出力抵抗r。One-! L(1) r〇-■c1 Therefore, when the output voltage Vo is O■, the output resistance r.

もOΩとなり出力端子2に外部からリーク電流等が流入
しても出力電圧Voに何んら影響を及ぼさずO■を維持
する。
Even if a leakage current or the like flows into the output terminal 2 from the outside, it does not affect the output voltage Vo in any way and maintains O■.

第6図は本考案の他の実施例を示す図である。FIG. 6 is a diagram showing another embodiment of the present invention.

第6図装置と第3図装置の異なるところは、第3図装置
のPNPのトランジスタQ1の代りに第6図装置ではN
PNのトランジスタQ2を接続し、第3図装置では抵抗
R5をプラスの電源V。
The difference between the device in FIG. 6 and the device in FIG. 3 is that instead of the PNP transistor Q1 in the device in FIG.
A PN transistor Q2 is connected, and in the device shown in FIG. 3, a resistor R5 is connected to a positive power supply V.

へ接続したのに対し第6図装置では抵抗R5をマイナス
の電源vEへ接続したことである。
In contrast to the device shown in FIG. 6, the resistor R5 is connected to the negative power source vE.

しかしトランジスタQ2が逆接続(すなわち、この場合
NPNのトランジスタQ2のエミッタが接地され、コレ
クタがマイナスの電源に接続)されている点においては
、第3図装置と第6図装置は変りはない。
However, the device of FIG. 3 and the device of FIG. 6 are the same in that the transistor Q2 is reversely connected (that is, in this case, the emitter of the NPN transistor Q2 is grounded and the collector is connected to the negative power supply).

その他は、第3図装置と全く同様な構成であり第3図と
同じ構成素子の番号を付して構成接続の説明は省略する
Other than that, the configuration is exactly the same as that of the device shown in FIG. 3, and the same component numbers as in FIG. 3 are given, and explanations of the configuration and connections will be omitted.

第6図において入力端子1に加えられた入力型圧Exが
一1寸・Esよりプラスの電圧のとき抵抗R3に流れる
電流■fは反転入力端子側から出力端子2側の向きに流
れ、従って出力端子2における出力電圧VoはR3・■
、で表わされる負の電圧が生じる。
In Fig. 6, when the input type pressure Ex applied to the input terminal 1 is a positive voltage than 11 in.Es, the current f flowing through the resistor R3 flows from the inverting input terminal side to the output terminal 2 side, and therefore The output voltage Vo at output terminal 2 is R3・■
, a negative voltage is generated.

この場合、トランジスタQ2のベース電流■1の流れる
向きは第3図装置と逆の方向に流れ、すなわちトランジ
スタQ2のベースに流れ込む方向に流れ、増幅器U1は
第3図装置で説明したのと同様に動作し、トランジスタ
Q2のベース電流Ib2を制御する。
In this case, the base current 1 of the transistor Q2 flows in the opposite direction to that of the device shown in FIG. The transistor Q2 operates to control the base current Ib2 of the transistor Q2.

\入力電圧Exが減少するに従って増幅器Ulの出力で
あるベース電流Ib2は増大し、第5図のPlまで到達
する。
As the input voltage Ex decreases, the base current Ib2, which is the output of the amplifier Ul, increases and reaches Pl in FIG.

ただしこの場合、コレクタ電源V、がマイナスであるか
ら第5図における座標の極性を反転して読むことは明ら
かである。
However, in this case, since the collector power supply V is negative, it is clear that the polarities of the coordinates in FIG. 5 can be reversed and read.

第5図から、前述したように、出力電圧VoはO■にな
り、その後更に入力電圧Exがマイナスに推移しても、
出力電圧Voは0■を維持する。
From FIG. 5, as mentioned above, even if the output voltage Vo becomes O■ and the input voltage Ex further changes to negative,
The output voltage Vo maintains 0■.

以上のようにして第6図装置の出力電圧Voは第7図に
示す折線特性となる。
As described above, the output voltage Vo of the device shown in FIG. 6 has the broken line characteristic shown in FIG.

この場合も第3図装置と同様に出力電圧vOが0■の時
は、出力抵抗r。
In this case, as in the device shown in FIG. 3, when the output voltage vO is 0, the output resistance r.

は(1)式で示されるようにOΩとなり、出力端子2に
リーク電流等が流れ込んでも出力電圧Voは0■を維持
し、ノーク電流等に影響されない。
is OΩ as shown in equation (1), and even if a leakage current or the like flows into the output terminal 2, the output voltage Vo maintains 0■ and is not affected by the nok current or the like.

なお、第3図装置と第6図装置において、基準電圧Es
の大きさを変え、或いは基準電圧Esの極性を変え、又
は抵抗R1とR2の値を変えることにより、入力端子E
xの任意の電圧において折線特性を得ることができるこ
とは明らかである。
In addition, in the device shown in FIG. 3 and the device shown in FIG.
By changing the magnitude of the reference voltage Es, or by changing the polarity of the reference voltage Es, or by changing the values of the resistors R1 and R2, the input terminal E
It is clear that a broken line characteristic can be obtained at any voltage of x.

第8図は片電源で動作させた増幅器を利用して第4図と
同様の折線特性を得ることができる装置を示すものであ
る。
FIG. 8 shows a device that can obtain the same broken line characteristic as in FIG. 4 by using an amplifier operated with a single power supply.

第8図において増幅器U2は、その電源の一方をプラス
電源V。
In FIG. 8, amplifier U2 has one of its power supplies connected to a positive power supply V.

に接続され、他方は回路アースに接続される。and the other to circuit ground.

増幅器U2の反転入力端子には抵抗R1を介して入力端
子1から入力電圧Exが加えられ、更に抵抗R2を介し
て基準電圧Esが加えられる。
Input voltage Ex is applied from input terminal 1 via resistor R1 to the inverting input terminal of amplifier U2, and reference voltage Es is further applied via resistor R2.

基準電圧Esの他端は回路アースに接続される。The other end of the reference voltage Es is connected to circuit ground.

また増幅器U2の入出力端子間には抵抗R3が接続され
、非反転入力端子は回路アースに接続される。
Further, a resistor R3 is connected between the input and output terminals of the amplifier U2, and the non-inverting input terminal is connected to circuit ground.

このように構成接続された第8図装置において入力電圧
Exが一事ユ・Esよりマイナスの電圧のと2 き、抵抗R3に流れる電流■、は増幅器U2の出力側か
ら反転入力端子側に向って流れ出力端子2には、R3・
Ifの正の電圧が生じる。
In the device shown in FIG. 8 configured and connected in this way, when the input voltage Ex becomes a voltage more negative than Es, the current flowing through the resistor R3 flows from the output side of the amplifier U2 toward the inverting input terminal side. Flow output terminal 2 has R3.
A positive voltage of If is generated.

次に入力電圧Exが増加して一円)・Esへ近づくにつ
れて電流I、は減少し、増幅器U2の出力電圧Voは減
少し回路アース電位に近づく。
Next, as the input voltage Ex increases and approaches 1 yen).Es, the current I decreases, and the output voltage Vo of the amplifier U2 decreases and approaches the circuit ground potential.

増幅器U2としてその出力振幅が増幅器への供給電源電
圧まで出力することができる、すなわちこの場合、回路
アース電位まで出力することができる増幅器を使用すれ
ば、入力電圧Exが−、寸・Esよりプラスの電圧にお
いて増幅器U2の出力電圧VoはO■となる。
If you use an amplifier whose output amplitude can reach the voltage of the power supply to the amplifier as amplifier U2, that is, in this case, if you use an amplifier whose output amplitude can reach the circuit ground potential, the input voltage Ex will be more than -, Es. At a voltage of , the output voltage Vo of the amplifier U2 becomes O■.

従って、出力端子2の出力電圧Voとして第4図と同様
の折線特性を得ることができる。
Therefore, the output voltage Vo of the output terminal 2 can have a broken line characteristic similar to that shown in FIG.

第9図は本考案による折線出力装置を数個組み合せて、
その出力を加算器で加算することにより第10図に示す
ような任意の折線曲線を得るための装置を示す図である
Figure 9 shows a combination of several fold line output devices according to the present invention.
10 is a diagram showing a device for obtaining an arbitrary broken line curve as shown in FIG. 10 by adding the outputs using an adder. FIG.

第9図において、B1〜BKは本考案に係る折線出力装
置である。
In FIG. 9, B1 to BK are broken line output devices according to the present invention.

入力端子3は、抵抗R6、折線出力装置B1と抵抗R7
の直列回路、折線出力装置B2と抵抗R8の直列回路、
折線出力装置BKと抵抗BKの直列回路(Kは任意の整
数)、に並列に接続され、抵抗R6,R7,・・・RK
は、それぞれ増幅器U3の反転入力端子に接続される。
Input terminal 3 includes resistor R6, wire output device B1 and resistor R7.
A series circuit of a broken wire output device B2 and a resistor R8,
Connected in parallel to a series circuit of a broken line output device BK and a resistor BK (K is an arbitrary integer), resistors R6, R7,...RK
are respectively connected to the inverting input terminal of amplifier U3.

増幅器U3の非反転入力端子は回路アースに接続され、
増幅器U3の出力と反転入力端子間に抵抗R9が接続さ
れて加算器が構成される。
The non-inverting input terminal of amplifier U3 is connected to circuit ground;
A resistor R9 is connected between the output of amplifier U3 and the inverting input terminal to configure an adder.

折線出力装置B1.B2.・・・BKにおける各折点と
なる入力電圧すなわち第3図装置、第6図装置で説明し
た一、+・Esで表わされる電圧をEl、B2.・・・
EKとすれば、第9図装置の出力電圧■。
Broken line output device B1. B2. . . . The input voltages at each bending point in BK, that is, the voltages represented by 1, +Es explained in the apparatus of FIG. 3 and the apparatus of FIG. 6, are expressed as El, B2, . ...
If EK, then the output voltage of the device in Figure 9 ■.

utとして第10図に示す折線曲線を得ることができる
As ut, a broken line curve shown in FIG. 10 can be obtained.

以上のように従来の装置においては、出力端子からリー
ク電流やバイアス電流が流れ込んだ場合にその出力電圧
のゼロレベルが影響を受けたのに対し、本考案によれば
その出力段に使用したトランジスタが逆接続されている
ため、コレクタ・エミッタ間電圧が近似的にO■とみな
せる程小さく、その結果、出力抵抗はOΩとみることが
できるため出力端子にリーク電流等が流入しても出力電
圧のゼロレベルは変化をすることがない。
As described above, in conventional devices, when leakage current or bias current flows from the output terminal, the zero level of the output voltage is affected, but according to the present invention, the transistor used in the output stage are reversely connected, the voltage between the collector and emitter is so small that it can be approximately regarded as O■, and as a result, the output resistance can be regarded as OΩ, so even if leakage current etc. flows into the output terminal, the output voltage will not change. The zero level of does not change.

従って本考案装置を使って第9図のような折線曲線を得
る装置を構成した場合、安定した折線曲線を得ることが
でき、その効果は極めて大なるものである。
Therefore, when the apparatus of the present invention is used to construct an apparatus for obtaining a broken line curve as shown in FIG. 9, a stable broken line curve can be obtained, and the effect is extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の折線出力装置を示す図、第2図は第1図
装置の折線出力特性を示す図、第3図は本考案に係る折
線出力装置の一実施例を示す図、第4図は第3図装置の
折線出力特性を示す図、第5図は逆接続されたトランジ
スタの特性を示す図、第6図は本考案に折線出力装置の
他の実施例を示す図、第7図は第6図装置の折線出力特
性を示す図、第8図は片電源の増幅器を利用して折線出
力を得る装置を示す図、第9図は折線曲線を出力する装
置を示す図、第10図は第9図装置の出力特性を示す図
である。 R1−R5・・・・・・抵抗、Es・・・・・・基準電
圧、Ul・・・・・・増幅器、Ql・・・・・・PNP
)ランジスタ、Q2・・・・・・NPN)ランジスタ。
FIG. 1 is a diagram showing a conventional fold line output device, FIG. 2 is a diagram showing the fold line output characteristics of the device shown in FIG. 1, FIG. 3 is a diagram showing an embodiment of the fold line output device according to the present invention, and FIG. 3 shows the broken line output characteristics of the device, FIG. 5 shows the characteristics of reversely connected transistors, FIG. 6 shows another embodiment of the broken line output device according to the present invention, and FIG. The figures show the broken line output characteristics of the device shown in Figure 6, Figure 8 shows a device that uses a single power supply amplifier to obtain a broken line output, Figure 9 shows a device that outputs a broken line curve, and Figure 9 shows a device that outputs a broken line curve. FIG. 10 is a diagram showing the output characteristics of the device shown in FIG. 9. R1-R5...Resistance, Es...Reference voltage, Ul...Amplifier, Ql...PNP
) transistor, Q2...NPN) transistor.

Claims (3)

【実用新案登録請求の範囲】[Scope of utility model registration request] (1)入力端子と定電圧が加算人力される増幅器、前記
増幅器の出力によってベースを駆動されエミッタが回路
アースに接続されたトランジスタ、前記トランジスタの
コレクタと前記増幅器の入力端子間に接続された第1の
抵抗、前記トランジスタのコレクタと電源との間に接続
された第2の抵抗を具備した装置において、前記トラン
ジスタのコレクタとエミッタを逆接続したことを特徴と
する折線出力装置。
(1) An amplifier to which an input terminal and a constant voltage are summed, a transistor whose base is driven by the output of the amplifier and whose emitter is connected to circuit ground, and a transistor connected between the collector of the transistor and the input terminal of the amplifier. 1. A broken line output device comprising a first resistor and a second resistor connected between the collector of the transistor and a power source, wherein the collector and emitter of the transistor are reversely connected.
(2)前記トランジスタとしてPNPのトランジスタを
使用し、前記電源としてプラス電源を使用したことを特
徴とする実用新案登録請求の範囲第1項記載の折線出力
装置。
(2) The folded line output device according to claim 1, which is a registered utility model, characterized in that a PNP transistor is used as the transistor, and a positive power source is used as the power source.
(3)前記トランジスタとしてNPHのトランジスタを
使用し、前記電源としてマイナス電源を使用したことを
特徴とする実用新案登録請求の範囲第1項記載の折線出
力装置。
(3) The folded line output device according to claim 1, which is a registered utility model, characterized in that an NPH transistor is used as the transistor, and a negative power source is used as the power source.
JP4920079U 1979-04-13 1979-04-13 Broken line output device Expired JPS5922599Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4920079U JPS5922599Y2 (en) 1979-04-13 1979-04-13 Broken line output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4920079U JPS5922599Y2 (en) 1979-04-13 1979-04-13 Broken line output device

Publications (2)

Publication Number Publication Date
JPS55150457U JPS55150457U (en) 1980-10-29
JPS5922599Y2 true JPS5922599Y2 (en) 1984-07-05

Family

ID=28934349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4920079U Expired JPS5922599Y2 (en) 1979-04-13 1979-04-13 Broken line output device

Country Status (1)

Country Link
JP (1) JPS5922599Y2 (en)

Also Published As

Publication number Publication date
JPS55150457U (en) 1980-10-29

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
GB2066601A (en) Electrically variable impedance circuit with feedback comppensation
KR980010682A (en) Voltage-to-current conversion circuit
JPS5922599Y2 (en) Broken line output device
JPH0770935B2 (en) Differential current amplifier circuit
EP0528659B1 (en) Impedance multiplier
JPS58182922A (en) Input interface circuit
JPS5940674Y2 (en) Voltage-absolute value current conversion circuit
JPS6036896Y2 (en) power amplifier circuit
JP3153105B2 (en) Voltage-current conversion circuit
US3484622A (en) Voltage squaring circuit employing forward biased transistors with common collector load impedance
JP3010953B2 (en) Power-on reset circuit
JPS6035303Y2 (en) Waveform shaping circuit
US3456204A (en) Transistor amplification circuitry
JPH0717012Y2 (en) Reference potential conversion circuit
JPH0336096Y2 (en)
JP2593523Y2 (en) Feedback constant current source circuit
JPS6338889B2 (en)
JPS6031427Y2 (en) Electric motor speed control device
JPS6119141B2 (en)
SU999159A1 (en) Analogue switch
JPS628987B2 (en)
JPH0521125Y2 (en)
JP3226105B2 (en) Arithmetic rectifier circuit
JPH0745024Y2 (en) Input protection circuit