JPS5922597Y2 - multiplication circuit - Google Patents

multiplication circuit

Info

Publication number
JPS5922597Y2
JPS5922597Y2 JP13154779U JP13154779U JPS5922597Y2 JP S5922597 Y2 JPS5922597 Y2 JP S5922597Y2 JP 13154779 U JP13154779 U JP 13154779U JP 13154779 U JP13154779 U JP 13154779U JP S5922597 Y2 JPS5922597 Y2 JP S5922597Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
current
phase
multiplication circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13154779U
Other languages
Japanese (ja)
Other versions
JPS5649962U (en
Inventor
慎二 小野
基康 田中
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP13154779U priority Critical patent/JPS5922597Y2/en
Publication of JPS5649962U publication Critical patent/JPS5649962U/ja
Application granted granted Critical
Publication of JPS5922597Y2 publication Critical patent/JPS5922597Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 本考案は通信装置における4象限がけ算回路に関するも
のである。
[Detailed Description of the Invention] The present invention relates to a four-quadrant multiplication circuit in a communication device.

従来この種の回路(例えば平衡変調器)はダイオードの
非線形部分も使用範囲にあったために線形性に問題があ
り片方の入力がθに近い時、波形歪が大きくなるという
欠点があった。
Conventionally, this type of circuit (balanced modulator, for example) had a problem with linearity because the nonlinear portion of the diode was also within the usable range, and had the disadvantage that when one input was close to θ, waveform distortion became large.

本考案の目的は簡単な回路構成で線形性に優れたかけ算
回路を提供することにある。
The purpose of the present invention is to provide a multiplication circuit with a simple circuit configuration and excellent linearity.

以下、図面に従って詳細に説明する。A detailed explanation will be given below according to the drawings.

第1図は本考案のブロック図である。FIG. 1 is a block diagram of the present invention.

図において、1,2は人力信号端子、3は同相分岐回路
(又は逆相分岐回路)、4,4′は電流制御線形可変抵
抗素子、5は差動増幅回路、6は逆相合成回路(又は同
相合成回路)、7は出力信号端子である。
In the figure, 1 and 2 are human signal terminals, 3 is an in-phase branch circuit (or anti-phase branch circuit), 4 and 4' are current-controlled linear variable resistance elements, 5 is a differential amplifier circuit, and 6 is an anti-phase synthesis circuit ( or an in-phase synthesis circuit), and 7 is an output signal terminal.

今、入力端子1に2E1の信号が人力されれば分岐回路
3の出力は各々E1となり (同相分岐の場合)、これ
らは可変抵抗素子4,4′を通過する。
Now, if a signal of 2E1 is inputted to the input terminal 1, the outputs of the branch circuits 3 will each become E1 (in the case of in-phase branching), and these will pass through the variable resistance elements 4 and 4'.

可変抵抗素子4,4′は流れる電流により抵抗値が線形
に変化する素子で、この電流は差動増幅器5により制御
され、入力端子2が0の場合、差動増幅器5の2つの電
流値が等しくなる様に調整されている(この時の電流値
を1とする)。
The variable resistance elements 4 and 4' are elements whose resistance values change linearly depending on the flowing current. This current is controlled by the differential amplifier 5, and when the input terminal 2 is 0, the two current values of the differential amplifier 5 are They are adjusted so that they are equal (the current value at this time is assumed to be 1).

ここで、入力端子2にE2の信号が加えられるとこれに
まり差動増幅器5の2つの電流にアンバランスが生じk
(0<k<1)の増減が生じる。
Here, when the signal E2 is applied to the input terminal 2, the two currents of the differential amplifier 5 become unbalanced.
An increase or decrease of (0<k<1) occurs.

これにより可変抵抗素子4の抵抗値が比例増減し、分岐
回路3の出力は通過損失の増減を受けて各々に、(1+
k) E、およびに、 (1−k)E、 (ただしに1
;比例定数)となる。
As a result, the resistance value of the variable resistance element 4 increases or decreases proportionally, and the output of the branch circuit 3 changes to (1+
k) E, and (1-k)E, (where 1
; constant of proportionality).

この2つを逆相合成すると Kl (1+k) E1+ (−Kl (1−k)
E、)−2K。
When these two are synthesized in reverse phase, Kl (1+k) E1+ (-Kl (1-k)
E, )-2K.

kEl・・・(1)となる。kEl...(1).

ここでに−に2E2(ただしに2:比例定数)であるか
ら(1)式を書き直すと2に1に2E1E2=KE1E
2(K=2に1に2)となり、第1図のブロック図は、
入力信号E1およびE2の4象限かけ算回路になる。
Here, since -2E2 (where 2: proportionality constant) is rewritten, formula (1) becomes 2 to 1, 2E1E2 = KE1E
2 (K=2 to 1 to 2), and the block diagram in Figure 1 is as follows.
It becomes a four-quadrant multiplication circuit for input signals E1 and E2.

なお、入力側を逆相分岐し出力側を同相合成しても結果
は同様になる。
Note that even if the input side is branched in anti-phase and the output side is combined in-phase, the same result will be obtained.

第2図は本考案の実施例で端子1のIF信号(70MH
z)と端子2のベースバンド制御信号とのがけ算回路を
示している。
Figure 2 shows an embodiment of the present invention, showing the IF signal (70MH) at terminal 1.
z) and the baseband control signal at terminal 2.

以下にこれを説明する。トランジスタ30.31のエミ
ッタは可変抵抗器32および共通の定電流源(トランジ
スタ33、抵抗器34.35およびツェナーダイオード
36から構成される)37を介して負電圧端子38に接
続される。
This will be explained below. The emitter of transistor 30.31 is connected to negative voltage terminal 38 via variable resistor 32 and common constant current source 37 (consisting of transistor 33, resistor 34.35 and Zener diode 36).

トランジスタ30のコレクタはチョーク17、PINダ
イオード13.14、トランス10.40およびチョー
り15,16を介して正電源端子に接続される。
The collector of transistor 30 is connected to the positive power supply terminal via choke 17, PIN diode 13.14, transformer 10.40, and chokes 15 and 16.

一方、トランジスタ31のコレクタはチョーク18、P
INダイオード11.12、トランス10.40および
チョーク15.16を介して正電源端子23へ接続され
て4象限かけ算回路が構成される。
On the other hand, the collector of the transistor 31 is connected to the choke 18, P
It is connected to the positive power supply terminal 23 via an IN diode 11.12, a transformer 10.40, and a choke 15.16 to form a four-quadrant multiplication circuit.

19〜21はコンデンサである。19 to 21 are capacitors.

今、入力端子2が0(グランド)であるとトランジスタ
30のベースもOである為、トランジスタ30.31の
コレクタに流れる電流は等しい。
Now, when the input terminal 2 is 0 (ground), the base of the transistor 30 is also O, so the currents flowing to the collectors of the transistors 30 and 31 are equal.

この時PINダイオード11〜14の抵抗値はすべて等
しくなるため入力信号1のトランス40への2つの信号
レベルは等しくなる。
At this time, the resistance values of the PIN diodes 11 to 14 are all equal, so the two signal levels of the input signal 1 to the transformer 40 are equal.

トランス40は逆相ハイブリッドトランスであるため入
力信号レベルが等しいと出力は0となり一方の入力が0
で゛あると出力も0となるかけ算特性を示す。
Since the transformer 40 is a reverse phase hybrid transformer, if the input signal levels are equal, the output will be 0 and one input will be 0.
It exhibits a multiplication characteristic in which the output becomes 0 when .

次に入力端子2に信号を与えると、信号レベルに比例し
てトランジスタ30および31のコレクタ電流も比例増
減し、その結果PINダイオード11〜14の抵抗値も
比例増減する。
Next, when a signal is applied to the input terminal 2, the collector currents of the transistors 30 and 31 increase or decrease in proportion to the signal level, and as a result, the resistance values of the PIN diodes 11 to 14 also increase or decrease in proportion.

この結果第1図による説明の如く入力端子2の信号レベ
ルに比例した出力となり、かけ算特性を示す。
As a result, as explained with reference to FIG. 1, the output is proportional to the signal level of the input terminal 2, and exhibits a multiplication characteristic.

一方、入力端子2の信号レベルが一定ならば、PINダ
イオードの抵抗値は一定になり出力信号レベルは入力端
子1の信号レベルに比例するため入力端子1に対しても
かけ算特性を示す。
On the other hand, if the signal level of the input terminal 2 is constant, the resistance value of the PIN diode is constant and the output signal level is proportional to the signal level of the input terminal 1, so that it exhibits a multiplication characteristic for the input terminal 1 as well.

よって第2図の回路は4象限のかけ算回路になる。Therefore, the circuit of FIG. 2 becomes a four-quadrant multiplication circuit.

以上説明した様に電流制御可変抵抗素子に常時電流を流
して線形性の良い動作点で使用出来るので線形性に優れ
、また回路構成も簡単であるため本回路を多数使用する
自動等化用トランスパーサルフィルター等に応用出来る
利点がある。
As explained above, since the current can be constantly passed through the current controlled variable resistance element and used at an operating point with good linearity, it has excellent linearity, and the circuit configuration is simple, so this automatic equalization transformer uses a large number of this circuit. It has the advantage of being applicable to parsal filters, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案のブロック図、第2図は本考案の具体的
回路図例である。 なお図において1,2・・・入力端子、3・・・同相分
岐回路(又は逆相分岐回路)、4・・・電流制御線形抵
抗素子、5・・・差動増幅回路、6・・・逆相合成回路
(又は同相合成回路)、7・・・出力端子、10.40
・・・ハイブリッドトランス、11〜14・・・PIN
ダイオード、15,16゜17、18・・・チョーク、
17〜22・・・コンデンサ、30.31゜33・・・
トランジスタ、32・・・可変抵抗器、34.35・・
・抵抗器、36・・・ツェナーダイオード、37・・・
定電流源、23・・・正電源端子、38・・・負電源端
子である。
FIG. 1 is a block diagram of the present invention, and FIG. 2 is a specific example of a circuit diagram of the present invention. In the figure, 1, 2... input terminal, 3... in-phase branch circuit (or anti-phase branch circuit), 4... current control linear resistance element, 5... differential amplifier circuit, 6... Negative phase synthesis circuit (or in-phase synthesis circuit), 7...output terminal, 10.40
...Hybrid transformer, 11-14...PIN
Diode, 15, 16° 17, 18...Choke,
17-22... Capacitor, 30.31°33...
Transistor, 32... Variable resistor, 34.35...
・Resistor, 36... Zener diode, 37...
Constant current source, 23... positive power supply terminal, 38... negative power supply terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の信号と第2の信号をかけ算し第3の信号を発生す
るかけ算回路において、前記第1の信号を同相あるいは
逆相分岐し第4および第5の信号を発生する手段と、前
記第2の信号のレベルに対応した電流を発生する手段と
、前記電流により前記第4および第5の信号を制御して
第6および第7の信号を発生する電流制御線形可変抵抗
手段□と、前記第6および第7の信号を逆相あるいは同
相合威し前記第3の信号を発生する手段とを含むことを
特徴とするかけ算回路。
a multiplication circuit that multiplies a first signal and a second signal to generate a third signal; means for generating a current corresponding to the level of the second signal; current control linear variable resistance means □ for controlling the fourth and fifth signals with the current to generate sixth and seventh signals; and means for combining the sixth and seventh signals in opposite phase or in phase to generate the third signal.
JP13154779U 1979-09-21 1979-09-21 multiplication circuit Expired JPS5922597Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13154779U JPS5922597Y2 (en) 1979-09-21 1979-09-21 multiplication circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13154779U JPS5922597Y2 (en) 1979-09-21 1979-09-21 multiplication circuit

Publications (2)

Publication Number Publication Date
JPS5649962U JPS5649962U (en) 1981-05-02
JPS5922597Y2 true JPS5922597Y2 (en) 1984-07-05

Family

ID=29363211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13154779U Expired JPS5922597Y2 (en) 1979-09-21 1979-09-21 multiplication circuit

Country Status (1)

Country Link
JP (1) JPS5922597Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6296191A (en) * 1985-10-24 1987-05-02 Kayaba Matsukuguregoo Nabiiles Kk Outboard ramp

Also Published As

Publication number Publication date
JPS5649962U (en) 1981-05-02

Similar Documents

Publication Publication Date Title
US4667279A (en) Transformer coupled pard bucker for DC power supplies
JPS58146116A (en) Electronic gain controller
JPH03104422A (en) Linear transmission equipment
US2904758A (en) Circuit arrangement for converting impedances
JPS5922597Y2 (en) multiplication circuit
US4227095A (en) Deviation driver circuit
US4366449A (en) Integrated voltage control variable gain circuit and a signal transmission circuit using the same
JP2710507B2 (en) Amplifier circuit
JPS5827411A (en) Differential amplifier circuit
JPH07283652A (en) Voltage control capacitor
JPH0346581Y2 (en)
JPH01274220A (en) Method for limiting output current of current feeder and circuit apparatus therefor
GB2073524A (en) Class ab amplifying circuit
US3436684A (en) Bridge type demodulator having diodes adjustably operated
US3440441A (en) Multiplicative modulators
JPS58171105A (en) Amplitude modulator
US4038566A (en) Multiplier circuit
US3355678A (en) Modulator connection with combined current and voltage feed-back
JPH0339928Y2 (en)
SU746864A1 (en) Power amplifier
JPS5942899B2 (en) Control signal generation circuit
JPS61244106A (en) Sine wave voltage generating circuit
JPH0225286B2 (en)
JPH0323690Y2 (en)
JPH025419Y2 (en)