JPS5922337A - 界面電気伝導評価方法 - Google Patents
界面電気伝導評価方法Info
- Publication number
- JPS5922337A JPS5922337A JP57131537A JP13153782A JPS5922337A JP S5922337 A JPS5922337 A JP S5922337A JP 57131537 A JP57131537 A JP 57131537A JP 13153782 A JP13153782 A JP 13153782A JP S5922337 A JPS5922337 A JP S5922337A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- pulse
- drain
- temperature
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体装置に於けるヘテロ接合の界面或いは
絶縁膜と半導体の界面に於ける電気伝導に悪影響を及ば
ず前記界面或いは該界面近傍の深い不純物準位（欠陥準
位）を検出するのに好適な界面電気伝導評価方法に関す
る。
絶縁膜と半導体の界面に於ける電気伝導に悪影響を及ば
ず前記界面或いは該界面近傍の深い不純物準位（欠陥準
位）を検出するのに好適な界面電気伝導評価方法に関す
る。
従来技術と問題点
従来、ヘテロ接合の界面に流れる電流或いは絶縁膜と半
導体との界面に流れる電流を利用する半導体装置として
、例えば、電界効果半導体装置が知られている。
導体との界面に流れる電流を利用する半導体装置として
、例えば、電界効果半導体装置が知られている。
このような半導体装置では、界面電気伝導の良否が特性
に大きく影響し、そして、界面電気伝導はその界面或い
は該界面近傍の深い不純ｑ！Ａ準位に関係している。
に大きく影響し、そして、界面電気伝導はその界面或い
は該界面近傍の深い不純ｑ！Ａ準位に関係している。
従って、界面電気伝導と界面或いは該界面近傍の深い不
純物準位との相関を知得することは特性の良い半導体装
置を得るのに必要であるが、今までその方法がなかった
。
純物準位との相関を知得することは特性の良い半導体装
置を得るのに必要であるが、今までその方法がなかった
。
発明の目的
本発明は、界面電気伝導と界面或いは界面近傍の深い不
純物準位との相関を実際の電界効果半導体装置を用いて
直接求めることができるようにするものである。
純物準位との相関を実際の電界効果半導体装置を用いて
直接求めることができるようにするものである。
発明の構成
本発明の原理を第１図及び第２図を参照して説明する。
第１図は、ヘテロ接合の界面に流れる電流を利用する電
界効果半導体装置のハンド・モデル図である。
界効果半導体装置のハンド・モデル図である。
図に於いて、ＭＧは金属ゲート電極、１ばＧａ八へΔｓ
Ｆｔであるｎ′″型半導体層、２はｃａＡｓｌＷである
半導体層、Ｆ Ｌはフェルミ４６位、ＳＬは界面準位、
ＳＥは界面電荷をそれぞれ示す。
Ｆｔであるｎ′″型半導体層、２はｃａＡｓｌＷである
半導体層、Ｆ Ｌはフェルミ４６位、ＳＬは界面準位、
ＳＥは界面電荷をそれぞれ示す。
図（ａ）は通常のバイアス電圧が印加された定常状態の
場合を表わしていて、界面準位Ｓ Ｌは電子で満たされ
ていない。
場合を表わしていて、界面準位Ｓ Ｌは電子で満たされ
ていない。
図（ｂ）は前記通常のバイアス電圧の外に金属ゲート電
極ＭＧにパルス・バイアスを印加して界面の荷電状態が
より蓄積（反転）モードになるようにした場合を表わし
ていて、界面準位ｓ ｒ、は電子で満たされている。
極ＭＧにパルス・バイアスを印加して界面の荷電状態が
より蓄積（反転）モードになるようにした場合を表わし
ていて、界面準位ｓ ｒ、は電子で満たされている。
図（ｃ）は前記パルス・バイアスを印加した状態から前
記図（ａ）に関して説明したｊｆｆ１常のバイアス電圧
印加状態に戻した場合を表わしていて、この状態になる
と、前記図（ｂ）に関−して説明した界面準位Ｓｌ、に
蓄積された電荷は放出されることになる。
記図（ａ）に関して説明したｊｆｆ１常のバイアス電圧
印加状態に戻した場合を表わしていて、この状態になる
と、前記図（ｂ）に関−して説明した界面準位Ｓｌ、に
蓄積された電荷は放出されることになる。
この電荷放出に依り、界面に存在する蓄積（反転）電荷
量は変化し、従って、ドレイン・ソース間の電流も変化
する。
量は変化し、従って、ドレイン・ソース間の電流も変化
する。
この電流変化をパルス・バイアス印加終了後、所定の時
刻ｔ１及びｔ２でサンプリングし、その時刻ｔ１とｔ２
の間に於ける電流の差を温度の関数として求めるのであ
る。
刻ｔ１及びｔ２でサンプリングし、その時刻ｔ１とｔ２
の間に於ける電流の差を温度の関数として求めるのであ
る。
このように、温度の関数として求める為には、試料であ
る電界効果半導体装置をヒータで加熱できる容器内に配
置し、その電界効果半導体装置の温度を例えば熱電対で
検出しながら変化させ、その温度に関する信号を例えば
Ｘ−Ｙレコーダの一方の入力端に送入することが必要で
ある。
る電界効果半導体装置をヒータで加熱できる容器内に配
置し、その電界効果半導体装置の温度を例えば熱電対で
検出しながら変化させ、その温度に関する信号を例えば
Ｘ−Ｙレコーダの一方の入力端に送入することが必要で
ある。
第２図は、前記のような操作を行なっ一ノこ場合を説明
するもので、図（ａ）はゲート・バイアス電圧を、図（
ｂ）はドレイン・ソース間電流を表わす線図である。
するもので、図（ａ）はゲート・バイアス電圧を、図（
ｂ）はドレイン・ソース間電流を表わす線図である。
図に於いて、ＶＲはゲート・バイアス値、ＶＰはパルス
・バイアス値、ｔは時間、ＰＢＩ及びＰＨ１はパルス・
バイアス、ｔｌ及びｔ２はサンプリング時刻をそれぞれ
示す。 図から１゛するように、パルス・バイアスＦＢ
Ｉ或いはＰＨ１が印加され、それ等が立ち下がってから
のドレイン・ソース電流は欠陥準位があると図示の如く
変化する。若し、欠陥準位がなりればドレイン・ソース
電流は変化せず平坦である。尚、このサンプリング時刻
ｔ１及び１２間で前記温度スキャンニングが行なわれて
いることば云うまでもない。
・バイアス値、ｔは時間、ＰＢＩ及びＰＨ１はパルス・
バイアス、ｔｌ及びｔ２はサンプリング時刻をそれぞれ
示す。 図から１゛するように、パルス・バイアスＦＢ
Ｉ或いはＰＨ１が印加され、それ等が立ち下がってから
のドレイン・ソース電流は欠陥準位があると図示の如く
変化する。若し、欠陥準位がなりればドレイン・ソース
電流は変化せず平坦である。尚、このサンプリング時刻
ｔ１及び１２間で前記温度スキャンニングが行なわれて
いることば云うまでもない。
発明の実施例
第３図は本発明を実施する装置の一例を表わすブロック
図である。
図である。
図に於いて、１１はバイアス電圧発生器、１２はパルス
・バイアス電圧発生器、１３は増幅器、１４はボックス
カー・アベレイジャ、１５はＸ・Ｙレコーダ、ＴＴば熱
電対、Ｑは試料であるｌ・ランジスタ、Ｓばソース、■
〕はドレイン、Ｇはゲート、Ｒは抵抗をそれぞれ示す。
・バイアス電圧発生器、１３は増幅器、１４はボックス
カー・アベレイジャ、１５はＸ・Ｙレコーダ、ＴＴば熱
電対、Ｑは試料であるｌ・ランジスタ、Ｓばソース、■
〕はドレイン、Ｇはゲート、Ｒは抵抗をそれぞれ示す。
本実施例では、ソースＳ及び１１４７０間に一定電圧を
加え、ケートＧに界面が反転成いは蓄積モードになるよ
うな電圧を印加、ｆｉｌｌち、パルス・バイアス電圧発
生器Ｉ２からパルス・ハ・Ｃアスを印加する。パルス・
バイアスが立ら下がった後、ドレインＤ・ソース８間電
流の過渡応答をボ・ノクスカー・アヘレイジャ１４でサ
ンプリングし、時刻ｔ１及びＬ２に於ける電流からその
差を求める。
加え、ケートＧに界面が反転成いは蓄積モードになるよ
うな電圧を印加、ｆｉｌｌち、パルス・バイアス電圧発
生器Ｉ２からパルス・ハ・Ｃアスを印加する。パルス・
バイアスが立ら下がった後、ドレインＤ・ソース８間電
流の過渡応答をボ・ノクスカー・アヘレイジャ１４でサ
ンプリングし、時刻ｔ１及びＬ２に於ける電流からその
差を求める。
試料であるトランジスタＱの温度を変えながら時刻ｔ１
とｔ２の電流差を温度の関数としてＸ −、Ｙレコーダ
１５に記録する。
とｔ２の電流差を温度の関数としてＸ −、Ｙレコーダ
１５に記録する。
第４図は前記実施例に依って、界面電気伝導と欠陥準位
との相関を評価したデータを表わす線図である。
との相関を評価したデータを表わす線図である。
図では、横軸に温度Ｔを、縦軸に１（ＬＬ）−ｊ（ｔ２
）の信号を採り、サンプリングするゲートの位置、即ち
、ｔ １／ｌ ２を変えてｉＪＩられたスペクトルを示
している。尚、■）１３はこのデータを得るに際し用い
られたパルス・バイアスの条件を示している。
）の信号を採り、サンプリングするゲートの位置、即ち
、ｔ １／ｌ ２を変えてｉＪＩられたスペクトルを示
している。尚、■）１３はこのデータを得るに際し用い
られたパルス・バイアスの条件を示している。
このデータにこ示されたピーク電流のゲート位置依存性
から、ピーク電流を生じさ−Ｕる欠陥は伝導帯から０．
’３６ （ｅＶ）のエネルギの位置にあることが判った
。
から、ピーク電流を生じさ−Ｕる欠陥は伝導帯から０．
’３６ （ｅＶ）のエネルギの位置にあることが判った
。
ところで、深い不純物準位、即し、欠陥準位の荷電状態
を定常状態からずらずには、１−ランジスタのゲートに
パルス・バイアスを印加する方法の外に光を照射して電
子を充満させることもできる。
を定常状態からずらずには、１−ランジスタのゲートに
パルス・バイアスを印加する方法の外に光を照射して電
子を充満させることもできる。
尚、そのときの照射光としては、レーザ光の如き単色光
を用いることが望ましい。
を用いることが望ましい。
第５図は光を照射する方法を実施する装置の一例を表わ
すブｌコック図であり、第３図に関して説明した部分と
同部分は同記号で指示しである。
すブｌコック図であり、第３図に関して説明した部分と
同部分は同記号で指示しである。
本装置が第３図に示した装置と相違する点は、レーザ光
発生器１６、光チコッパＩ７、ハーフ・ミラー１日、フ
ォト・セル１９、バイアス電圧発生器２０を備えている
ことである。
発生器１６、光チコッパＩ７、ハーフ・ミラー１日、フ
ォト・セル１９、バイアス電圧発生器２０を備えている
ことである。
この装置では、バイアス電圧発生器２ｏでトランジスタ
Ｑのケーｊ・に一定のバイアス電圧を印加しておき、レ
ーザ光発生器１Ｇからの光を光チョッパ１７でパルス状
とし、これをハーフ・ミラー１８を介してトランジスタ
Ｑに照射する。また、ハーフ・ミラー１８で反射された
一部の光はフォ１−・セル１！Ｊに於いて光電変換され
、それに依りｉＭられたパルスはボックスカー・アヘレ
・イジャ１４のトリガ信号として使用される。トランジ
スタＱに光パルスが入射してから後は第３図に示した装
置の動作と殆ど変りない。即し、光パルスの照射終了後
、ドレイン・ソース間電流の過渡応答を測定し、それを
記録するものである。
Ｑのケーｊ・に一定のバイアス電圧を印加しておき、レ
ーザ光発生器１Ｇからの光を光チョッパ１７でパルス状
とし、これをハーフ・ミラー１８を介してトランジスタ
Ｑに照射する。また、ハーフ・ミラー１８で反射された
一部の光はフォ１−・セル１！Ｊに於いて光電変換され
、それに依りｉＭられたパルスはボックスカー・アヘレ
・イジャ１４のトリガ信号として使用される。トランジ
スタＱに光パルスが入射してから後は第３図に示した装
置の動作と殆ど変りない。即し、光パルスの照射終了後
、ドレイン・ソース間電流の過渡応答を測定し、それを
記録するものである。
発明の効果
本発明に依れば、界面電気伝導と界面或いは界面近傍の
深い不純物準位との相関を実際の電界効果半導体装置を
使用してスペクトル・スコピックに検出することができ
るので、良好な界面を得る吻偽の基礎データを容易に得
ることが可能である。
深い不純物準位との相関を実際の電界効果半導体装置を
使用してスペクトル・スコピックに検出することができ
るので、良好な界面を得る吻偽の基礎データを容易に得
ることが可能である。
第１図及びポ２図は本発明の詳細な説明する為のバンド
・モデル図及びゲート・バイアス電圧とドレイン・ソー
ス間電流を表わす線図、第３図は本発明を実施する装置
の一例を説明する為のブロック図、第４図は第３図の装
置にて得られたデータを表わす線図、第５図は本発明を
実施する装置の他の一例を表わすブロック図である。 る半導体層、Ｆ Ｌはフェルミ準位、ｓ Ｉ−は界面準
位、ＳＥは界面電荷、ｔｌ及びＬ２はサンプリングの時
刻、１１はバイアス電圧発生器、１２はパルス・バイア
ス電圧発生器、１３ば増幅器、１４ばボ・７クスカー・
アヘレイジャ、１５はＸ−Ｙレコーダ、′ＦＴは熱電対
、Ｑは１−ランジスタ、Ｓばソース、Ｄはドレイン、Ｇ
はゲート、Ｒは抵抗である。 特許出願人 冨士通株式会社 代理人弁理士 玉蟲 久五部 （外３名） １４７− 第１図 Ｍひ １２ 〔Ｖプ） （：ｙ）？−１，＋ｘ）ｙ ０９！
・モデル図及びゲート・バイアス電圧とドレイン・ソー
ス間電流を表わす線図、第３図は本発明を実施する装置
の一例を説明する為のブロック図、第４図は第３図の装
置にて得られたデータを表わす線図、第５図は本発明を
実施する装置の他の一例を表わすブロック図である。 る半導体層、Ｆ Ｌはフェルミ準位、ｓ Ｉ−は界面準
位、ＳＥは界面電荷、ｔｌ及びＬ２はサンプリングの時
刻、１１はバイアス電圧発生器、１２はパルス・バイア
ス電圧発生器、１３ば増幅器、１４ばボ・７クスカー・
アヘレイジャ、１５はＸ−Ｙレコーダ、′ＦＴは熱電対
、Ｑは１−ランジスタ、Ｓばソース、Ｄはドレイン、Ｇ
はゲート、Ｒは抵抗である。 特許出願人 冨士通株式会社 代理人弁理士 玉蟲 久五部 （外３名） １４７− 第１図 Ｍひ １２ 〔Ｖプ） （：ｙ）？−１，＋ｘ）ｙ ０９！
Claims (1)
- ヘテロ接合の界面、絶縁物及び半導体の界面等の界面に
於ける電気伝導を利用した電昇効果半導体装置のゲート
に電気あるいは光のパルスを加え、該パルスの終了後、
所定時刻のドレイン・ソース間電流の過渡応答を電界効
果半導体装置の温度を変化させつつ測定することを特徴
とする界面電気伝導評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153782A JPH0622259B2 (ja) | 1982-07-28 | 1982-07-28 | 界面電気伝導評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13153782A JPH0622259B2 (ja) | 1982-07-28 | 1982-07-28 | 界面電気伝導評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922337A true JPS5922337A (ja) | 1984-02-04 |
| JPH0622259B2 JPH0622259B2 (ja) | 1994-03-23 |
Family
ID=15060387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13153782A Expired - Lifetime JPH0622259B2 (ja) | 1982-07-28 | 1982-07-28 | 界面電気伝導評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820657A (en) * | 1987-02-06 | 1989-04-11 | Georgia Tech Research Corporation | Method for altering characteristics of junction semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567147A (en) * | 1978-11-14 | 1980-05-21 | Res Dev Corp Of Japan | Measuring of electric characteristic of defect on interface between insulating film and semiconductor |
| JPS568841A (en) * | 1979-07-04 | 1981-01-29 | Nec Corp | Measuring method of micro probe deep level |
| JPS58206135A (ja) * | 1982-05-27 | 1983-12-01 | Shimada Phys & Chem Ind Co Ltd | Ｍｏｓ型ダイオ−ドの界面における少数キヤリアトラツプ準位測定方法 |
-
1982
- 1982-07-28 JP JP13153782A patent/JPH0622259B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567147A (en) * | 1978-11-14 | 1980-05-21 | Res Dev Corp Of Japan | Measuring of electric characteristic of defect on interface between insulating film and semiconductor |
| JPS568841A (en) * | 1979-07-04 | 1981-01-29 | Nec Corp | Measuring method of micro probe deep level |
| JPS58206135A (ja) * | 1982-05-27 | 1983-12-01 | Shimada Phys & Chem Ind Co Ltd | Ｍｏｓ型ダイオ−ドの界面における少数キヤリアトラツプ準位測定方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820657A (en) * | 1987-02-06 | 1989-04-11 | Georgia Tech Research Corporation | Method for altering characteristics of junction semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622259B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191605B1 (en) | Contactless method for measuring total charge of an insulating layer on a substrate using corona charge | |
| Cooper Jr et al. | High‐field drift velocity of electrons at the Si–SiO2 interface as determined by a time‐of‐flight technique | |
| US4978915A (en) | Method of manufacturing semiconductor devices involving the detection of impurities | |
| Nissan-Cohen et al. | Measurement of Fowler-Nordheim tunneling currents in MOS structures under charge trapping conditions | |
| McWhorter et al. | Comparison of MOS capacitor and transistor postirradiation response | |
| JPS5922337A (ja) | 界面電気伝導評価方法 | |
| US4213045A (en) | Metal nitride oxide semiconductor (MNOS) dosimeter | |
| Cuzin et al. | Applications of CdTe detectors in X-ray imaging and metrology | |
| US4346348A (en) | Laser technique for accurately determining the compensation density in N-type narrow gap semiconductor | |
| Smith et al. | Transient phenomena in ion sensitive field effect transistors | |
| JP2609728B2 (ja) | Ｍｉｓ界面評価法及び装置 | |
| Autran et al. | Three-level charge pumping study of radiation-induced defects at Si SiO2 interface in submicrometer MOS transistors | |
| JPS5979117A (ja) | 循環的に作動する試料における信号経過を記録するための方法および装置 | |
| JPH0531724B2 (ja) | ||
| EP0381596B1 (fr) | Procédé et appareil de mesure de capacités de faible valeur | |
| Miller et al. | A predictive model of electron and hole decay in silicon‐nitride‐oxide‐silicon nonvolatile memory transistors experiencing arbitrary thermal environments | |
| JPH0115141B2 (ja) | ||
| Fujimura et al. | Transient Photocurrent of Disordered Semiconducting Thin Films with Coplanar Electrode Configurations | |
| JPS5948542B2 (ja) | 半導体中の深い不純物準位の測定方法 | |
| SU1429848A1 (ru) | Способ определени параметров пограничных состо ний на границе раздела полупроводник - диэлектрик | |
| DiMaria | CHARGE TRAPPING IN THIN-FILMS OF AMORPHOUS SILICON-DIOXIDE. | |
| Zahlmann-Nowitzki et al. | On the influence of the variation of measurement conditions on the FNT characteristics of stressed thin silicon oxides | |
| Gutai | Pulsed bias temperature stress-An accurate and fast technique to determine mobile ion concentrations in gate and field oxides | |
| Gronberg | CHARACTERIZATION OF CHARGE-COUPLED DEVICES (CCD’S) USING MICROPROCESSOR BASED INSTRUMENTATION | |
| JPS5941303B2 (ja) | 半導体中の深い不純物準位の測定方法 |