JPS59216317A - Monostable multivibrator - Google Patents

Monostable multivibrator

Info

Publication number
JPS59216317A
JPS59216317A JP58090988A JP9098883A JPS59216317A JP S59216317 A JPS59216317 A JP S59216317A JP 58090988 A JP58090988 A JP 58090988A JP 9098883 A JP9098883 A JP 9098883A JP S59216317 A JPS59216317 A JP S59216317A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
time constant
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58090988A
Other languages
Japanese (ja)
Inventor
Yasufumi Yamagata
康文 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOKO RES KK
Original Assignee
KOKO RES KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOKO RES KK filed Critical KOKO RES KK
Priority to JP58090988A priority Critical patent/JPS59216317A/en
Publication of JPS59216317A publication Critical patent/JPS59216317A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback

Abstract

PURPOSE:To vary easily the time constant of a monostable multivibrator by using an integrating circuit consisting of an operational amplifier and a level comparator and comparing the integral voltage having a linear gradient with a prescribed reference voltage. CONSTITUTION:Since an output voltage E0 of an operational amplifier 210 rises with a certain gradient until an FET 214 is turned on, this voltage E0 becomes a level proportional to the length of the period of an input pulse Pf. When E0>thetaV is true between the voltage E0 and a reference voltage thetaV, an output MQ of an operational amplifier 220 becomes low-level. Consequently, since the time constant of a monostable multivibrator 20 is determined by the gradient of the output voltage E0 of an integrating circuit 21 and the comparison reference voltage thetaV of a comparing circuit 22, the period of the monostable multivibrator 20 is changed when a variable resistance 221 is varied.

Description

【発明の詳細な説明】 産業上の利用分野 この発明はリドリガー形の単安定マルチバイブレータに
関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a monostable multivibrator of the Ridriger type.

背景技術とその問題点 例えばベルトコンベアで、チェーンが切れてしまったと
きは、ベルトコンベアを駆動しているモータの負荷がな
くなってしまうため、このモータが暴走し、危険な状態
になる。そこで、ベルトコンベアの移動速度を検出し、
これが停止したときモータを停止させる必要がある。
Background Art and Problems For example, when a chain breaks on a belt conveyor, the load on the motor driving the belt conveyor is lost, causing the motor to run out of control, resulting in a dangerous situation. Therefore, by detecting the moving speed of the belt conveyor,
When this stops, it is necessary to stop the motor.

また、接着剤を製造する際、これをがくはんして適度な
粘度になったとき、このがくはんを停止させるようにし
なければならない。そのためには、例えばかくはん棒の
回転速度をネ食出しその回転速度が所定値以下になった
とき、その検出出力によりかくはんを停止させるように
する。
Furthermore, when manufacturing adhesives, the agitation must be stopped when the adhesive has been agitated to a suitable viscosity. To do this, for example, the rotational speed of the stirring rod is adjusted, and when the rotational speed becomes less than a predetermined value, the stirring is stopped based on the detection output.

このような停止検出用等として好適な速度検出回路とし
て第1図に示すようなものが提案されている。
A speed detection circuit as shown in FIG. 1 has been proposed as a suitable speed detection circuit for detecting such a stop.

すなわち、第1図で(11は例えば、回転速度に比例す
る周波数のパルスPf  (第2図A)の入力端子で、
このパルスPfはリドリガー形の単安定マルチバイブレ
ーク(2)に供給されてこの単安定マルチバイブレーク
(2)がパルスPfの立ち下がりによりトリガされる。
That is, in FIG. 1, (11 is, for example, the input terminal of the pulse Pf (FIG. 2A) whose frequency is proportional to the rotational speed,
This pulse Pf is supplied to a ridrigger type monostable multi-bi break (2), and this monostable multi-bi break (2) is triggered by the falling edge of the pulse Pf.

この単安定マルチバイブレーク(2)の時定数τiは検
出すべき回転速度のときのパルスPfの周期にほぼ等し
く選定されている。したがって、入力パルスPfの周期
がτiより小さい間、すなわち、回転速度が検出すべき
速度より商いときは、この単安定マルチバイブレーク(
2)の出力MQ  (第2図B)は常にハイレベルとな
っている。そして、回転速度が検出すべき速度より低く
なって、人力パルスPfの周期がτ門より大きくなると
、単安定マルチバイブレータ(2)の出力MGLは第2
図に示すようにローレベルに反転する。
The time constant τi of this monostable multi-bibreak (2) is selected to be approximately equal to the period of the pulse Pf at the rotational speed to be detected. Therefore, while the period of the input pulse Pf is smaller than τi, that is, when the rotation speed is lower than the speed to be detected, this monostable multi-by-break (
The output MQ (FIG. 2B) of 2) is always at a high level. Then, when the rotational speed becomes lower than the speed to be detected and the period of the human power pulse Pf becomes larger than τ, the output MGL of the monostable multivibrator (2) becomes the second
Inverts to low level as shown in the figure.

この単安定マルチバイブレーク(2)の出力MGLはD
フリップフロンプ回路(3)のD端子に供給される。
The output MGL of this monostable multi-bi break (2) is D
It is supplied to the D terminal of the flip-flop circuit (3).

−万人カパルスPfがこのDフリップフロン1回路+3
1 (7) クロック端子に供給され、このパルスPf
の立ち上がりで単安定マルチバイブレーク(2)の出力
M、がサンプリングされ、その値、つまりハイレベルか
又はローレベルががこの079717071回路(3)
に記憶される。したがって、この079717071回
路(3)からは単安定マルチバイブレーク(2)の出力
M、の立ち上がりよりもパルスPfのlパルス分遅れた
時点で立ち上がり、パルスPfの周期がτiより大きく
なったとき、その直後のパルスの時点で立ち)がる信号
FQ  (第2図C)が得られる。
-Everyone's Capulse Pf is this D flip-flop 1 circuit + 3
1 (7) This pulse Pf is supplied to the clock terminal.
At the rising edge of , the output M of the monostable multi-bi break (2) is sampled, and its value, that is, high level or low level, is the output of this 079717071 circuit (3).
is memorized. Therefore, the output from this 079717071 circuit (3) rises at a time delayed by l pulses of pulse Pf from the rise of output M of monostable multi-bi break (2), and when the period of pulse Pf becomes larger than τi, A signal FQ (FIG. 2C) is obtained which rises at the instant of the immediately following pulse.

単安定マルチバイブレーク(2)の出方MQとフリップ
フロップ回路(3)の出力F1;Lとはアンド回路(4
)に供給され、これより出力F、の立ち上がり時点から
出力Mαの立ち下がり時点までの期間ハイレベルとなる
論理積出力Ao  (第2図D)が得られる。
How to output the monostable multi-bi break (2) MQ and the output F1 of the flip-flop circuit (3); L is the AND circuit (4
), from which an AND output Ao (FIG. 2D) is obtained which is at a high level from the time when the output F rises to the time when the output Mα falls.

この出力A、は、回転速度が一定速度以上であるときは
ハイレベルとなっζおり、回転速度がその速度より低く
なるとローレベルに立ち下がるものとなる。つまり、こ
の出刃は回転速度が所定速度以下であるかどうかの検出
信号である。
This output A is at a high level when the rotational speed is above a certain speed, and falls to a low level when the rotational speed is lower than that speed. In other words, this cutting edge is a detection signal indicating whether the rotational speed is below a predetermined speed.

したがって、この検出信号の立ち下がりにより例えば回
転停止等を行うことができる。
Therefore, it is possible to stop the rotation, for example, by the fall of this detection signal.

以上のようにして、この速度検出回路によれば極く簡単
な構成により速度が所定値以下になったことを検出でき
る。そして、例えば、この発明を停止検出に使用すると
きは、被検体の停止時期とほぼ一致した検出出力を得る
ことができる。しがち、停止検出後に、最後のパルス(
第2図のパルスPN)が生じても、このパルスPNによ
って速度が再び速くなったというような誤検出をするこ
とはない。
As described above, this speed detection circuit can detect that the speed has fallen below a predetermined value with an extremely simple configuration. For example, when the present invention is used for stoppage detection, it is possible to obtain a detection output that substantially coincides with the stoppage timing of the subject. Often, after detecting a stop, the last pulse (
Even if the pulse PN shown in FIG. 2 occurs, there will be no false detection that the speed has increased again due to this pulse PN.

ナオ、この回路は、速度が所定値以上になったことを検
出する場合にも適用できることばもちろんである。この
場合には、出力A、は所定値以下のときローレベルで、
所定値以上になったときハイレベルとなるから、その立
ち上がりを検出時点とすればよい。
Of course, this circuit can also be applied to detecting that the speed has exceeded a predetermined value. In this case, the output A is low level when it is below a predetermined value,
Since it becomes a high level when it reaches a predetermined value or more, the rising edge thereof may be set as the detection point.

ところで、この速度検出回路の検出速度を変えるには、
リドリガー形の単安定マルチバイブレーク(2)の時定
数τ11を変えればよい。従来、一般的に用いられる1
対のトランジスタを用いる構成の単安定マルチバイブレ
ークの場合、抵抗及びコンデンサからなる時定数回路の
時定数を変えたり、この単安定マルチバイブレークに対
する電源電圧を変えたりすることにより時定数τiは変
えられる。しかし、これらの方法の場合、電源電圧を変
えるものは電圧の変化に対して時定数の変化が直。
By the way, to change the detection speed of this speed detection circuit,
It is only necessary to change the time constant τ11 of the Ridrigger type monostable multi-bibreak (2). Conventionally, commonly used 1
In the case of a monostable multi-bi break configured using a pair of transistors, the time constant τi can be changed by changing the time constant of a time constant circuit consisting of a resistor and a capacitor or by changing the power supply voltage for this mono-stable multi-bi break. However, in these methods, when the power supply voltage is changed, the time constant changes in response to changes in voltage.

線的に対応せず、また、時定数回路の例えば抵抗を変え
る場合も、この抵抗変化に対して時定数が直線的に対応
しない。このため、検出速度の設定値を目盛るとき、設
定値が直線的に目盛られず、見苦しくなる。また、この
場合の目盛りは目的に応じて入力パルスの周期Tが表示
された方がよい場合と、人力パルスの周波数fが表示さ
れた方がよい。しかし、両者の関係はf=十であって逆
数関係にあるから、一方を直線的に目盛ろうとすると他
方は双曲線的な変化の目盛りとなってしまう。
Furthermore, when changing the resistance of the time constant circuit, for example, the time constant does not correspond linearly to this change in resistance. For this reason, when the set value of the detection speed is scaled, the set value is not scaled linearly, resulting in an unsightly scale. Further, in this case, depending on the purpose, it is better to display the period T of the input pulse, or it is better to display the frequency f of the manual pulse. However, since the relationship between the two is f=1, which is a reciprocal relationship, if one were to be scaled linearly, the other would become a hyperbolic scale.

発明の目的 この発明は上記のような構成の速度検出回路のリドリガ
ー形単安定マルチバイブレーク(2)として用いて好適
な単安定マルチバイブレークであっζ、特に単安定マル
チバイブレークの時定数を電圧を変えることで変えるよ
うにするとともに時定数を周期及び周波数で対応させた
ときこの時定数角変用電圧に対して周期及び周波数が直
線的に変化させることができるようヒしたものを提供し
ようとするものである。
Purpose of the Invention The present invention is a monostable multi-bi break suitable for use as a ridrigger type monostable multi-bi break (2) in a speed detection circuit configured as described above. In addition, when the time constant is made to correspond to the period and frequency, the purpose is to provide a system that allows the period and frequency to be changed linearly with respect to the time constant angle variable voltage. It is.

発明の概要 オペアンプで構成される積分回路と、この積分回路をリ
セットするためのスイッチング素子と、この積分回路の
出力と基準電位とを比較する比較回路とからなり、上記
スイッチング素子は入力パルスにより制御されて上記積
分回路がリセットされ、上記積分回路を構成するオペア
ンプの反転及び非反転入力端子間に印加される電圧が変
えられることにより積分出力の傾きが変えられて、ある
いは上記比較回路の基準電圧が変えられて、時定数時間
が変えられるようにされた単安定マルチバイブレークで
ある。この発明は積分回路にオペアンプを用いたので、
積分出力電圧の傾斜が直線になり、このため上記のよう
にして時定数を可変にしたとき、その時定数を変える電
圧の変化を入力パルスの周期あるいは周波数に直線的に
対応させることができるものである。
Summary of the Invention The invention consists of an integrating circuit composed of an operational amplifier, a switching element for resetting the integrating circuit, and a comparison circuit for comparing the output of the integrating circuit with a reference potential, and the switching element is controlled by input pulses. The integrator circuit is reset, and the slope of the integrated output is changed by changing the voltage applied between the inverting and non-inverting input terminals of the operational amplifier constituting the integrator circuit, or the reference voltage of the comparator circuit is changed. is a monostable multibibreak whose time constant is changed by changing the time constant. This invention uses an operational amplifier in the integrating circuit, so
The slope of the integrated output voltage is linear, so when the time constant is made variable as described above, the change in voltage that changes the time constant can be made to correspond linearly to the period or frequency of the input pulse. be.

実施例 以ト、この発明による単安定マルチノくイブレークの一
実施例を上述の速度検出回路の単安定マルチパイプレー
ククに使用した場合を例にとゲC図を参照しながら説明
しよう。
Embodiment Hereinafter, an embodiment of the monostable multi-pipe brake according to the present invention will be described with reference to Fig. C, taking as an example the case where the monostable multi-pipe brake according to the present invention is used in the monostable multi-pipe brake of the speed detection circuit described above.

第3図におい°ζ、(20)は単安定マルチバイブレー
クを示し、これは積分回路(21)と比較回路(22)
とからなる。積分回路(21)はオペアンプ(210)
が用いられて構成される。すなわち、このオペアンプ(
210)の非反転入力端子は接地され、反転入力端子は
抵抗(211)を介して可変抵抗器(112)の可動子
に接続される。この可変抵抗器(212)の一端は接地
され、他端は負の直流電圧例えば−15Vの電源端子(
11)に接続される。
In Fig. 3, °ζ, (20) indicates a monostable multi-bi break, which consists of an integrator circuit (21) and a comparator circuit (22).
It consists of. Integrating circuit (21) is operational amplifier (210)
is used and configured. In other words, this operational amplifier (
The non-inverting input terminal of the variable resistor (210) is grounded, and the inverting input terminal is connected to the movable element of the variable resistor (112) via a resistor (211). One end of this variable resistor (212) is grounded, and the other end is a negative DC voltage, for example, a -15V power supply terminal (
11).

また、オペアンプ(210)の出力端子と反転入力端子
との間にコンデンサ(213)が接続されるとともに、
このコンデンサ(213)と並列にショートスイッチと
してのFET(214)のソース−ドレイン間が接続さ
れる。したがって、オペアンプ(210)の出力端子に
得られる出力電圧Eo  (第4図C)は可変抵抗器(
212)により設定されるこのオペアンプ(210)の
内入力端子間電圧RVと抵抗(211)及びコンデンサ
(213)による時定数とにより定まる一定の傾斜で0
■から上昇し、FET(214)がオンにされるとQV
に戻る。
Further, a capacitor (213) is connected between the output terminal and the inverting input terminal of the operational amplifier (210), and
The source and drain of an FET (214) serving as a short switch is connected in parallel with this capacitor (213). Therefore, the output voltage Eo (Fig. 4C) obtained at the output terminal of the operational amplifier (210) is
212), and the time constant determined by the resistor (211) and capacitor (213).
It rises from ■, and when FET (214) is turned on, QV
Return to

FET(214)は次のように測定すべき入力パルスP
f  (第4図A)の時点でオンとされる。すなわち、
入力端子α0)を通じた入力パルスPfは079717
071回路(13)のクロック端子に供給される。一方
、この079717071回路(13)のD端子には、
このフリップフロップ回路(13)の「出力が供給され
て、ハイレベルの状態にあるようにされる。したがって
、パルスPfが入力されると、そのQ出力PF  (第
4図B)がハイレベルに立ち上がる。すると、抵抗(1
4)を通じてコンデンサ(15)が充電されるためこの
抵抗(14)とコンデンサ(15)との接続点の電位が
上がり、これにより079717071回路(13)が
クリアされ、Q出力P、がローレベルに士がる。つまり
、079717071回路(13)の出力ppとして入
力パルスPfに同期し、パルス幅が抵抗(14)及びコ
ンデンサ(15)の時定数で定まるものが得られる。そ
して、このパルスppが抵抗(16)を通じてFET(
214)のゲートに供給され、このFET(214)が
パルスPFのパルス幅期間でオンとされる。
FET (214) receives the input pulse P to be measured as follows:
It is turned on at the time f (FIG. 4A). That is,
The input pulse Pf through the input terminal α0) is 079717
It is supplied to the clock terminal of the 071 circuit (13). On the other hand, the D terminal of this 079717071 circuit (13) has
The output of this flip-flop circuit (13) is supplied and kept at a high level. Therefore, when the pulse Pf is input, its Q output PF (Fig. 4B) goes to a high level. Stand up. Then, resistance (1
As the capacitor (15) is charged through 4), the potential at the connection point between the resistor (14) and the capacitor (15) rises, which clears the 079717071 circuit (13) and causes the Q output P to go to low level. I will judge. In other words, the output pp of the 079717071 circuit (13) is synchronized with the input pulse Pf, and the pulse width is determined by the time constants of the resistor (14) and the capacitor (15). This pulse pp then passes through the resistor (16) to the FET (
214), and this FET (214) is turned on during the pulse width period of pulse PF.

前述したようにオペアンプ(210)の出力電圧Eoは
このFET(214)がオンにされるまで一定の傾斜で
上昇する電圧であるから、この電圧EOは入力パルスP
fの周期の長さに比例したレベルとなる。この出力電圧
Eoは比較回路(22)を構成するオペアンプ(220
)の非反転入力端子に供給され、このオペアンプ(22
0)の反転入力端子に供給される基準電圧θVと比較さ
れ、Eo>θVとなったとき、このオペアンプ(220
)の出力、すなわち単安定マルチパイプレーク(20)
の出力Mα (第4図D)がローレベルとなる。つまり
、単安定マルチパイプレーク(20)の時定数は積分回
路(21)の出力電圧Eoの傾斜とこの比較回路(22
)の比較用基準電圧θVにより定まり、この単安定ヤル
チバイブレーク(20)の時定数より入カバルスPfの
周期が大きくなったとき出力MQがローレベルとなるも
のである。基準電圧θVは正の直流電圧例えば+15V
の電源端子(12)と接地間に接続された可変抵抗(2
21)により設定される。
As mentioned above, the output voltage Eo of the operational amplifier (210) is a voltage that increases at a constant slope until this FET (214) is turned on, so this voltage EO depends on the input pulse P.
The level is proportional to the period length of f. This output voltage Eo is applied to the operational amplifier (220) constituting the comparator circuit (22).
) is supplied to the non-inverting input terminal of this operational amplifier (22
0) is compared with the reference voltage θV supplied to the inverting input terminal of the operational amplifier (220
), i.e. the monostable multipipe rake (20)
The output Mα (FIG. 4D) becomes low level. In other words, the time constant of the monostable multipipe rake (20) is determined by the slope of the output voltage Eo of the integrating circuit (21) and the comparator circuit (22).
) is determined by the reference voltage θV for comparison, and when the period of the input voltage pulse Pf becomes longer than the time constant of this monostable break (20), the output MQ becomes a low level. The reference voltage θV is a positive DC voltage, for example +15V.
A variable resistor (2) connected between the power supply terminal (12) and ground
21).

こうして得られた単安定マルチバイブレーク(20)の
出力M1;Lは第1図に示したのと同様に079712
071回路(30)において079712071回路(
13)からのパルスPFyによってサンプリングされ、
その出力FQ  (第4図E)がダイオード(41)及
び(42)からなるアンドゲート(40)において出力
Mctとアンドゲートされ、その出力Ao  (開園F
)によりドライブ用トランジスタ(51)がオンとされ
て、例えば停止制御用プランジャー(50)がドライブ
される。
The output M1;L of the monostable multi-bi break (20) thus obtained is 079712 as shown in FIG.
In the 071 circuit (30), the 079712071 circuit (
13) sampled by pulse PFy from
The output FQ (Fig. 4E) is AND gated with the output Mct in an AND gate (40) consisting of diodes (41) and (42), and the output Ao (opening F
), the drive transistor (51) is turned on and, for example, the stop control plunger (50) is driven.

なお、速度検出すべきベルトコンベア等の立ち上がり時
に速度検出回路が働いてしまわないようにするため、図
の例では、ベルトコンベア等が所定の基準速度に立ち上
がるまでの間、ハイレベルとなる信号が端子(17)を
通じて079712071回路(13)のプリセット端
子に供給されるとともに゛Dフリップフロップ回路(3
0)のクリア端子に供給される。したがって、0797
12071回路(13)の出力PPはその間ハイレベル
とされてFET(214)が雷にオンとなり、積分回路
(21)はオフとされるとともに、079712071
回路(30)の出力FQはその間常にローレベルとされ
、アンドゲート出力Aoがハイレベルになることはない
In addition, in order to prevent the speed detection circuit from working when the belt conveyor, etc. whose speed should be detected starts up, in the example shown in the figure, the high-level signal is not activated until the belt conveyor, etc. starts up to a predetermined reference speed. It is supplied to the preset terminal of the 079712071 circuit (13) through the terminal (17) and is also supplied to the D flip-flop circuit (3).
0) is supplied to the clear terminal. Therefore, 0797
During that time, the output PP of the 12071 circuit (13) is set to a high level, the FET (214) is turned on, the integrating circuit (21) is turned off, and the 079712071
During this period, the output FQ of the circuit (30) is always kept at a low level, and the AND gate output Ao never becomes a high level.

また、図の例では入カパルスPfが回路に供給されてい
ることを表示する回路が設けられる。すなわち、電源端
子(12)と079712071回路(13)のD端子
との間に接続される抵抗(18)と発光ダイオード(1
9)の直列回路がそれで、入力端子0のを通じてパルス
PIがDフリップフロップ回vR(13)に供給される
とき、そのQ出力がパルスPPのパルス幅期間ローレベ
ルとなることから、その期間発光ダイオード(19)が
点灯することにより表示されるものである。
Further, in the illustrated example, a circuit is provided to indicate that the input pulse Pf is being supplied to the circuit. That is, the resistor (18) and light emitting diode (1) connected between the power supply terminal (12) and the D terminal of the 079712071 circuit (13)
In the series circuit 9), when the pulse PI is supplied to the D flip-flop circuit vR (13) through the input terminal 0, its Q output is at a low level for the pulse width period of the pulse PP, so it emits light during that period. This is displayed when the diode (19) lights up.

ところで、単安定マルチパイプレーク(20)の時定数
により検出するパルスPfの周期あるいは周波数が変え
られる。
By the way, the period or frequency of the detected pulse Pf can be changed by the time constant of the monostable multipipe rake (20).

単安定マルチバイブレータ(20)の時定数は積分電圧
Eoが基準電圧θVを越える°位置が変わると変わる。
The time constant of the monostable multivibrator (20) changes as the position at which the integrated voltage Eo exceeds the reference voltage θV changes.

この位置は基準電圧θVを変えるqとにより、また、積
分電圧Eoの傾きを変えることにより、それぞれ変えら
れる。
This position can be changed by changing the reference voltage θV and by changing the slope of the integral voltage Eo.

基準電圧θVは可変抵抗(22])の抵抗値を変えるこ
とにより変えられ、電圧Eoの上昇は直線であるから電
圧θVをn倍にすると検出周期もn倍になる。つまり、
検出周期の変化は電圧θVの変化に置き換えることがで
きるから、可変抵抗器(221)として摺動量に対して
抵抗値が直線的に変わるB形のものを用いれば、この可
変抵抗器(221)の摺動子の摺動量の直線的な変化を
検出周期として目盛ることができる。
The reference voltage θV can be changed by changing the resistance value of the variable resistor (22]), and since the voltage Eo increases linearly, increasing the voltage θV by n times also increases the detection period by n times. In other words,
Since a change in the detection period can be replaced by a change in voltage θV, if a B-type variable resistor (221) whose resistance value changes linearly with the amount of sliding is used, this variable resistor (221) The linear change in the amount of sliding of the slider can be calibrated as the detection period.

一方、電圧Eoの傾斜は電圧RVにより変えられ、この
電圧RVは可変抵抗器(212)の抵抗値を変えること
により変えられる。電圧Eoの直線を関数表示すると、
Eo−k t  (、、jは時間)となり、傾きを表わ
すkの値が、例えば電圧RVが2倍にされると2にとな
る。つまり、電圧上柄1に直線的に対応しC領きが変わ
る。したがって、可変抵抗器(212)がB形のもので
あれば、その抵抗変化に対応して電圧Eoの傾きが直線
的に変化し、以−トに説明するように、その抵抗変化は
周波数変化として表わすことができる。
On the other hand, the slope of voltage Eo is changed by voltage RV, and this voltage RV is changed by changing the resistance value of the variable resistor (212). When the straight line of voltage Eo is expressed as a function,
Eo-k t (, , j is time), and the value of k representing the slope becomes 2, for example, when the voltage RV is doubled. In other words, the C area changes linearly in response to the voltage upper pattern 1. Therefore, if the variable resistor (212) is of type B, the slope of the voltage Eo changes linearly in response to the change in resistance, and as explained below, the change in resistance is caused by the change in frequency. It can be expressed as

すなわち、第5図において、電圧Eoの1頃きが実線(
6)の状態(Eo=kt)から実線(7)の状態(go
 −Nk t)のように大きくなった場合を考える。こ
のとき、電圧θVによるスレッシホールド電圧の値をX
とすると、電圧Eoがこの値を越える時間はそれぞれC
及びdとなる。一方、ある時間C経過したときのそれぞ
れのレベルをa及びbとすると、以下の関係が成立する
That is, in FIG. 5, the solid line (
6) state (Eo=kt) to the solid line (7) state (go
-Nk t). At this time, the value of the threshold voltage due to the voltage θV is
Then, the time when the voltage Eo exceeds this value is C
and d. On the other hand, if the respective levels after a certain time C have passed are a and b, the following relationship holds true.

x    a     x    b c    o     d    e ・°・ ac=bd b       c a       d となる。これは、傾きがN倍になると周期かに1つまり
周波数がN倍になることを示しζいる。したがって、電
圧Rvすなわち可変抵抗器(212)の抵抗値の変化は
周波数変化に直線的に対応し、可変抵抗器(212)の
摺動量の直線的な変化を検出周波数として目盛ることが
できる。例えば、第3図のように可変抵抗器(212)
に得られる電圧、すなわちオペアンプ(210)の再入
力端子間電圧をデジタル電圧表示器(60)に供給すれ
ばその電圧変化に対応して周波数をデジタル表示するこ
とができるものである。
x a x b c o de · ° · ac = bd b c a d . This indicates that when the slope increases by N times, the period increases by 1, that is, the frequency increases by N times. Therefore, the voltage Rv, that is, the change in the resistance value of the variable resistor (212) linearly corresponds to the frequency change, and the linear change in the amount of sliding of the variable resistor (212) can be calibrated as the detection frequency. For example, as shown in Figure 3, a variable resistor (212)
By supplying the voltage obtained at , that is, the voltage between the re-input terminals of the operational amplifier (210) to the digital voltage display (60), the frequency can be digitally displayed in accordance with the voltage change.

発明の効果 以上のようにしてこの発明においてはオペアンプからな
る積分回路とレベル比較回路とを用い直線的傾きを有す
る積分電圧を所定の基準電圧と比較することによりリド
リガー形の単安定マルチバイブレークを構成したので、
この単安定マルチバイブレークの時定数を可変にするこ
とが、レベル比較回路の基準電圧を変えることにより、
または、積分電圧の傾きを変えることにより一1容易に
できる。そして、積分電圧が直線的傾きを′有すること
から、基準電圧を変えたときはこの電圧に対して時定数
の変化を周期をもっ°ζ直線的に対応させることができ
、積分電圧の傾きを変えるようにしたときは、その傾き
を変える電圧に対して時定数の変化を周波数をもって直
線的に対応させることができる。
Effects of the Invention As described above, in this invention, a Ridriger type monostable multi-bi break is constructed by comparing an integrated voltage having a linear slope with a predetermined reference voltage using an integrating circuit consisting of an operational amplifier and a level comparing circuit. So,
The time constant of this monostable multi-by-break can be made variable by changing the reference voltage of the level comparison circuit.
Alternatively, this can be easily done by changing the slope of the integrated voltage. Since the integrated voltage has a linear slope, when the reference voltage is changed, the change in the time constant can be caused to correspond linearly to this voltage, and the slope of the integrated voltage can be changed linearly. When the time constant is changed, the change in the time constant can be made to correspond linearly with the frequency to the voltage that changes the slope.

したがって、上述の例のようにこの発明の単安定マルチ
バイブレークを速度検出回路に用いれば、検出周期又は
検出周波数を直線的目盛りをもりて表示することが可能
になる。
Therefore, if the monostable multi-bibrake of the present invention is used in a speed detection circuit as in the above example, it becomes possible to display the detection period or detection frequency using a linear scale.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は速度検出回路の一例の系統図、第2図はその説
明のための波形図、第3図はこの発明による単安定マル
チバイブレータを第1図の速度検出回路に使用した場合
の一例の系統図、第4図及び第5図はその説明のための
図である。 (20)は単安定マルチバイブレータを全体として示し
、(21)はその積分回路、(22)はそのレベル比較
回路、(210)及び(220)はオペアンプ、(21
1)及び(213)は積分回路(21)を構成するため
の抵抗及びコンデンサ、(212)は積分電圧の佃きを
変えるす変抵抗器、(221)は基準電圧を変える可変
抵抗器である。
Fig. 1 is a system diagram of an example of the speed detection circuit, Fig. 2 is a waveform diagram for explaining the same, and Fig. 3 is an example of the case where the monostable multivibrator according to the present invention is used in the speed detection circuit of Fig. 1. The system diagram of FIG. 4 and FIG. 5 are diagrams for explaining the system. (20) shows the monostable multivibrator as a whole, (21) its integrating circuit, (22) its level comparison circuit, (210) and (220) operational amplifiers, (21)
1) and (213) are a resistor and a capacitor for configuring the integrating circuit (21), (212) is a variable resistor that changes the level of the integrated voltage, and (221) is a variable resistor that changes the reference voltage. .

Claims (1)

【特許請求の範囲】[Claims] オペアンプで構成される積分回路と、この積分回路をリ
セットするためのスイッチング素子と、この積分回路の
出力と基準電位とを比較する比較回路とからなり、上記
スイッチング素子は入力パルスにより制御されて上記積
分回路がリセットされ、上記積分回路を構成するオペア
ンプの反転及び非反転入力端子間に印加される電圧が変
えられることにより積分出力の傾きが変えられて、ある
いは上記比較回路の基準電圧が変えられて、時定数時間
が変えられるようにされた単安定マルチバイブレーク。
It consists of an integrating circuit made up of an operational amplifier, a switching element for resetting this integrating circuit, and a comparison circuit that compares the output of this integrating circuit with a reference potential. The integrator circuit is reset, and the slope of the integrated output is changed by changing the voltage applied between the inverting and non-inverting input terminals of the operational amplifier constituting the integrator circuit, or the reference voltage of the comparator circuit is changed. A monostable multi-bibreak with variable time constant.
JP58090988A 1983-05-24 1983-05-24 Monostable multivibrator Pending JPS59216317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58090988A JPS59216317A (en) 1983-05-24 1983-05-24 Monostable multivibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58090988A JPS59216317A (en) 1983-05-24 1983-05-24 Monostable multivibrator

Publications (1)

Publication Number Publication Date
JPS59216317A true JPS59216317A (en) 1984-12-06

Family

ID=14013888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58090988A Pending JPS59216317A (en) 1983-05-24 1983-05-24 Monostable multivibrator

Country Status (1)

Country Link
JP (1) JPS59216317A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230965B2 (en) * 1971-12-17 1977-08-11
JPS57125516A (en) * 1981-01-29 1982-08-04 Fujitsu Ltd Detection circuit for pulse period

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230965B2 (en) * 1971-12-17 1977-08-11
JPS57125516A (en) * 1981-01-29 1982-08-04 Fujitsu Ltd Detection circuit for pulse period

Similar Documents

Publication Publication Date Title
US4142238A (en) Monitoring system
US4260907A (en) Power-on-reset circuit with power fail detection
US5015878A (en) Circuit for processing the signal generated by a variable-reluctance electromagnetic rotation sensor
US3419736A (en) Externally controlled capacitor charging and discharging circuit
US3541457A (en) Peak occurrence detector circuit
JP2629077B2 (en) Automatic calibration system for lamp voltage generator
US4168476A (en) AC voltage regulator
JPS59216317A (en) Monostable multivibrator
US4283676A (en) Direct reading capacitance meter
US3786328A (en) Switching circuit for controlling alternating circuit flow
EP0205592A1 (en) Charge balancing detection circuit
US4096424A (en) Electrical circuit for controlling the feed rate of parts
US3363187A (en) Pulse center detector
JPS5468609A (en) Tape running control method
US4406981A (en) Rotation stopping apparatus for a motor
JPS604131Y2 (en) pulse detection device
US3944906A (en) Detector device for converting A.C. inputs to an D.C. output and a system for using the same
US4051387A (en) High speed ecl one-shot multivibrator
US3844168A (en) Torque measuring apparatus
SU1667171A1 (en) Device for determination of parameters of transient process
JPS5482248A (en) Beam detection circuit for laser recorder
US3529232A (en) Method and apparatus for frequency-to-frequency conversion
SU479171A1 (en) Time delay device
SU1093971A1 (en) Device for checking belt conveyer speed
GB1397524A (en) Amplitude-to-frequency converter