JPS59205612A - Simulation device of sequence control - Google Patents

Simulation device of sequence control

Info

Publication number
JPS59205612A
JPS59205612A JP58079893A JP7989383A JPS59205612A JP S59205612 A JPS59205612 A JP S59205612A JP 58079893 A JP58079893 A JP 58079893A JP 7989383 A JP7989383 A JP 7989383A JP S59205612 A JPS59205612 A JP S59205612A
Authority
JP
Japan
Prior art keywords
input
output
simulation
sequence
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58079893A
Other languages
Japanese (ja)
Other versions
JPH0443281B2 (en
Inventor
Masaoki Takagi
高木 正興
Hiroto Nonaka
野中 広人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Control Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Control Systems Inc filed Critical Hitachi Ltd
Priority to JP58079893A priority Critical patent/JPS59205612A/en
Publication of JPS59205612A publication Critical patent/JPS59205612A/en
Publication of JPH0443281B2 publication Critical patent/JPH0443281B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13142Debugging, tracing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To reduce greatly the debug work processes by displaying a simulation input/output matrix chart on a CRT screen and then displaying with process control the output which had a state change together with said matrix chart when a simulation debug is executed based on the matrix chart. CONSTITUTION:A sequence program processor 8 is provided together with a process input/output controller 9 and a display work memory 14 which reads and stores the contents of a buffer memory 10 which is provided to both processors 8 and 9 to store the sequence input/output data. In addition, a buffer memory 15 is provided to display a simulation matrix chart on the screen of a CRT4 which monitors a simulation debug of sequence. Here it is possible to set the input data of the simulation debug on the displayed simulation input/output matrix. Then the information corresponding to the output data which had a state change is displayed.

Description

【発明の詳細な説明】 本発明はシーケンスのプロセス制御装置、特に処理装置
と、その入出力装置間に設けたバッファメモリを用いて
シーケンスプログラムのシミュレーションデバッグを行
なう際CRT画面に模擬入出カマトリクス図を表示し、
そのマトリクス図からシミュレーションデバッグの入力
データを設定可能とし、シミュレーションデバッグの実
行時はその模擬入出カマトリクス図と共に、状態変化の
あった出力を表示するプロセス制御表示装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for displaying a simulated input/output matrix diagram on a CRT screen when performing simulation debugging of a sequence program using a sequence process control device, particularly a processing device, and a buffer memory provided between its input/output devices. display,
The present invention relates to a process control display device that allows input data for simulation debugging to be set from the matrix diagram, and displays outputs with state changes together with the simulated input/output matrix diagram when performing simulation debugging.

従来よりプログラマブル、ロジックコントローラのシミ
ュレーションデパックとは、その処理装置側での論理、
動作のチェックであり、その主なる内容はシーケンスプ
ログラムのデバッグをさしている。以下、従来のシーケ
ンス演算処理装置(上記した処理装置に該当)における
シミュレーションデパックの実施例を具体的な例を提げ
て説明してみる。
Traditionally, programmable logic controller simulation depacking is based on the logic on the processing device side,
It is an operation check, and its main content is debugging the sequence program. Hereinafter, an example of simulation depacking in a conventional sequence arithmetic processing device (corresponding to the processing device described above) will be described using a specific example.

第1図において、シーケンス演算処理装置1001は処
理袋W8、プロセス入出力コントローラ(プロセス入出
力制御装置)9、シーケンスプログラム格納用メモリ1
0、データバス11、アドレスバス12、データ送受信
装置7、から成り立っている。また、プロセス入出力コ
ントローラ9はバッファメモリ90を内蔵し、処理装置
8がらアクセス可能となっている4、このメモリを制御
対象のプロセスと直線させ、プロセスとシーケンス演算
装置1001との入出力データの受は渡しに利用したり
、あるいは、プロセスと切りはなしてプロセスからの入
出力六゛−夕のかわりに以下で説明する。
In FIG. 1, a sequence calculation processing device 1001 includes a processing bag W8, a process input/output controller (process input/output control device) 9, and a sequence program storage memory 1.
0, a data bus 11, an address bus 12, and a data transmitting/receiving device 7. The process input/output controller 9 also has a built-in buffer memory 90 that can be accessed from the processing device 8. This memory is connected to the process to be controlled, and input/output data between the process and the sequence calculation device 1001 is transferred. The receiver can be used for passing, or it can be separated from the process and will be explained below in place of the input/output from the process.

プロセス制御表示装置(プログラミング装置アもある)
+000から直接、人がデータを入力することも可能で
ある。その後、このメモリは処理装置内の各種入出力デ
ータ一時記憶用に積極的に活用されろ。
Process control display device (also includes programming device)
It is also possible for a person to input data directly from +000. Thereafter, this memory should be actively utilized for temporary storage of various input/output data within the processing device.

シーケンス演算装置1001と、通イτ1回線13を介
して接続さ4している。プロセス制御表示装置(プログ
ラミング装置でもある) 1000は、ファー11ウエ
アl、データ送受信装置2、設定器3、CRT/]、表
示作業用メモリ14、データバス5、アト1ノスバス〔
3とか1″〕成っている。設定値3にはシミュレーショ
ンデパックを行なうためのモード切換ボタン31、シー
ケンスプログラム一 点番号を設定する分岐指定ボタン32、接点指定ボタン
33、接点番号指定ボタン34、接点のオンオフを指定
するための接点動作ボタン35が設置されている。ファ
ームウェアlには、第2図のフローチャートに示す動差
をするラフ1−ウェアが、R,OM化されて入っている
It is connected to the sequence calculation device 1001 via a communication τ1 line 13. Process control display device (also a programming device) 1000 includes fur 11ware, data transmitting/receiving device 2, setting device 3, CRT/], display work memory 14, data bus 5, atto 1 bus [
3 or 1"]. Setting value 3 includes a mode switching button 31 for performing simulation depacking, a branch designation button 32 for setting a sequence program single point number, a contact designation button 33, a contact number designation button 34, and a contact point. A contact operation button 35 is provided for specifying on/off of the firmware 1.The firmware 1 includes rough 1-ware that performs the fluctuations shown in the flowchart of FIG. 2 in the form of R and OM.

シミュレーションデパックを行なうには、まず、第1段
階として対象となるシーケンスプログラムがメモリ10
に格納されていな目ればならない。
To perform simulation depacking, the first step is to store the target sequence program in memory 10.
Must be stored in the eye.

シーケンスプログラムとは、例えば、第3図に示す様な
シーケンス回路図を、=れに概当する機械語(第4図)
に翻訳としたものである。第3図のシーケンス回路は、
設定器3の操作ボタン31゜32.33.34を順次操
作することによりCRTJ上に作成される。すなオ〕ち
、31の81回路作成のボタンが選択されると第2図フ
ァームウェア1の、フローチャー1〜に示すように、3
2から分岐情報、33から接点情報、34から接点番号
を次々にとり込み、第4図の様に機械語゛に変換され、
データ送受(i装置21通信回線13、データ送受信装
置7を通って、メモリ10に格納さオする。
A sequence program is, for example, a machine language (Figure 4) that roughly corresponds to a sequence circuit diagram as shown in Figure 3.
This is a translation. The sequence circuit in Figure 3 is
It is created on the CRTJ by sequentially operating the operation buttons 31, 32, 33, and 34 of the setting device 3. In other words, when the 81 circuit creation button in 31 is selected, 3.
The branch information from 2, the contact information from 33, and the contact number from 34 are taken in one after another and converted into machine language as shown in Figure 4.
Data transmission/reception (passes through the i-device 21 communication line 13 and data transmission/reception device 7, and is stored in the memory 10).

(第4図におけるのは意味を持たないもので値が何であ
ろうと無視される)一般にメモリ10にはこのようにし
て、いくつかのシーケンスプログラムが格納される。
(The one in FIG. 4 has no meaning and is ignored regardless of its value.) Generally, several sequence programs are stored in the memory 10 in this way.

シミュlノージョンデパックの第2段階は、回路読み出
しである。これは、メモリ10の中から、シミュレーシ
ョンデパックを行ないたい特定のシーケンスプログラム
を読み出すことである。設定器3のモード選択ボタンS
2を押し、次に33にて0.34で+例えばvoolと
操作するト、■001トいう出力接点番号で代表される
シーケンスプロゲラ11が、メモリ10から表示作業メ
モリ14に転送され、CRT 4に表示される。このと
きのファームウェアlの動作は、第2図回路読出の項に
示す通りである。
The second stage of simulation depacking is circuit readout. This is to read out from the memory 10 a specific sequence program for which simulation depacking is desired. Mode selection button S on setting device 3
2 and then operate 0.34 + vool at 33. ■ The sequence programmer 11 represented by the output contact number 001 is transferred from the memory 10 to the display work memory 14, and the CRT 4 will be displayed. The operation of the firmware I at this time is as shown in the section of circuit reading in FIG.

シミュレーションデパックの第3段階は、このシー)1
ンスプログラムに使用されている入力接点、即ち第3図
を例にとると、X0O1,X0O2,X0O3にデータ
(オンオフ状態)を設定することである。これには、設
定器31の83と、接点番号指定ボタン34と、オンオ
フを指定する接点ボタン35を用いて1例えばQC丁]
]口岡、ロロ]ロコ匝3 、X0O3=OFFと設定す
る。このとき、ファームウェア1の動作は、第2図人出
力設定の項に示す通りである。入出当設定番−より設定
された値(本例では、X0O1= 1 、 X0O2=
 O、X0O3= 0 )は、第5図に示すように、プ
ロセス入出力コントローラ9の、人出力バツファメモリ
911゜912’、913にそれぞれ格納される。
The third stage of the simulation depack is this sea) 1
Taking the example of FIG. 3 as an example, data (on/off state) is set to the input contacts used in the program, X0O1, X0O2, and X0O3. To do this, use 83 of the setting device 31, the contact number designation button 34, and the contact button 35 to designate on/off.
]Kuchioka, Roro] Loco 3, set X0O3=OFF. At this time, the operation of the firmware 1 is as shown in the section of human output setting in Figure 2. The value set from the input/output setting number (in this example, X0O1= 1, X0O2=
O, X0O3=0) are stored in human output buffer memories 911, 912' and 913, respectively, of the process input/output controller 9, as shown in FIG.

本来なら、生産設備側の入力接点961゜962.96
3から入る信号を、プロセス制御表示装置(プログラミ
ング装置でもある) 1000側から設定したのである
。この人出力バツファメモリは、処理装置によって常時
スキャンされているので、この値は、すぐに処理装置8
にとり込まれ、シーケン人演算に使用されることになる
Originally, the input contact on the production equipment side was 961°962.96
The signal input from 3 was set from the process control display device (also a programming device) 1000 side. Since this human output buffer memory is constantly scanned by the processing unit, this value is immediately stored in the processing unit 8.
It will be taken in and used for sequence calculations.

次に、第4段階として、設定器3の84を操作すること
により、現在CRT4に表示中のシーケンスプログラム
について、処理装置8によりシーケンス演算が行なわれ
1本例では、X0O1,X0O2゜X003の値を用い
て、yooi=oが得られる。このyoolの値は、第
5図の入出力バッファメモリ921に格納される。この
とき、第2図シミュレーションの項に示すように、X0
OI、 X0O2,X0O3゜YOOIの値をプロセス
入出力コントローラ9より、表示用作業メモリ14に取
り込み、CItT4に表示する。
Next, in the fourth step, by operating 84 of the setting device 3, the processing device 8 performs sequence calculations on the sequence program currently displayed on the CRT 4. Using , yooi=o is obtained. This value of yool is stored in the input/output buffer memory 921 in FIG. At this time, as shown in the simulation section of Figure 2,
The values of OI, X0O2, X0O3°YOOI are taken into the display working memory 14 from the process input/output controller 9 and displayed on the CItT4.

最後に、第5段階として、設定器3のs4を操作するこ
とにより、ファーl\ウェア1は、第2図出力状態変化
の項に示すような動作を行なう。
Finally, in the fifth step, by operating s4 of the setting device 3, the software 1 performs the operation shown in the section of output state change in FIG. 2.

つまり、全出力接点の状態をボタンS5の押した前後で
比較し、変化のあった出力接点をCBr4に表示する。
That is, the states of all output contacts are compared before and after pressing the button S5, and the output contacts that have changed are displayed on CBr4.

例えば、第3図のシーケンスプログラムでは、入力接点
X0OI、 X0O2,X0O3ニ対応する第5図の入
出力バッファメモリイ911,912゜913にオンオ
フ状態(1又は0)を設定した後に、第2図84のシミ
ュレーションデバッグを行なう。このシミュレーション
デバッグを行なう前の出力接点、YOOI (第5図2
921)の状態を、第7図の表示用作業メモリ14の1
43に記憶しておき、144の部分に記憶したシミュレ
ーションデバッグ後の’1001−YOONの状態と比
較する。その時、変化のあった出力接点Y001を第8
図に示すように表示する。
For example, in the sequence program shown in FIG. 3, after setting the on/off state (1 or 0) in the input/output buffer memories 911, 912 and 913 in FIG. 5 corresponding to the input contacts X0OI, X0O2, and X0O3, 84 simulation debugging. The output contact before this simulation debugging, YOOI (Fig. 5 2)
921) in the display working memory 14 in FIG.
43 and compared with the state of '1001-YOON after simulation debugging stored in 144. At that time, change the output contact Y001 to the 8th
Display as shown.

以上のように、5つの段階を経てシミュレーションデバ
ッグが行なわれる。しかし、このシミュレーションデバ
ッグで問題となるのは、第3段階における入力接点にデ
ータ(オンオフ状態)の設定である。設定は、特定のボ
タンを押すという手作業で行なわなければならない。
As described above, simulation debugging is performed through five stages. However, the problem with this simulation debugging is the setting of data (on/off state) for the input contacts in the third stage. Settings must be done manually by pressing specific buttons.

例えば、X0O1= 1のデータ設定を行ないたい場合
、実際のボタン押下の回数は、第1設定器37のS3と
、接点番号34をti、ti、ti、oFの5回、オン
オフを指定する接点ボタン35の罫を1回、計7回であ
る。一つの入力接点のデータを設定するのに7回のボタ
ン押下の手作業が必要で       :・あり、もし
多数の入力接点のデータを設定する必要が出た場合その
作業量は、非常に多く、手間のかかるものとなる。実際
、このシミュレーションデバッグのやり方では1人によ
る手作業を多くの手間と時間を要して行なわれており、
大きな問題点となっている。
For example, when you want to set the data of X0O1=1, the actual number of button presses is S3 of the first setting device 37, contact number 34 5 times of ti, ti, ti, oF, and the contact specifying on/off. The button 35 is ruled once, a total of 7 times. Setting the data of one input contact requires manual work of pressing a button seven times.If it becomes necessary to set the data of a large number of input contacts, the amount of work is extremely large. It becomes time-consuming. In fact, this simulation debugging method requires a lot of time and effort to be done manually by one person.
This has become a major problem.

本発明は、この問題点を解消してなるものであって、C
R’I”画面に、模擬入出カマ[−リクス図を表口し、
それを利用することにより、簡単な手作業で、論理・動
作チェックのシミュレーションデバッグを実行可能とす
るような、模擬入出力設定装置、およびプロセス制御表
示装置を一提供するものである。
The present invention solves this problem, and C
On the R'I screen, a simulated entry/exit switch [-Risk diagram is displayed as the front page,
By utilizing this, a simulated input/output setting device and a process control display device are provided which enable simulation debugging of logic and operation checks to be executed with simple manual operations.

本発明の要旨は、従来のプロセス制御表示装置ではなく
、新規のプロセス制御表示装置を使用するようにした。
The gist of the invention is to use a novel process control display rather than a conventional process control display.

第9図に示す、この新規プロセス制御表示装置Iθ00
は、第1図に示す従来のそれと比鞍すると、新たなバッ
ファメモリ15を持っており、このバッファメモリは、
入出力データを記憶可能になっている。第9図において
、第1図と同一符合は、同一物を示す。新規プロセス制
御表示装置は、シミュレーションデバッグの人力データ
設定作業を簡略化するために、 CBr4に第1O図に
示すような、模擬入出カマトリクス図16を表示する。
This new process control display device Iθ00 shown in FIG.
Compared to the conventional one shown in FIG. 1, this has a new buffer memory 15, and this buffer memory is
It is possible to store input and output data. In FIG. 9, the same reference numerals as in FIG. 1 indicate the same parts. The new process control display device displays a simulated input/output matrix diagram 16 as shown in Figure 1O on the CBr4 in order to simplify the manual data setting work for simulation debugging.

この、模擬入出カマトリクス図16の表示データを記憶
するために使用されるのが、本発明で新たに設けられた
、バッファメモリ15である。このバッファメモリは、
第9図のあドレスバス6、データバス5.データ送受信
装置29通信回線13を介して、プロセス入出力コント
ローラ9内のバッファメモリ90と、データの送受信が
可能である。
The buffer memory 15 newly provided in the present invention is used to store the display data of the simulated input/output matrix shown in FIG. 16. This buffer memory is
Address bus 6, data bus 5. The data transmitting/receiving device 29 can transmit and receive data to and from the buffer memory 90 in the process input/output controller 9 via the communication line 13 .

ここで、論理シーケンスの動作チェックを中心に、シミ
ュレーションデバッグの実施を第6図の10Aに示すよ
うなシーケンス回路を例にとって詳細に説明する。
Here, implementation of simulation debugging will be explained in detail, taking as an example a sequence circuit shown at 10A in FIG. 6, with a focus on checking the operation of the logic sequence.

10Aにおける入出力接点で今xooiはオン(1)、
xO02,xO03はオフ(0)の状態だとする。その
とき、第9図におけるプロセス入出力コントローラ9内
のバッファメモリ9oは、第11図に示すような状態に
なっている。また、この内容は、このまま模擬入出カマ
トリクス図“表示用バソファメモリ15に転送され、バ
ッファメモリ15は第12図に示す状態になる。また、
第11図の921,922,923で示される出力接点
YOOI、 ’I’002. VOO3の状態は、第7
図で示すように、表示用作業メモリ14の143にも記
憶される。
At the input/output contact at 10A, xooi is now on (1),
It is assumed that xO02 and xO03 are in the off (0) state. At that time, the buffer memory 9o in the process input/output controller 9 in FIG. 9 is in a state as shown in FIG. 11. In addition, this content is transferred as it is to the buffer memory 15 for displaying the simulated input/output matrix diagram, and the buffer memory 15 becomes in the state shown in FIG. 12.
Output contacts YOOI, 'I'002. denoted by 921, 922, 923 in FIG. The state of VOO3 is the 7th
As shown in the figure, it is also stored in 143 of the display working memory 14.

この出力接続状態の記憶は、シミュレーションデバッグ
前後の比較に用いられる。また、このときのCRT4に
お(jる模擬入出カフ1−リタス図表示画面は、第13
図に示している。この図でO(黒まる印)になっている
接点は、オン、0(白まる印)になっている。接点は、
オフの状態をあられしている。ここで、従来方法で問題
のあった、シミュレーシコンデバック第3段階入出力デ
ータの設定を行なうが、本発明の方法は、従来のボタン
押下によるものでなくCRT画面に表示中の模擬入出カ
マ1−リクス図(第13図)を使用する。つまり、模擬
入出カマトリクス図−1−の、入力接点で、オフコン状
態を変えたいものを、ライ1−ペンによるC RT両面
」二への、ペンタッチにより(もしくは、それと同機能
をはだす機具を用いて)指楚する。
This storage of the output connection state is used for comparison before and after simulation debugging. In addition, the simulated entry/exit cuff 1-litus diagram display screen on the CRT 4 at this time is the 13th
Shown in the figure. In this figure, the contacts marked O (black circle) are on and 0 (white circle). The contact point is
It's raining when it's off. Here, the input/output data of the third stage of simulation computer debugging, which had a problem with the conventional method, is set. However, the method of the present invention uses the simulated input/output data displayed on the CRT screen instead of the conventional method of pressing a button. -Use the risk diagram (Figure 13). In other words, you can use the input contacts in the simulated input/output matrix diagram 1 to change the state of the office computer by touching the CRT with a pen (or by using a device that performs the same function). (using) to provide guidance.

指定された入力接点は、オンオフ状態が、逆転する。The specified input contact's on/off state is reversed.

例えば、今、xoolとx003を指定したとすると、
×001は、オンからオフ、x003はオフからオンに
変化し、画面の模擬入出カマトリクス図は、第13図か
ら第14図に示すように変化する。それと同時に、模擬
入出カマトリクス図表示用バッファメモリは、第12図
のxoolの状態1511が1から0へ変化し、x00
3の状態1513が0から1へ変化して、第15図に示
すように変わる。そして、その内容を第11図のプロセ
ス入出力コン1−ローラ9内のバッファメモリ90に転
送し、xoolとx003の状態911.913は、1
と0が逆転し、第16図の91L913のように変わる
For example, if you specify xool and x003,
x001 changes from on to off, x003 changes from off to on, and the simulated input/output matrix diagram on the screen changes as shown in FIGS. 13 to 14. At the same time, the buffer memory for displaying the simulated input/output matrix diagram changes the state 1511 of xool in FIG. 12 from 1 to 0, and
The state 1513 of 3 changes from 0 to 1 as shown in FIG. Then, the contents are transferred to the buffer memory 90 in the process input/output controller 1-roller 9 in FIG.
and 0 are reversed and change to 91L913 in Fig. 16.

ここで、シミュレーションデバッグの第4段階を行なう
ど、第11図の処理装置8によりシーケンス演算が行な
われ、本例では、X0O1= 0 、 X0O2= O
、X0O3= i (7)値を用いて、YOO1= 1
が得られプロセス入出力コントローラのバッファメモリ
90は、第11図から、第16図の921のようにAl
]DR2001のl)A 1’ Aの値が0から1に変
化する。この状J」を第9図における模擬入出カマI−
リクス図表示用バッファメモリ15へ転送し、バッファ
メモリ15は、第17図のようになる。その情報を栽1
こ(’: RTに表示中の4’C”< m入出カフ1−
リクス図における■001の状態は、第14図のぞ扛が
ら、第18図のようにO(白マル印)からり(黒マル印
)に変化する。
Here, during the fourth stage of simulation debugging, sequence calculations are performed by the processing device 8 in FIG. 11, and in this example, X0O1=0, X0O2=O
, X0O3= i (7) Using the value, YOO1= 1
The buffer memory 90 of the process input/output controller is obtained from FIG.
] DR2001 l) A 1' The value of A changes from 0 to 1. This condition J'' is shown in Fig. 9 as a simulated input/output hook I-
The data is transferred to the risk diagram display buffer memory 15, and the buffer memory 15 becomes as shown in FIG. Cultivate that information1
(': 4'C'' displayed on RT < m input/output cuff 1-
The state of ■001 in the Ricks diagram changes from O (white circle mark) to O (black circle mark) as shown in Fig. 14, as shown in Fig. 18.

ここで、シミュlノージョンデパック′の第5段1πを
行なう。つまり第9図の設定袋3の84を操作すること
で、ファームウェア1は、第17図の模擬人出カフ1〜
リクス図表示用バッファメモリの出力接点状態と、第7
図の143に示ずシミュレーションデバッグ前の出力接
点状態を比較して、変化のあった出力接点vO旧を第1
8図の181゜182に示すように、CRTに表示する
Here, the fifth stage 1π of the simulation depack' is performed. In other words, by operating the setting bag 3 84 in FIG. 9, the firmware 1 can be set to
The output contact status of the buffer memory for risk diagram display and the seventh
Compare the output contact states before simulation debugging (not shown in 143 in the figure), and select the output contact vO old that has changed as the first
The image is displayed on the CRT as shown at 181° and 182 in Fig. 8.

以−1−のように、シミュレーションデバッグを行なう
と、従来では、入力接点のデータ設定で多くの手作業を
要していた設定ボタンの押下が1本発明により、CR,
T画面に表示された模擬人出71〜リクス図上の入力接
点を、ライトペンで、ベンタッチするだけで済み、シミ
ュレーションデバッグのための作業工数が大幅に減少す
る。
As shown in -1- below, when performing simulation debugging, the present invention allows pressing the setting button, which conventionally required a lot of manual work to set input contact data, to CR,
It is sufficient to simply touch the input contacts on the simulated turnout 71 to risk diagram displayed on the T screen with a light pen, and the number of work steps for simulation debugging is greatly reduced.

仮に、1回のボタン押下に要す2)時間と、1回のベン
タッチに要する時間が同じだったとすると、ライ1−ペ
ンによる入力データ設定は、押しボタンのそれと比べ、
7分の1に短縮される。
Assuming that the time required for one button press is the same as the time required for one Bentouch, the input data setting using the Lie 1-Pen will be shorter than that using the push button.
It will be shortened to one-seventh.

また、画面に71へりクス図が表示され、全体の入出力
接点の状態が、一目瞭然となり、可視的であるため、操
作がしやすく、データ設定の誤設定も少なくなる。
In addition, a 71 helix diagram is displayed on the screen, making the status of all input and output contacts clear and visible at a glance, making it easier to operate and reducing data setting errors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来例の説明図を、第3図。 第6図はシーケンスリレーラダー回路図の例を、第4図
はシーケンスプログラムを機械語に訳した例を、第5図
は入出力バッファメモリの説明図を、第7図は表示用作
業メモリの説明図を、第8図はシミュレーションデバッ
グ後のCRTの説明図を、第9図、第10図は本発明の
説明図を、第11図より第18図までは本発明における
シミュレーシコンデバッグの説明図を、それぞれ示して
いる。 8・・・処理装置、9・・・プロセス入出力コン1〜ロ
ーラ、10・・・シーケンスプログラム格納メモリ、4
・・・CRT、14・・・表示作業メモリ、15・・・
マトリク$3 月 茅 4 目 第  5 目 茅 6 目 1            : 茅7 囚 茅3 目 第  70 口 4 茅 n  glD 0 $120 15 茅73  の 茅14−固 茅15目 5 茅 l乙 目 り0 ン 茅!7  目 5 茅18  口 手続補正書(ざ式ン 特、1庁長′i′1若杉和夫j:じ 19件の表]i・ 昭4158年’+ll許願第  79893 号発明の
名利、 ゾークンス制御シミュレー/コン装置 袖11を・する者 ”li fiとの関係  持ii’l’l°甲Qt1人
2・ (′1(へ11・)((式会Ll:  II  
立 製 作 州名 称  株式会社 日立コントロール
ゾスデムズ代   理    l\
FIGS. 1 and 2 are explanatory diagrams of a conventional example, and FIG. 3 is an explanatory diagram of a conventional example. Figure 6 shows an example of a sequence relay ladder circuit diagram, Figure 4 shows an example of a sequence program translated into machine language, Figure 5 shows an explanatory diagram of the input/output buffer memory, and Figure 7 shows the working memory for display. 8 is an explanatory diagram of the CRT after simulation debugging, FIGS. 9 and 10 are explanatory diagrams of the present invention, and FIGS. 11 to 18 are explanatory diagrams of the simulated computer debugging in the present invention. Figures are shown respectively. 8... Processing device, 9... Process input/output controller 1 to roller, 10... Sequence program storage memory, 4
...CRT, 14...Display working memory, 15...
Matrix $3 Moonflower 4th Eye 5th Eyebrow 6 Eye 1: Kaya 7 Prisoner Kaya 3rd Eye 70th Mouth 4 Thatch Kaya! 7 Item 5 Kaya 18 Oral Procedures Amendment (Zaikin Patent, 1 Agency Director 'i'1 Kazuo Wakasugi J: List of 19 cases) i. 1982'+ll Grant Application No. 79893 Invention's reputation, Zokunsu Control Simulation /Con device sleeve 11・relationship with ``li fi hiii'l'l°KQt1 person 2・('1(he11・)((ceremony Ll: II
Manufactured by State Name: Hitachi Control Zosdems Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 1、シーケンスのプログラム処理装置とプロセス入出力
装置と、これら両装置間に設けられ該シーケンスの入出
力データを記憶するバッファメモリと前記バッファメモ
リの内容を読みだし記憶する表示作業用メモリを有し、
シーケンスのシミュレーションデバッグを行なう際、そ
のモニターを行なうCRTの画面上に模擬入出カマトリ
クス図を表示する機能とそのためのバッファメモリを有
し、シミュレーションデパックの入力データ設定をその
表示した模擬入出カマトリクス図上で設定可能とし、状
態変化のあった出力データに対応する情報を表示するよ
うにしたことを特徴とするシーケンス制御シミュレーシ
ョン。
1. It has a sequence program processing device and a process input/output device, a buffer memory provided between these devices for storing input/output data of the sequence, and a display work memory for reading and storing the contents of the buffer memory. ,
When performing simulation debugging of a sequence, it has a function to display a simulated input/output matrix diagram on the screen of the CRT used for monitoring, and a buffer memory for this purpose, and the input data settings of the simulation depack can be displayed in the simulated input/output matrix diagram. A sequence control simulation characterized in that settings can be made on a diagram and information corresponding to output data that has changed status is displayed.
JP58079893A 1983-05-07 1983-05-07 Simulation device of sequence control Granted JPS59205612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58079893A JPS59205612A (en) 1983-05-07 1983-05-07 Simulation device of sequence control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58079893A JPS59205612A (en) 1983-05-07 1983-05-07 Simulation device of sequence control

Publications (2)

Publication Number Publication Date
JPS59205612A true JPS59205612A (en) 1984-11-21
JPH0443281B2 JPH0443281B2 (en) 1992-07-16

Family

ID=13702946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58079893A Granted JPS59205612A (en) 1983-05-07 1983-05-07 Simulation device of sequence control

Country Status (1)

Country Link
JP (1) JPS59205612A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120954U (en) * 1985-01-17 1986-07-30
JPH01223502A (en) * 1988-03-03 1989-09-06 Fanuc Ltd Signal control system for pc
JP2014106720A (en) * 2012-11-27 2014-06-09 Toshiba Mitsubishi-Electric Industrial System Corp Testing device for programmable controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120954U (en) * 1985-01-17 1986-07-30
JPH01223502A (en) * 1988-03-03 1989-09-06 Fanuc Ltd Signal control system for pc
JP2014106720A (en) * 2012-11-27 2014-06-09 Toshiba Mitsubishi-Electric Industrial System Corp Testing device for programmable controller

Also Published As

Publication number Publication date
JPH0443281B2 (en) 1992-07-16

Similar Documents

Publication Publication Date Title
JPH0789268B2 (en) Screen display control method
JPS59205612A (en) Simulation device of sequence control
JPH08179817A (en) Display manipulator for machine tool
US11366587B2 (en) Electronic device, electronic device control method, and recording medium
JPS6278986A (en) Endoscope system
JP2000137687A (en) Receiver
JPH0460807A (en) Programming device for programmable controller
JPS59223809A (en) Data input device of numerical controller
JP3786141B2 (en) Electronic computer and verification control method
JPS58105302A (en) Illustrating programming device of programmable controller
JP2862369B2 (en) Image display control device
JPH0421151Y2 (en)
JPS62215970A (en) Copying device
JPS6168671A (en) Control system of input request
JPS6333181B2 (en)
JPH052445A (en) Keyboard simulator
JPS59200312A (en) Computer controller provided with control display board
JPS5931288B2 (en) How to display system operation details
JPH0750460B2 (en) Graph display device
JPH10312257A (en) Portable information collection device and its information processing method
JPS5894011A (en) Programmable controller
JPH01147702A (en) Programming device
JPH02228702A (en) Peripheral equipment for programmable controller
JPS6194141A (en) Input/output system for data of different bit numbers
JPH08101738A (en) Signal input controller