JPS59202716A - Sound volume adjusting device - Google Patents

Sound volume adjusting device

Info

Publication number
JPS59202716A
JPS59202716A JP7772083A JP7772083A JPS59202716A JP S59202716 A JPS59202716 A JP S59202716A JP 7772083 A JP7772083 A JP 7772083A JP 7772083 A JP7772083 A JP 7772083A JP S59202716 A JPS59202716 A JP S59202716A
Authority
JP
Japan
Prior art keywords
circuit
noise
frequency
pulse
audio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7772083A
Other languages
Japanese (ja)
Inventor
Minoru Takeda
稔 竹田
Masayuki Takahashi
正行 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON PRECISION SAAKITSUTSU KK
Nippon Precision Circuits Inc
Original Assignee
NIPPON PRECISION SAAKITSUTSU KK
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON PRECISION SAAKITSUTSU KK, Nippon Precision Circuits Inc filed Critical NIPPON PRECISION SAAKITSUTSU KK
Priority to JP7772083A priority Critical patent/JPS59202716A/en
Publication of JPS59202716A publication Critical patent/JPS59202716A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To make a noise caused by switching unaudible by attenuating a noise exceeding an audio frequency contained in an output of a sample holding circuit SH by a low-pass filter LF, and making only an acoustic signal pass through so that an acoustic signal whose noise has been eliminated is generated in an output terminal Vt. CONSTITUTION:A sound volume change instruction is supplied to a terminal (a) of a pulse generating circuit PG by a manual operation as shown in a figure (a), and a sampling pulse and a clock pulse of a frequency exceeding an audio frequency as shown in sigures (b), (c) are generated from terminals (b), (c). A sample holding circuit SH is provided with an analog switch consisting of an MOS. FET and generates a noise as shown in a figure (f) when a state of the analog switch is switched at the time of a rise and a fall of the sampling pulse. In this case, since the sampling pulse is set in advance to a frequency exceeding of an audio frequency of >= about 20kHz, a frequency of the noise exceeds the audio frequency and does not become a trouble in an auditory sense.

Description

【発明の詳細な説明】 本発明は音量調整装置に関するものである。[Detailed description of the invention] The present invention relates to a volume adjustment device.

近年、音響機器ではいわゆる電子ボリー−ムと呼ばれる
、半導体アナログスイッチを用いた音量調整装置が採用
されている。この電子ボリー−ムに用いられる半導体ア
ナログスイッチには種々のものが考えられるが、消費電
力および制御系と信号系との絶縁性等の点でMOS−F
ET(金属酸化物半導体型電界効果トランジスタンが最
も優れている。
2. Description of the Related Art In recent years, audio equipment has adopted a volume adjustment device called an electronic volume, which uses a semiconductor analog switch. There are various types of semiconductor analog switches used in this electronic volume, but MOS-F
ET (metal oxide semiconductor field effect transistor) is the best.

アナログスイッチとしてMOS3−F]lC’l’を用
いたものには例えば第1図および第2図のようなものが
ある。
Examples of analog switches using MOS3-F]lC'l' are shown in FIGS. 1 and 2.

第1図のものは、音響信号が供給さ′れる入力端子P1
と接地端子間に複数の抵抗R1〜RNを直列に接続し、
各抵抗の接続点から出力端子Po間にそれぞれMOS・
FKTか「)なるアナログスイッチ80〜SNを接続し
である。各アナログスイッチのいずれかをオンさせるこ
とにより、音響信号の減衰量を制御して音量調整を行な
うものである。
In Fig. 1, the input terminal P1 is supplied with an acoustic signal.
Connect multiple resistors R1 to RN in series between and the ground terminal,
MOS/
Analog switches 80 to SN such as FKT or ``)'' are connected.By turning on any of the analog switches, the amount of attenuation of the acoustic signal is controlled and the volume is adjusted.

第2図はDlA  変換回路(デジタル/アナログ変換
回路)Dを用いたもので、その基準電源端子v1に音響
信号を入力し、音量を指定するデータを端子dl−dn
に供給して出力端子■0に減衰された音響信号を得るも
のである。
Figure 2 uses a DlA conversion circuit (digital/analog conversion circuit) D. An acoustic signal is input to the reference power supply terminal v1, and data specifying the volume is input to the terminals dl-dn.
This is to obtain an attenuated acoustic signal at the output terminal (2).

上記のようにMOB−FETをアナログスイッチとして
用いた場合に、アナログスイッチの開閉に伴って雑音が
発生するという問題点があった。
When MOB-FETs are used as analog switches as described above, there is a problem in that noise is generated as the analog switches open and close.

この雑音は、MOB−FETのゲート・ソース。This noise is the MOB-FET gate source.

ゲート・ドレイン、ゲート・基板間等の容量による、音
量指定用のデータとアナログ信号線との容量結合に起因
するもので、上記データのレベルが変化するときに発生
する。この雑音は可聴周波数成分を多分に含んでいるた
め聴感上好ましくなく、特に高性能音響機器においては
性能の低下につながるものであった。
This is caused by capacitive coupling between the volume designating data and the analog signal line due to capacitance between the gate and drain, between the gate and the substrate, and occurs when the level of the data changes. This noise contains a large amount of audible frequency components and is therefore undesirable for the auditory sense, leading to a deterioration in the performance of high-performance audio equipment in particular.

そこで本発明は減衰量の制御回路におけるMOB・FE
Tからなるスイッチンダ回路およびサンプル・ホールド
回路におけるスイッチングに伴う雑音を無徳化するよう
にした音量調整装置を提供するものである。
Therefore, the present invention provides MOB/FE in the attenuation control circuit.
The present invention provides a volume adjustment device which eliminates noise caused by switching in a switcher circuit and a sample/hold circuit made up of T.

以下本発明の一実施例を図面に基づいて説明する。第3
図は、制御回路としてD / h  変換回路りを用い
た第2図のものに本発明を適用した場合を示しである。
An embodiment of the present invention will be described below based on the drawings. Third
The figure shows a case where the present invention is applied to the one shown in FIG. 2, which uses a D/h conversion circuit as a control circuit.

同図において、記憶回路を構成するラッチ回路りの入力
端子t1〜tnには、手動による音量調整操作によって
入力された音量指定データが供給される。8HはMOB
−FETからなるアナログスイッチ)具備したサンプル
・ホールド回路、PGはパルス発生回路、LFはローパ
スフィルタである。
In the figure, volume designation data inputted through a manual volume adjustment operation is supplied to input terminals t1 to tn of a latch circuit constituting a storage circuit. 8H is MOB
PG is a pulse generation circuit, and LF is a low-pass filter.

以上の構成において、パルス発生回路PGの端子αには
、手動操作によって音量変更命令が第4図αのように供
給され、これによって端子す、cからそれぞれ第4図す
、cのような可聴周波数以上の周波数のサンプリングパ
ルスおよびクロックパルスを発生する。サンプル・ホー
ルド回路s Hは上記サンプリングパルスが1″′のと
きホールドモード、60#のときサンプルモードとなり
、サンプル・ホールド動作を繰り返す。
In the above configuration, a volume change command is supplied to the terminal α of the pulse generating circuit PG by manual operation as shown in FIG. Generate sampling pulses and clock pulses with a frequency higher than the frequency. The sample-and-hold circuit sH enters the hold mode when the sampling pulse is 1'', enters the sample mode when the sampling pulse is 60#, and repeats the sample-and-hold operation.

一方、ラッチ回路りは上記クロックパルスがt′11I
のときデータをラッチするもので、このラッチ動作は必
ずサンプル・ホールド回路SHがホールドモードにある
ときに行なわれるようにクロックパルスのタイミングお
よびノぐルス幅を設定しである。
On the other hand, in the latch circuit, the above clock pulse is t'11I.
The timing of the clock pulse and the nogle width are set so that this latch operation is always performed when the sample-and-hold circuit SH is in the hold mode.

そこで例えばラッチ回路りへのデータが第4図dのよう
にDlからD2に変化したとすると、この変化後最初の
クロックパルスによってデータD2がラッチ回路りにラ
ッチされ、DlA 変換回路りへのデータが変化する。
For example, if the data to the latch circuit changes from Dl to D2 as shown in Figure 4d, data D2 will be latched by the latch circuit with the first clock pulse after this change, and the data to the DlA conversion circuit will be latched by the first clock pulse after this change. changes.

この変化に伴ってD / A変換回路りのアナログスイ
ッチが切シ換わり、減衰量が切シ換わるとともに第4図
Cのように雑音が生じる。ところがこのときサンプル・
ホールド回路8Hはホールドモードになっているため、
上記雑音が遮断され、従来のように聴感上の障害となる
ことがない。
Along with this change, the analog switch in the D/A converter circuit is switched, and the amount of attenuation is switched, and noise is generated as shown in FIG. 4C. However, at this time, the sample
Since the hold circuit 8H is in hold mode,
The above-mentioned noise is blocked and does not interfere with the sense of hearing as in the past.

しかしながらここで問題となるのは、サンプル・ホール
ド回路SHがMOB−PETからなるアナログスイッチ
を具備していてサンプリングパルスの立上りおよび立下
りにおいてアナログスイッチの状態が切シ換わるときに
第4図fのように雑音を発生することである。
However, the problem here is that the sample-and-hold circuit SH is equipped with an analog switch made of MOB-PET, and when the state of the analog switch changes at the rising and falling edges of the sampling pulse, as shown in FIG. It is to generate noise like this.

本発明においては、サンプリングパルスを約20KHz
以上の可聴周波数以上の周波数に設定してあり、これに
よって上記雑音の周波数全可聴周波数以上とし聴感上の
障害とならないようにしたものである。
In the present invention, the sampling pulse is approximately 20KHz.
The frequency is set to be higher than the above audible frequency, so that the frequency of the noise is higher than the total audible frequency, so that it does not interfere with the sense of hearing.

すなかちサンプル・ホールド回路8Hの出力に含まれる
可聴周波数以上の雑音をローパスフィルタLFによって
減衰させ、音響信号のみを通過させることによって出力
端子Vtには雑音が除去された音響信号が発生するので
ある。
In other words, the noise above the audible frequency included in the output of the sample-and-hold circuit 8H is attenuated by the low-pass filter LF, and by passing only the acoustic signal, an acoustic signal from which the noise has been removed is generated at the output terminal Vt. be.

なお上記の実施例では制御回路としてD / A変換回
路を用いた場合について述べたが、第1図に示したよう
なものおよびMOB−FETからなるアナログスイッチ
を用いた他の減衰回路についても同様に適用できるもの
である。
Although the above embodiment describes the case where a D/A conversion circuit is used as the control circuit, the same applies to the one shown in Fig. 1 and other attenuation circuits using analog switches consisting of MOB-FETs. It can be applied to

またサンプリングパルスの周波数は可聴周波数以上に設
定するものであるが、可聴周波数範囲は個人差があり、
上記周波数の設定にあたっては一般の人にとって聴感上
の障害とならない周波数を選択すればよく、オーディオ
機器の種類によっては20KHz以下の周波数でも無徳
化が可能な場合もありうる。
In addition, the frequency of the sampling pulse is set above the audible frequency, but the audible frequency range varies from person to person.
When setting the above-mentioned frequency, it is sufficient to select a frequency that does not interfere with the auditory sense of the general public, and depending on the type of audio equipment, it may be possible to make the frequency 20 KHz or lower even.

以上のように本発明によれば、MOB−FETからなる
スイッチング回路を用いた音量調整装置において従来問
題となっていたスイッチングに伴う雑音を無徳化するこ
とができ、特に高性能音響装置においても性能の劣化を
きたすことなく音量調整が行なえる。
As described above, according to the present invention, it is possible to eliminate the noise associated with switching, which has conventionally been a problem in volume control devices using switching circuits consisting of MOB-FETs, and particularly in high-performance audio devices. The volume can be adjusted without deteriorating performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図はそわそれ減衰量の制御回路の例を
示した電気回路図、第3図は本発明の一実施例を示した
ブロック図、第4図は動作説明のためのタイムチャート
である。 D・・・・・・制御回路 L・・・・・・記憶回路 PG・°°・・・パルス発生回路 以  上 出願人 日本プレシジョン・サーキッッ株式会社 代理人 弁理士 最上  務
Figures 1 and 2 are electric circuit diagrams showing an example of a fidget attenuation control circuit, Figure 3 is a block diagram showing an embodiment of the present invention, and Figure 4 is a time diagram for explaining the operation. It is a chart. D...Control circuit L...Memory circuit PG, °°...Pulse generation circuit and above Applicant Japan Precision Circuits Co., Ltd. Agent Patent attorney Tsutomu Mogami

Claims (1)

【特許請求の範囲】 音量を指定するデータを一定周波数のクロックパルスに
よってラッチする記憶回路と、○の記憶回路のデータに
基づいてスイッチングされるMOS−F’ETからなる
スイッチング回路を具備し、入力に供給される音響信号
の減衰量を調整する制御回路と、 この制御回路からの出力を受け、M OS −F BT
からなるスイッチング回路を具備したサンプル・ホール
ド回路と、 上記記憶回路にデータカζラッチされるタイミングにお
いては上記サンプル・ホールド回路がホールド状態とな
るように可聴周波数以上の周波数のサンプリングパルス
を発生するパルス発生回路とからなる音量調整装置。
[Scope of Claims] It is equipped with a storage circuit that latches data specifying the volume using a clock pulse of a constant frequency, and a switching circuit that is made up of a MOS-F'ET that is switched based on the data in the storage circuit marked with ○. a control circuit that adjusts the amount of attenuation of the acoustic signal supplied to the MOS-FBT;
a sample-and-hold circuit equipped with a switching circuit consisting of; and a pulse generator that generates a sampling pulse with a frequency higher than an audible frequency so that the sample-and-hold circuit is in a hold state at the timing when data is latched in the storage circuit. A volume adjustment device consisting of a circuit.
JP7772083A 1983-05-02 1983-05-02 Sound volume adjusting device Pending JPS59202716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7772083A JPS59202716A (en) 1983-05-02 1983-05-02 Sound volume adjusting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7772083A JPS59202716A (en) 1983-05-02 1983-05-02 Sound volume adjusting device

Publications (1)

Publication Number Publication Date
JPS59202716A true JPS59202716A (en) 1984-11-16

Family

ID=13641720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7772083A Pending JPS59202716A (en) 1983-05-02 1983-05-02 Sound volume adjusting device

Country Status (1)

Country Link
JP (1) JPS59202716A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028310A (en) * 1983-07-26 1985-02-13 Nec Corp Electronic volume

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121050A (en) * 1978-03-13 1979-09-19 Toshiba Corp Glitch attenuation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121050A (en) * 1978-03-13 1979-09-19 Toshiba Corp Glitch attenuation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028310A (en) * 1983-07-26 1985-02-13 Nec Corp Electronic volume

Similar Documents

Publication Publication Date Title
US4683386A (en) Electronic attenuation value control circuit in which switching noise is suppressed
Gata et al. A 1.1-V 270-/spl mu/A mixed-signal hearing aid chip
JPH05167358A (en) Amplifier circuit for ecm
US7019499B2 (en) Low noise fast stable voltage regulator circuit
US4390847A (en) Muting device
KR920002671B1 (en) Signal transmission circuitry
JPS59202716A (en) Sound volume adjusting device
JP2003318656A (en) Circuit for preventing shock sound
KR20040077303A (en) Device for controlling frequency response by scaling impedance
US4133010A (en) Sound recording apparatus
EP0669719A1 (en) Method and circuit for reducing transient currents
JPS6351603B2 (en)
Ahuja et al. A new adaptive algorithm and its implementation in MOS LSI
KR910006482B1 (en) Electronic volume apparatus
JPS6122345Y2 (en)
US3388219A (en) Active filters for electrical signalling systems
JPS5476211A (en) Electronic switch device
JPH042502Y2 (en)
JPH0317477Y2 (en)
SU1394237A1 (en) Device for reproducing a stereo signal of tape recorder
RU2018181C1 (en) Apparatus for dynamically limiting noise in magnetic recording and playback channels of audio data
SU1578763A1 (en) Device for controlling tape recorder noise silencer
JPS59141807A (en) Sound switching circuit
SU658714A1 (en) Frequency-corrected volume control
JP2003289222A (en) Inversion amplifier with mute function, and semiconductor device