JPS5920211B2 - AM stereo receiver muting device - Google Patents

AM stereo receiver muting device

Info

Publication number
JPS5920211B2
JPS5920211B2 JP8315380A JP8315380A JPS5920211B2 JP S5920211 B2 JPS5920211 B2 JP S5920211B2 JP 8315380 A JP8315380 A JP 8315380A JP 8315380 A JP8315380 A JP 8315380A JP S5920211 B2 JPS5920211 B2 JP S5920211B2
Authority
JP
Japan
Prior art keywords
signal
stereo
detection
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8315380A
Other languages
Japanese (ja)
Other versions
JPS579142A (en
Inventor
龍男 沼田
亮 西岡
等 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP8315380A priority Critical patent/JPS5920211B2/en
Priority to US06/274,564 priority patent/US4383136A/en
Publication of JPS579142A publication Critical patent/JPS579142A/en
Publication of JPS5920211B2 publication Critical patent/JPS5920211B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems

Description

【発明の詳細な説明】 この発明は□ステレオ受信機のミユーテイング装置に関
し、特にAM−PM方式のAMステレオ放送を受信する
受信機のミユーテイング装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting device for a stereo receiver, and more particularly to a muting device for a receiver that receives AM-PM stereo AM broadcasting.

AMステレオ方式におけるAM−PM方式は、左右チャ
ンネル信号の差信号であるサブ信号により搬送波を位相
変調して後両チャンネル信号の和信号であるメイン信号
により振幅変調するものである。
In the AM stereo system, the AM-PM system phase-modulates a carrier wave using a sub-signal that is a difference signal between left and right channel signals, and then amplitude-modulates it using a main signal that is a sum signal of both channel signals.

かゝるA■−PM方式の受信機においては、搬送信号の
振幅変動成分を抽出するエンベロープ周検波器によりメ
イン信号が検波され、更に搬J 送信号の振幅変動分を
りミッタにより除去して後PM検波器によりサブ信号の
検波がなされ、メイン及びサブ信号がマトリックされて
左右チャンネル信号として分離導出される構成である。
サブ信号のPM検波器としていわゆるPLLj(フエイ
ズロツクドループ)回路を用いた位相検波方式がある。
In such an A-PM system receiver, the main signal is detected by an envelope frequency detector that extracts the amplitude fluctuation component of the carrier signal, and the amplitude fluctuation component of the carrier J transmission signal is removed by a limiter. The sub-signal is detected by a post-PM detector, and the main and sub-signals are matrixed and separated and derived as left and right channel signals.
There is a phase detection method using a so-called PLLj (phase locked loop) circuit as a sub-signal PM detector.

かゝる方式においては、入力信号レベルが規定値以下に
なつた場合、PLL回路が非ロツク状態の場合、PLL
回路のVCO(電圧制御型発振器)の自走周波数と入力
信号周波数とが所定値以上ずれてPLL回路がロックし
ている場合、更にはステレオパイロツト信号がなくモノ
ラル放送の場合等においては、サブ信号検波出力ライン
には雑音が多く発生しており、よつて不快音が生ずる。
本発明の目的は上記の各場合に発生する不快音を除去し
て良好な受信出力を発生し得るAMステレオ受信機のミ
ユーテイング装置を提供することである。
In such a system, when the input signal level falls below a specified value and the PLL circuit is in an unlocked state, the PLL
If the free-running frequency of the circuit's VCO (voltage controlled oscillator) and the input signal frequency deviate by more than a predetermined value and the PLL circuit is locked, or if there is no stereo pilot signal and monaural broadcasting, etc., the sub signal A lot of noise is generated in the detection output line, which results in unpleasant noise.
SUMMARY OF THE INVENTION An object of the present invention is to provide a muting device for an AM stereo receiver that can eliminate unpleasant sounds generated in each of the above cases and generate good reception output.

本発明によるAM−PM方式のAMステレオ受信機にお
けるミユーテイング装置は、AMステレオ信号レベルが
所定値以下のとき第1の検出信号を発生せしめ、PLL
回路の非ロツク時に第2の検出信号を発生せしめ、PL
L回路のVCOの自走発振周波数とAMステレオ信号周
波数とがある値以上ずれているときに第3の検出信号を
発生せしめ、更にはAMステレオ信号中のステレオパイ
ロツト信号を検出してこのステレオパイロット信号がな
いときに第4の検出信号を発生せしめ、これら第1〜第
4の検出信号の少くとも1つの発生に応答して検波出力
をミユーテイングするように門 したことを特徴として
(・る。
The muting device in the AM stereo receiver of the AM-PM system according to the present invention generates a first detection signal when the AM stereo signal level is below a predetermined value, and
A second detection signal is generated when the circuit is unlocked, and the PL
When the free-running oscillation frequency of the VCO of the L circuit and the AM stereo signal frequency deviate by more than a certain value, a third detection signal is generated, and furthermore, the stereo pilot signal in the AM stereo signal is detected and this stereo pilot signal is detected. The fourth detection signal is generated when there is no signal, and the detection output is muted in response to the generation of at least one of the first to fourth detection signals.

以下に図面に基づいて本発明を説明する。The present invention will be explained below based on the drawings.

第1図は本発明の一実施例の回路プロツクであり、AM
−PMされたAMステレオ信号入力はリミツタ1により
振幅制限を受けてメイン信号によノ リ振幅変動分が除
去されて2に示すPLL回路構成の位相検波器へ導入さ
れる。
FIG. 1 shows a circuit block according to an embodiment of the present invention.
- The AM stereo signal input after PM is amplitude limited by limiter 1, amplitude fluctuations are removed from the main signal, and the signal is introduced into a phase detector having a PLL circuit configuration shown in 2.

当該PLL回路2は周知の構成であつて、リミツタ1の
入力とVCO2lの発振信号との周波数、位相を比較す
る900位相比較器22を有し、この比較出力がiルー
プフイルタ23及びDCアンプ24を経てVCO2lの
周波数及び位相制御をなすようになつている。こX″(
′ AM−PMステレオ信号e は下式で示される。
The PLL circuit 2 has a well-known configuration and includes a 900 phase comparator 22 that compares the frequency and phase of the input of the limiter 1 and the oscillation signal of the VCO 2l, and the comparison output is sent to the i-loop filter 23 and the DC amplifier 24. The frequency and phase of the VCO 2l are controlled through the . This
' AM-PM stereo signal e is expressed by the following formula.

こXに、L.Rは左右チヤンネル信号、k1はAM変調
度、K2はPM変調度、ω。
To this, L. R is the left and right channel signal, k1 is the AM modulation degree, K2 is the PM modulation degree, and ω.

は搬送波の角周波数、Pはパイロツト信号の角周波数(
2πX5)であり、またAはパイロツト信号の振幅を示
している。従つてリミツタ1の出力e′c 次式となる
。そしてVCO2lの発振信号をSinO)。
is the angular frequency of the carrier wave, P is the angular frequency of the pilot signal (
2πX5), and A indicates the amplitude of the pilot signal. Therefore, the output e'c of limiter 1 is given by the following equation. And the oscillation signal of VCO2l is SinO).

tとすれば90V位相比較器22の出力には、両入力信
号の90位位相差を基準にしてその位相差に応じた信号
すなわちK2(L−R)+ACOSPtなる信号が得ら
れることになる。この出力はすなわちサブ信号を示すも
のであるから、位相比較器22の出力信号がサブ信号検
波出力として導出されるものである。そして、この比較
器22の出力すなわちサブ信号の出力レベルを検出する
ことによりPLL回路のロツク、非ロツク状態が判別可
能であるからロツクはずれ検出器3が設けられてサブ信
号出力が極めて小か又は無い場合に非ロツク検出信号を
発生し、ミユーテイングTOl脚回路4へ印加される。
If t, the output of the 90V phase comparator 22 will provide a signal corresponding to the phase difference between the two input signals, that is, K2(L-R)+ACOSPt. Since this output indicates the sub-signal, the output signal of the phase comparator 22 is derived as the sub-signal detection output. By detecting the output level of the comparator 22, that is, the output level of the sub signal, it is possible to determine whether the PLL circuit is locked or not. If not, a non-lock detection signal is generated and applied to the mutating TOl leg circuit 4.

PLL回路2のルーブフイルタ23゛による位相差に応
じた直流成分を検出することにより、リミツタ出力周波
数とVCO2lの自走発振周波数とのずれ△fが検出可
能であるから、周波数ずれ検出器5が設けられてミユー
テイング制御回路4の入力となつている。第2図はフイ
ルタ23の出力DCレベルと上記周板数ずれ△fとの関
係を示すもので、両者は比例関係となつているから、こ
のDCレベルが所定レベル範囲内にあるかないかにより
規定の周波数の範囲内でPLL回路がロツクしているか
否かの判断が可能となる。よつて周波数ずれ検出器5は
いわゆるウインドコンパレータ構成とされる。また入力
信号レベルを検出するレベル検出器6が設けられており
、入力信号レベルが低下してある値以下になると検出信
号が発生されてミユーテイング制御回路4へ印加される
By detecting the DC component according to the phase difference by the rube filter 23' of the PLL circuit 2, the deviation △f between the limiter output frequency and the free-running oscillation frequency of the VCO 2l can be detected. It is provided as an input to the muting control circuit 4. FIG. 2 shows the relationship between the output DC level of the filter 23 and the disc number deviation Δf. Since both are in a proportional relationship, it is determined whether this DC level is within a predetermined level range or not. It becomes possible to judge whether the PLL circuit is locked within the frequency range of . Therefore, the frequency shift detector 5 has a so-called window comparator configuration. A level detector 6 is also provided to detect the input signal level, and when the input signal level decreases below a certain value, a detection signal is generated and applied to the muting control circuit 4.

更に、位相比較器22の出力に含まれるステレオパイロ
ツト信号AcOsPtを検出してこの信号がないときに
検出信号を発生するパイロツト信号レベル検出器7が設
けられ、この検出出力が同じくミユーテイング制御回路
4へ印加されて℃・る。この制御回路4は4つの検出信
号に夫々応答してサブ信号ラインに挿入されたミユーテ
イング回路8のオンオフ制御をなす制御信号を発生する
ものであつて、基本的には論理和構成とされる。一方A
M−PMステレオ信号を入力とするエンベロープ検波器
9が設けられてメイン信号が検波されて、先のサブ信号
検波出力と共にマトリツクス回路10へ印加されて左右
チヤンネル信号が分離して得られる。
Furthermore, a pilot signal level detector 7 is provided which detects the stereo pilot signal AcOsPt included in the output of the phase comparator 22 and generates a detection signal when this signal is absent, and this detection output is also sent to the muting control circuit 4. The applied temperature is ℃・ru. The control circuit 4 generates control signals for on/off control of the muting circuit 8 inserted in the sub-signal line in response to each of the four detection signals, and basically has an OR configuration. On the other hand, A
An envelope detector 9 inputting the M-PM stereo signal is provided to detect the main signal and apply it to the matrix circuit 10 together with the sub-signal detection output to separate left and right channel signals.

こうすることにより、離調時の不快音や電界強度低下時
の不快音、更にはモノラル放送時における不快音がすべ
て除去されることが判る。
It can be seen that by doing this, all the unpleasant sounds during detuning, unpleasant sounds when the electric field strength decreases, and even unpleasant sounds during monaural broadcasting are removed.

こXで、位相比較器22の出力すなわちサブ信号検波出
力は前述したようにK2(L−R)+AcOSPtであ
るから、パイロツト信号成分(5Hz)を含有している
ことになる。
In this case, since the output of the phase comparator 22, that is, the sub-signal detection output, is K2(LR)+AcOSPt as described above, it contains the pilot signal component (5 Hz).

そしてループフイルタの出力においてはこのパイロツト
信号成分は減衰するが完全には除去され得ないために、
この成分に周波数ずれ検出器5が応答することになる。
従つて、周波数ずれ検出器5の入力レベルがウインドコ
ンバレータの1の基準レベルを略中心にして5Hz成分
で振れることが生じ、そのために検出出力にはいわゆる
チヤタリング現象が現われて、それに応じてミユーテイ
ング回路8が動作し、逆に不快音を発生することになる
。かkる欠点を除くために、検出器5を構成するウイン
ドコンパレータの入出力特性にヒステリシス特性をもた
せて、結果として第3図に示す如き離調周波数検出特性
とすれば上記のチヤタリング現象によるミユーテイング
回路の追従はなくなつて不怪音は防止されることになる
Although this pilot signal component is attenuated at the output of the loop filter, it cannot be completely removed.
The frequency shift detector 5 will respond to this component.
Therefore, the input level of the frequency shift detector 5 may fluctuate by a 5 Hz component approximately centered on the reference level 1 of the window converter, and as a result, a so-called chattering phenomenon appears in the detection output, and mutating is performed accordingly. The circuit 8 will operate and generate unpleasant sounds. In order to eliminate this drawback, the input/output characteristics of the window comparator constituting the detector 5 are provided with hysteresis characteristics, resulting in detuned frequency detection characteristics as shown in FIG. The circuit no longer follows, and strange noises are prevented.

詳述すれば、先ず周波数ずれ検出器5を第4図に示す如
く、シユミツトトリガ回路51、インバータ52、この
インバータ52の出力を入力とする別のシユミツトトリ
ガ回路53及び両シユミツトトリガ回路51,53の出
力を入力とするアンドゲート5、4により構成する。
To be more specific, first, as shown in FIG. 4, the frequency deviation detector 5 is connected to a Schmitt trigger circuit 51, an inverter 52, another Schmitt trigger circuit 53 whose input is the output of the inverter 52, and the outputs of both Schmitt trigger circuits 51, 53. It is composed of AND gates 5 and 4 as inputs.

そして、ループフイルタ23の出力をシユミツトトリガ
回路51及びインバータ52へ夫々印加し、アンドゲー
ト54のゲート出力を周波数ずれ検出出力とするのであ
る。この検出器5の入力信号特性は第5図aの実線にて
示すものであるから、先ず、特性aのセンタにロツクし
ている状態から次第に一△f側へ離調してシユミツトト
リガ回路51の1つの閾値(基準レベル)V2(一△F
2に相当)へ達すると、この回路51の出力は図bに示
す如く高レベルから低レベルへ始めて反転する。
Then, the output of the loop filter 23 is applied to the Schmitt trigger circuit 51 and the inverter 52, respectively, and the gate output of the AND gate 54 is used as the frequency shift detection output. Since the input signal characteristics of this detector 5 are shown by the solid line in FIG. One threshold (reference level) V2 (one △F
2), the output of this circuit 51 inverts starting from a high level to a low level as shown in Figure b.

更に離調してもこの状態は変化しない。次にこの状態か
らセンタへ向けて周波数が上昇してシユミツトトリガ回
路51の他の閾値V1 (−△f1に相当)へ達すると
、この.回路51の出力は図eの如く低レベルから高レ
ベルへ反転し以後周波数が上昇しても高レベルは変化し
ない。図dにシユミツトトリガ回路51の入出力特性が
総合的に示されている。次に、インバータ52により図
aの実線で示す入力信号特性は一点鎖線で示すように反
転されるから、シユミツトトリガ回路53の周波数対出
力特性は、前述したシユミツトトリガ回路51の場合と
同様にして、図E,fから最終的にgの如くなる。尚、
この回路53の2つの閾値も共にVl,V2とている。
よつて、アンドゲート54の出力特性は図hの如くなり
、第3図の検出出力特性が得られるのである。叙上のよ
うに、本発明によれば同調時や離調時の不快音を良好に
除去可能となるものである。
This state does not change even if the tuning is further detuned. Next, when the frequency increases from this state toward the center and reaches another threshold value V1 (corresponding to -Δf1) of the Schmitt trigger circuit 51, this. The output of the circuit 51 is inverted from a low level to a high level as shown in Figure e, and thereafter the high level does not change even if the frequency increases. FIG. d shows a comprehensive input/output characteristic of the Schmitt trigger circuit 51. Next, since the input signal characteristic shown by the solid line in FIG. E, f finally becomes g. still,
The two threshold values of this circuit 53 are also both V1 and V2.
Therefore, the output characteristics of the AND gate 54 are as shown in FIG. h, and the detection output characteristics shown in FIG. 3 are obtained. As described above, according to the present invention, it is possible to satisfactorily eliminate unpleasant sounds during tuning and detuning.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のプロツク図、第2図はルーブ
フイルタの離調周波数特性を示す図、第3図は周波数ず
れ検出器の検出特性を示す図、第4図は周波数ずれ検出
器の具体例を示す図、第5図は第4図の回路の特性を説
明する図である。
Figure 1 is a block diagram of an embodiment of the present invention, Figure 2 is a diagram showing the detuning frequency characteristics of a rube filter, Figure 3 is a diagram showing the detection characteristics of a frequency shift detector, and Figure 4 is a diagram showing frequency shift detection. FIG. 5 is a diagram illustrating the characteristics of the circuit shown in FIG. 4.

Claims (1)

【特許請求の範囲】 1 第1及び第2チャンネル信号の差信号であるサブ信
号により位相変調された搬送波が前記第1及び第2チャ
ンネル信号の和信号により振幅変調されたAMステレオ
信号を受信してこの信号がフエイズロツクドループ回路
を用いて前記サブ信号を検波するようにしたAMステレ
オ受信機におけるミユーテイング装置であつて、前記A
Mステレオ信号のレベルが所定値以下になつたときに第
1の検出信号を発生する手段と、前記フエイズロツクド
ループ回路の非ロック状態を検出して第2の検出信号を
発生する手段と、前記フエイズロツクドループ回路内の
電圧制御型発振器の自走周波数と前記AMステレオ信号
の周波数とが所定値以上離間しているときに第3の検出
信号を発生する周波数ずれ検出手段と、前記AMステレ
オ信号に含まれるステレオパイロット信号を検出してこ
のパイロット信号がないときに第4の検出信号を発生す
る手段と、前記第1乃至第4の検出信号の少なくとも1
つの発生信号に応答して前記サブ信号のみの検波出力信
号をミユーテイングするミユーテインミグ手段とを含む
ミユーテイング装置。 2 前記周波数ずれ検出手段は前記フエイズロツクドル
ープ回路内のループフィルタの出力レベルが所定レベル
範囲外にあるときに前記第3の検出信号を発生するウイ
ンドコンパレータからなる特許請求の範囲第1項記載の
装置。 3 前記ウンンドコンパレータの入出力特性はヒステリ
シスを有してなる特許請求の範囲第2項記載の装置。
[Claims] 1. A carrier wave whose phase is modulated by a sub-signal which is a difference signal between the first and second channel signals receives an AM stereo signal whose amplitude is modulated by the sum signal of the first and second channel signals. A muting device in an AM stereo receiver, wherein the lever signal detects the sub-signal using a phase-locked loop circuit,
means for generating a first detection signal when the level of the M stereo signal falls below a predetermined value; and means for detecting an unlocked state of the phase-locked loop circuit and generating a second detection signal; frequency deviation detection means for generating a third detection signal when the free-running frequency of the voltage controlled oscillator in the phase-locked loop circuit and the frequency of the AM stereo signal are separated by a predetermined value or more; means for detecting a stereo pilot signal included in the stereo signal and generating a fourth detection signal when the pilot signal is absent; and at least one of the first to fourth detection signals.
mutating means for mutating a detected output signal of only the sub-signal in response to one generated signal. 2. The frequency deviation detecting means comprises a window comparator that generates the third detection signal when the output level of the loop filter in the phase-locked loop circuit is outside a predetermined level range. equipment. 3. The device according to claim 2, wherein the input/output characteristics of the wound comparator have hysteresis.
JP8315380A 1980-06-19 1980-06-19 AM stereo receiver muting device Expired JPS5920211B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8315380A JPS5920211B2 (en) 1980-06-19 1980-06-19 AM stereo receiver muting device
US06/274,564 US4383136A (en) 1980-06-19 1981-06-17 Muting circuit for AM stereophonic receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8315380A JPS5920211B2 (en) 1980-06-19 1980-06-19 AM stereo receiver muting device

Publications (2)

Publication Number Publication Date
JPS579142A JPS579142A (en) 1982-01-18
JPS5920211B2 true JPS5920211B2 (en) 1984-05-11

Family

ID=13794283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8315380A Expired JPS5920211B2 (en) 1980-06-19 1980-06-19 AM stereo receiver muting device

Country Status (1)

Country Link
JP (1) JPS5920211B2 (en)

Also Published As

Publication number Publication date
JPS579142A (en) 1982-01-18

Similar Documents

Publication Publication Date Title
US3944749A (en) Compatible AM stereophonic receivers involving sideband separation at IF frequency
JPH0628338B2 (en) Phase locked loop and direct mixed sync AM receiver using the same
US4192968A (en) Receiver for compatible AM stereo signals
JPS6239848B2 (en)
US4096360A (en) Multichannel record disc reproducing system
US4037165A (en) Synchronous signal generating system with phase-locked loop circuit
US4306112A (en) Stereophonic receiver noise eliminating device
JPS5920211B2 (en) AM stereo receiver muting device
JPS6029251Y2 (en) AM stereo receiver
JPH02903B2 (en)
JPS6259941B2 (en)
JPS593639Y2 (en) AM stereo receiver
JPS5944828B2 (en) FM receiver
JPH04363903A (en) Demodulator with phase loop
JP2710461B2 (en) Stereo / SAP detection circuit
JPS5915150Y2 (en) AM stereo receiver
JPS6223161Y2 (en)
JPS594897B2 (en) receiving device
JPS596023Y2 (en) AM stereo receiver
JPS593053B2 (en) AM stereo receiver sub signal detection device
SU754679A1 (en) Apparatus for restoring carrier frequency
JPS617732A (en) Stereo signal demodulating circuit
JPS628977B2 (en)
JPH06164433A (en) Fm receiver using cyclic filter
JPS58164329A (en) Fm muting circuit