JPS59200548A - Frame synchronization system - Google Patents

Frame synchronization system

Info

Publication number
JPS59200548A
JPS59200548A JP58073208A JP7320883A JPS59200548A JP S59200548 A JPS59200548 A JP S59200548A JP 58073208 A JP58073208 A JP 58073208A JP 7320883 A JP7320883 A JP 7320883A JP S59200548 A JPS59200548 A JP S59200548A
Authority
JP
Japan
Prior art keywords
circuit
frame
waves
pulses
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58073208A
Other languages
Japanese (ja)
Inventor
Ryota Akiyama
良太 秋山
Hidekazu Tsutsui
英一 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58073208A priority Critical patent/JPS59200548A/en
Publication of JPS59200548A publication Critical patent/JPS59200548A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04KSECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00Secret communication
    • H04K1/04Secret communication by frequency scrambling, i.e. by transposing or inverting parts of the frequency band or by inverting the whole band

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

PURPOSE:To economize the constitution of a frame synchronizing circuit by applying the reverse Fourier transformation to signals of two waves different in frequency and sending out the resulted waves alternately, frame by frame, and calculating the shifted amount at reception time from the amplitude ratio of two waves received on a reception side. CONSTITUTION:A transmission side generates a clock by a clock generator 1 to generate frame pulses F and an encoding start pulse (a) after a specific numbers of pulses F are generated by a counter 2 by using said clock. A high speed inverse Fourier transformation FFT<-1> processing circuit 3 performs the inverse Fourier transformation of data 4 of f1 and f2 to send pulses F of the f1 and f2 alternately, frame by frame, to a transission line L through an interface IF circuit 5. The reception side detects 7 the head f1 of a signal received through an IF circuit 6 and actuates an FET processing circuit 8. The circuit 8 extracts spectrum amplitudes of the f1 and f2 and a logK arithmetic circuit 9 calculates the logarithm of the amplitude ratio from the extracted amplitudes to fine the amount DELTAS of shifting at the reception time, which is inputted to a shifting circuit 10. A shifted amount checking circuit 11 controls the circuit 8 and sends out the encoding start pulses when the DELTAS attains to 0.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は音声情報等のアナログ信号の暗号化伝送方式に
係り、特にフーリエ変換を用いた帯域分割形のアナログ
信号の暗号化、復号化におけるフレーム同期方式に関す
るものである。
Detailed Description of the Invention (1) Technical Field of the Invention The present invention relates to an encrypted transmission method for analog signals such as audio information, and particularly to encryption and decoding of band-split analog signals using Fourier transform. This relates to frame synchronization methods.

(2)  技術の背景 帯域の限定された通信路等における通信のセキュリティ
対策として、アナログ信号の暗号化には。
(2) Technical background Encryption of analog signals is used as a security measure for communications over communication channels with limited bandwidth.

信号の時間、振幅または周波数についてのスクランブラ
を行う方式があるが、このうち帯域の広がりや信号遅延
の少ない方式として周波数スクランブラ方式が従来より
使われている。
There are methods for performing a scrambler on the time, amplitude, or frequency of a signal, and among these methods, a frequency scrambler method has been conventionally used as a method with a wider band and less signal delay.

(3)  従来技術と問題点 一般に送信側と受信側間の伝送路等における伝送遅延が
発生するため、上記の暗号化伝送においても伝送情報の
フレーム同期をとる必要がある。
(3) Prior Art and Problems Generally, a transmission delay occurs in the transmission path between the sending side and the receiving side, so it is necessary to achieve frame synchronization of the transmitted information even in the above-mentioned encrypted transmission.

従来、この同期をとる技術として、送信側では。Conventionally, the technology for achieving this synchronization was on the transmitting side.

同期コードをPSK(Phase  Shiftl(e
ying)またはFSK (FrequencyShi
ft  Keying)等の変調器を使って送り、受信
側ではPSK、FSX等の復調器を使いその同期コード
を検出してフレーム同期をとることが行われている。し
かし、かがる同期コートの送信、受信の装置構成が大き
いものとなる欠点がある。
The synchronization code is converted to PSK (Phase Shiftl (e
ying) or FSK (FrequencyShi
ft Keying), etc., and on the receiving side, a PSK, FSX, etc. demodulator is used to detect the synchronization code and establish frame synchronization. However, there is a drawback that the device configuration for transmitting and receiving the synchronization coat becomes large.

(4)発明の目的 本発明の目的は、上記従来の問題点を解決するために、
高速フーリエ変換を用い1通信情報の暗号化、復号化に
おけるフレーム同期方式を簡単な構成で実現し、且つハ
ードウェアの共通使用を可能とすることにある。
(4) Purpose of the invention The purpose of the present invention is to solve the above-mentioned conventional problems.
The object of the present invention is to realize a frame synchronization method for encrypting and decoding one piece of communication information using fast Fourier transform with a simple configuration, and to enable common use of hardware.

(5)発明の構成 」二記目的を達成するために9本発明は、帯域分割形の
アナログ信号の暗号化伝送方式において。
(5) Structure of the Invention To achieve the second object, the present invention relates to a band-divided analog signal encrypted transmission system.

送信側には周波数の異なる2波の信号を逆フーリエ変換
を用いて発生する手段を備え、該2波の信号を1フレー
ム毎に交互に送出し、受信側にはフーリエ変換を用いて
受信した前記2波の信号のスペクトル振幅比を算出する
手段と、該振幅比により受信時間のシフト量を算出する
手段を(+ifiえ、該シフI−量により受信時間をシ
フトして同期位置を決定することを特徴とする。
The transmitting side is equipped with means for generating two waves of signals with different frequencies using inverse Fourier transform, and the two waves of signals are sent out alternately every frame, and the receiving side receives them using Fourier transform. means for calculating the spectral amplitude ratio of the two-wave signals; and means for calculating the shift amount of the reception time using the amplitude ratio (+ifi), and determining the synchronization position by shifting the reception time using the shift I- amount. It is characterized by

(6)発明の実施例 以下本発明を実施例により詳細に説明する。(6) Examples of the invention The present invention will be explained in detail below with reference to Examples.

周波数スクランブラ方式においては、信号帯域の分割数
を多くとるために高速フーリエ変換(以下単にF FT
と称す)を用いる方式が考えられている。このr” F
 Tを用いた周波数スクランブラ(FFTスクランブラ
)の基本的原理はザンプル化された定区間(1フレーム
)の音声波形をFFTにより周波数列に変換し、この周
波数列をランダムに組換え(通称;転字という)、その
後逆FFTによって再び時間波形へ変換して伝送路−・
送出し。
In the frequency scrambler method, fast Fourier transform (hereinafter simply FFT) is used to increase the number of signal band divisions.
A method using the following methods is being considered. This r"F
The basic principle of a frequency scrambler using T (FFT scrambler) is to convert a sampled sound waveform of a fixed interval (one frame) into a frequency string using FFT, and then randomly recombine this frequency string (commonly known as; (referred to as transliteration), then converted back to a time waveform by inverse FFT and transmitted through the transmission path.
Sending out.

受信側では同様な方式で復調波形を得るものである。On the receiving side, a demodulated waveform is obtained using a similar method.

第5図にこの周波数スクランブラ方式の基本的構成を示
す。送信側装置SEでは音声情報等SをFFT回路51
により周波数スペクトルに変換し。
FIG. 5 shows the basic configuration of this frequency scrambler system. In the transmitting side device SE, audio information, etc.
Convert it into a frequency spectrum by .

照覧化回路52において、暗号化鍵KEYによりスクラ
ンブラ(転字)シ、逆FFT(FFT’)回路53を経
て伝送路■、へ送出する。受信側装置REでは、受信I
#報をF F T回路54により3周波数スペクトルに
変換し、復号化装置55において鍵KEYによりディス
クランブラして、7FFT (FFT−1)回路56を
介して、もとの音声情報を得る。
In the reference circuit 52, the data is sent to the transmission path (2) via a scrambler (transfer) circuit and an inverse FFT (FFT') circuit 53 using the encryption key KEY. At the receiving side device RE, the receiving I
The # signal is converted into a 3-frequency spectrum by the FFT circuit 54, descrambled by the key KEY in the decoding device 55, and the original audio information is obtained via the 7FFT (FFT-1) circuit 56.

そこで問題となるのは伝送路I7における遅延等のため
、スクランブラとディスクランブラ間の同期をとる必要
がでてくることである。
The problem here is that due to delays in the transmission path I7, it becomes necessary to synchronize the scrambler and descrambler.

本発明はこの同期をFFT、逆FFTを用いて行うよう
にしたもので、第1図に本発明のフレーム同期方式の構
成図をボす。図において、SEは送信側、REは受信側
を示し、特に本発明に係る同期に関連する部分のみを示
しめしたちので、1は同期信号用のクロック発生器、2
はクロック信号により1フレーム(F)区間を計数する
カウンタ、3は逆FFT(FFT−1)処理回路、4は
送イ盲データ、5,6ばインタフェース回路、7ば周波
数(fl)検出器(信号検出器)、8はFFT処理回路
、9は演算回路、】0ばンフト回路、11はシフト量チ
ェック回路である。尚、Lは伝送路。
The present invention performs this synchronization using FFT and inverse FFT, and FIG. 1 shows a block diagram of the frame synchronization method of the present invention. In the figure, SE indicates the transmitting side and RE indicates the receiving side. In particular, only the parts related to synchronization according to the present invention are shown, so 1 is a clock generator for synchronization signals, 2
3 is an inverse FFT (FFT-1) processing circuit, 4 is a sending blind data, 5 and 6 are interface circuits, and 7 is a frequency (fl) detector ( 8 is an FFT processing circuit; 9 is an arithmetic circuit; 10 is a shift amount check circuit; and 11 is a shift amount check circuit. In addition, L is a transmission line.

fl、f2は2つの周波数信号、 (ロ)は暗号化開始
パルス、 (ハ)復号化開始パルスである。
fl and f2 are two frequency signals, (b) an encryption start pulse, and (c) a decryption start pulse.

送信側においては、クロックCLOCK発生器1によっ
て作成されたクロックパルスはカウンタ2によってフレ
ームパルス(F)と暗号化開始パルス(ロ)が生成され
る。暗号化開始パルス(ロ)は第3図の送信信号Aの(
ロ)で示す如く、所定の同期用フレームパルス(F)送
出後9例えば6フレ一ム分までカウンタ1によりカラン
1−された後生成される。フレームパルス(F)は同期
UN号f1.f2の区切りをつくるのに使用される。逆
FFT(FFT  )処理回路3はfj、f2のデータ
を入力するとこれらのデータが逆フーリエ変換され1時
間軸の正弦波として伝送路Lヘインタフェース回路5を
介して、交互に1フレーム毎に送り出される。このタイ
ムチャートは第2図のフレーム同期のタイミング処理を
説明する図中、送信信号へに示される。また暗号化開始
パルス(ロ)の生成後は第5図で説明した如<、ni号
化されたデータ4(第2図)が、逆FFT(FFT  
)処理回路3−・入力され2時間波形として変換されて
On the transmitting side, a clock pulse generated by a clock CLOCK generator 1 is used by a counter 2 to generate a frame pulse (F) and an encryption start pulse (B). The encryption start pulse (b) is the (
As shown in (b), after a predetermined synchronizing frame pulse (F) is sent out, it is generated after being counted down by the counter 1 up to 9, for example, 6 frames. Frame pulse (F) is synchronized UN number f1. Used to create f2 delimiters. When the inverse FFT (FFT) processing circuit 3 receives data fj and f2, it performs inverse Fourier transform on these data and sends them out alternately every frame via the transmission line L interface circuit 5 as a sine wave on the time axis. It will be done. This time chart is shown in the diagram for explaining the frame synchronization timing process in FIG. 2 for the transmission signal. Furthermore, after the encryption start pulse (b) is generated, the encrypted data 4 (Fig. 2) is subjected to an inverse FFT (FFT) as explained in Fig. 5.
) Processing circuit 3--Input and converted as a 2-hour waveform.

伝送路へ送くられる。sent to the transmission line.

一方受信側において、伝送路I、より送られてきた信号
の先頭をインタフェース回路6を介しfl波検出器7に
て検出する。このfl波検出器7は通常ば狭帯域フィル
タ等から構成される。このfl波検出器7の出力ばさら
にFFT処理回路8の起動信号5TARTとして入力さ
れ、FFT処理回路8ば受信信号よりfl、f2のスペ
クトル振幅を抽出する。さらにこれらスペクトル振幅情
報はlogKの演算回路9により、flの振幅をal。
On the receiving side, on the other hand, the beginning of the signal sent from the transmission path I is detected by the FL wave detector 7 via the interface circuit 6. This FL wave detector 7 is usually composed of a narrow band filter or the like. The output of the fl wave detector 7 is further input as a starting signal 5TART to the FFT processing circuit 8, and the FFT processing circuit 8 extracts the spectral amplitudes of fl and f2 from the received signal. Further, these spectral amplitude information is processed by a logK calculation circuit 9 to calculate the amplitude of fl.

f2の振幅をa2とすると、に=al/a2として処理
され、にの対数1ogKを算出する。
Letting the amplitude of f2 be a2, it is processed as =al/a2, and the logarithm 1ogK of is calculated.

この算出結果によりシフト量ΔS(後述)としてシフト
回路IOへ入力される。シフ1へ量チェック回路】1で
はこのシフト量ΔSをチェックするとともに、再びFF
T処理回111188へ制御信号を出し。
This calculation result is input to the shift circuit IO as a shift amount ΔS (described later). Shift amount check circuit to shift 1] In step 1, this shift amount ΔS is checked, and the FF is turned on again.
Sends a control signal to the T processing circuit 111188.

フレームタイミング位置をシフトし2次のfl、f2の
信号を受信する。シフト縫チェック回路11が“0”と
なると同期確立として復号化開始パルスが作り出される
。この受信制御は、第2図の受信信号Bで説明される。
The frame timing position is shifted and the secondary fl and f2 signals are received. When the shift stitch check circuit 11 becomes "0", a decoding start pulse is generated as synchronization is established. This reception control is explained with reception signal B in FIG.

即ち、送信信号への交互に送られてくる2つの同期用フ
レーム信号f1.f2を伝送遅延Δを遅れて、信号検出
(イ)すると、フーリエ変換によりfl、f2のスペク
トル振幅al。
That is, two synchronization frame signals f1. When f2 is delayed by the transmission delay Δ and the signal is detected (a), the spectrum amplitude of fl and f2 is obtained by Fourier transform.

a2を抽出し、に=a1/a2を算出する。このスペク
トル振幅比ば第3図の同期特性(横軸が遅延Δt)で示
すようにI o gK=o、即ちal/a2=1となる
点(本例ではΔtが120〜150の範囲と広がりを持
つが、こればΔもの予測値を更に細かくとることにより
誤差等小さくできる)まで受信信号の時間をシフ1−シ
て、順次得られるシフ[量ΔSにより同期の確立をはか
る。
Extract a2 and calculate a1/a2. If this spectral amplitude ratio is used, as shown in the synchronization characteristic in Figure 3 (the horizontal axis is the delay Δt), I o gK = o, that is, al/a2 = 1 (in this example, Δt is in the range of 120 to 150 and wide). However, in this case, the error can be reduced by taking a more detailed predicted value of Δ), and synchronization is established by the sequentially obtained shift amount ΔS.

このシフト量ΔSの制御を説明する制御フローを第4図
に示す。1フレーム長がFでデータ伝送されるとき、先
に説明したように送信側から暗号化通信開始前に2波の
信号f I、 f 2をフレームに一致させて送られて
くると、受信側ではflの立ち上りを検出しく、II)
、  これをトリガとしてFFT処理回路8を稼働させ
る。logK演算回路9にて、2波のスペクトル振幅比
の対数値1ogKiを求め(42)、次に同期のずれ幅
Δtiを第3図に示す関係から求める(43)。即ち、
logKiとΔtiとは。
FIG. 4 shows a control flow for explaining the control of this shift amount ΔS. When data is transmitted with a frame length of F, as explained earlier, if the transmitting side sends two signals f I and f 2 that match the frame before starting encrypted communication, the receiving side Now let's detect the rising edge of fl, II)
, This is used as a trigger to operate the FFT processing circuit 8. In the logK calculation circuit 9, the logarithm value 1ogKi of the spectral amplitude ratio of the two waves is determined (42), and then the synchronization shift width Δti is determined from the relationship shown in FIG. 3 (43). That is,
What is logKi and Δti?

Δtl   =IogK1 Δt2  =IogK2 Δtn   =IogKn というようにデータ化してメモリ等に格納しておくこと
により、その人力f1.f2に対するa L a 2に
よってΔtiを求めることができる。
By converting the data into data such as Δtl = IogK1 Δt2 = IogK2 Δtn = IogKn and storing it in a memory etc., the human power f1. Δti can be determined by a L a 2 for f2.

このΔtiの値から正しい同期位置は。The correct synchronization position is determined from the value of Δti.

Δ5i=2F−Δti を求め(’44)、  このシフト量ΔSiにより、受
信信号の時間軸をシフトし9次に入力される信号の1量
gKi+lを計算しく46)、上記の操作(第4図の4
3〜48の区間))を; 1量gKi+l >logKiとなるまで繰り返し。
Find Δ5i=2F−Δti ('44), use this shift amount ΔSi to shift the time axis of the received signal, and calculate the amount gKi+l of the 9th input signal46), and perform the above operation (Fig. 4). 4
Section 3 to 48)); Repeat until 1 amount gKi+l >logKi.

al =a2に漸近させ、最終的には1フレ一ム分のず
れたシフト量ΔS = 2 F +1を得て正しい同期
位置が決定される。
The correct synchronization position is determined by asymptotically approaching al = a2 and finally obtaining a shift amount ΔS = 2 F +1 that is shifted by one frame.

尚、第1図に示す受信側のクロック同期信号は。Incidentally, the clock synchronization signal on the receiving side shown in FIG.

送側より、送信される秘話音声の帯域外にパイロット信
号を挿入することにより、受信側へ送られ。
The transmitting side inserts a pilot signal outside the band of the confidential voice to be transmitted, and the signal is sent to the receiving side.

受信側では、この信号によりクロックを得ることができ
る。
On the receiving side, a clock can be obtained from this signal.

(7)発明の詳細 な説明したように9本発明によれば、FFTを用いて、
同期信号として2波の信号fl、f2を発生させ、受信
側ではこの信号のスペクトル振幅比によりシフ1量を決
定するので、暗号化で使用するFF7回路、FFT 回
路の共有化を可能とし、フレーム同期の回路構成の経済
化が図れるとともに11η号化、復汁化装置の小型化が
できる。
(7) As described in detail of the invention 9 According to the present invention, using FFT,
Two waves of signals fl and f2 are generated as synchronization signals, and the amount of shift 1 is determined on the receiving side based on the spectral amplitude ratio of these signals. This makes it possible to share the FF7 circuit and FFT circuit used in encryption, and The synchronization circuit configuration can be made more economical, and the 11η encoding and decoupling devices can be made smaller.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のフレーム同期方式の構成図。 第2図はフレーム同期のタイミング処理を説明する図、
第3図はスペクトル振幅と遅延量との関係を示す図、第
4図はシフi・量の決定する制御フロー図、第5図は周
波数スクランブラ方式の基本的構成を示す図である。 3;逆フーリエ変換処理回路 7;f】被検出器(信号検出器) 0 8;フーリエ変換処理回路 9;IogKの演算回路 10;シフト回路 11;シフト量チェック回路 1 竿z図 ′J43 図 第4 図
FIG. 1 is a block diagram of the frame synchronization method of the present invention. FIG. 2 is a diagram explaining timing processing of frame synchronization,
FIG. 3 is a diagram showing the relationship between spectrum amplitude and delay amount, FIG. 4 is a control flow diagram for determining the shift i amount, and FIG. 5 is a diagram showing the basic configuration of the frequency scrambler system. 3; Inverse Fourier transform processing circuit 7; 4 Figure

Claims (1)

【特許請求の範囲】[Claims] 帯域分割形のアナログ信号の暗号化伝送方式において、
送信側には周波数の異なる2波の信号を逆フーリエ変換
を用いて発生する手段を備え、該2波の信号を1フレー
ム毎に交互に送出し、受信側にはフーリエ変換を用いて
受信した前記2波の信号のスペクトル振幅比を算出する
手段と、該振幅比により受信時間のシフトitを算出す
る手段を備え、該シフト量により受信時間をシフトして
同期位置を決定することを特徴とするフレーム同期方式
In the encrypted transmission method for band-split analog signals,
The transmitting side is equipped with means for generating two waves of signals with different frequencies using inverse Fourier transform, and the two waves of signals are sent out alternately every frame, and the receiving side receives them using Fourier transform. It is characterized by comprising means for calculating a spectral amplitude ratio of the two waves of signals, and means for calculating a shift it of reception time based on the amplitude ratio, and determining a synchronization position by shifting the reception time according to the shift amount. Frame synchronization method.
JP58073208A 1983-04-26 1983-04-26 Frame synchronization system Pending JPS59200548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58073208A JPS59200548A (en) 1983-04-26 1983-04-26 Frame synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58073208A JPS59200548A (en) 1983-04-26 1983-04-26 Frame synchronization system

Publications (1)

Publication Number Publication Date
JPS59200548A true JPS59200548A (en) 1984-11-13

Family

ID=13511499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073208A Pending JPS59200548A (en) 1983-04-26 1983-04-26 Frame synchronization system

Country Status (1)

Country Link
JP (1) JPS59200548A (en)

Similar Documents

Publication Publication Date Title
US7076065B2 (en) Chaotic privacy system and method
US4852166A (en) Analogue scrambling system with dynamic band permutation
US3944926A (en) Timing technique for NRZ data signals
US5115208A (en) Pll clock signal regenerator using a phase correlator
US7333608B2 (en) Analog scrambler
US4715029A (en) FDMA communications channel synchronizer
JPS59200548A (en) Frame synchronization system
JPH05506505A (en) integral modulation
US20030091064A1 (en) Systems and methods for creating covert channels using packet frequencies
US4633487A (en) Automatic phasing apparatus for synchronizing digital data and timing signals
JP6821231B1 (en) Wireless transmission method
Zegers Common bandwidth tranmission of information signals and pseudonoise synchronization waveforms
JPS60260243A (en) Frame synchronizing method
GB1572856A (en) Multiphase receiver
JP2874729B2 (en) Orthogonal frequency division multiplexed signal transmitting / receiving device
Judd Data synchronization simulation using the MATHWORKS Communications Toolbox
JP3118938B2 (en) Demodulator for spread spectrum communication
JPS63196129A (en) Spread spectrum communication receiver
JPS62172829A (en) Frame synchronizing system
JPS613544A (en) Synchronizing clock reproducing device
JPH0339418B2 (en)
JPH0728274B2 (en) Confidential device
JPH066323A (en) Synchronization reproduction circuit
JP2001197046A (en) Method and device for data transmission
JPS61131638A (en) Frame synchronization system