JPS59198738A - リ−ドレスマルチチツプチツプキヤリア - Google Patents

リ−ドレスマルチチツプチツプキヤリア

Info

Publication number
JPS59198738A
JPS59198738A JP7329483A JP7329483A JPS59198738A JP S59198738 A JPS59198738 A JP S59198738A JP 7329483 A JP7329483 A JP 7329483A JP 7329483 A JP7329483 A JP 7329483A JP S59198738 A JPS59198738 A JP S59198738A
Authority
JP
Japan
Prior art keywords
chip
substrate
cover
chips
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7329483A
Other languages
English (en)
Inventor
Junzo Umeda
梅田　純三
Toshihiko Watari
渡里　俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP7329483A priority Critical patent/JPS59198738A/ja
Priority to DE8484103423T priority patent/DE3479463D1/de
Priority to CA000450758A priority patent/CA1229155A/en
Priority to EP84103423A priority patent/EP0120500B1/en
Publication of JPS59198738A publication Critical patent/JPS59198738A/ja
Priority to US06/758,951 priority patent/US4652970A/en
Priority to US06/896,348 priority patent/US4744007A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は超小型チップキャリアに関し、特に複数個のＩ
Ｃチップからの多数の端子を他の基板上に接続すること
のできる格子上配列の端子パッドを有し、しかも複数個
のＩＣチップで発生する熱を効率よく外部に伝えること
のできるリードレスマＩＬ−９う１．プ ｆ　’ｙ　’７’キャリアに関する。
従来技術 従来のこの種のリードレスチップキャリアは１９８１年
６月アイ・トリプルイー（ＩＥＥＥ）７５−ら発行され
た雑誌アイ・トリプルイー（ＩＥＥＥ）トランザクショ
ンズ・オンーシーエイチェムティ（Ｔｒ−邸 ａｎｓａｃｔｉｏｎｓ　ｏｎ　ＣＨＭＴ）ＣＨＭＴ−４
巻２号Ｖ第１９５頁−第１９９頁にジェイ、ダブリュー
・スタッフォ−ド（Ｊ、Ｗ、５ｔａｔｏｖｄ）によシ提
案されている論文「チップキャリアーそれらの応用と将
来方向」の第１９８頁第７図を参照できる。これを詳述
すれば第１図に示すように、サブストレート１のキャビ
ティ内にチップ２が７エースアツプ状態で１側抜着され
、チップ２の端子５がワイヤボンディングによりサブス
トレート１上のポンディングパッド６に接続され、カバ
ー３が接着された構造のものである。この場合ＩＣチッ
プ２の端子５のそれぞれはポンディングパッド６からサ
ブストレー）１内の配線を経由して、サブストレー）１
の側面に設けられた外部端子４のそれぞれに接続されて
いるＯ ＩＣ同志の接続は前記リードレスチップキャリアを複数
個基板に並べ基板上で配線することにより行なわれる。
このような構造の場合以下に述べるような２つの欠点が
ある。すなわち、まず、サブストレート１の各辺から外
部端子４を取シ出すためＩＣチップ２の端子数が増加す
るにともない、各辺の外部端子４の数も増加する。従っ
て、１辺の長さが増大しサブストレート１の形状が大き
くなる。このため多端子リードレスチップキャリアを複
数個基板に並べるとますます形状が大きくなって小型化
がむずかしくなる。これが第１の欠点である。
ＩＣチップ２がサブストレートｌに接着されているため
、ＩＣＣフッ１２発生する熱の大部分はサブストレート
１の底を伝わシチップキャリアの接続される基板側にに
ける構造である。このためＩＣΩ集積度が上って発熱量
が大きくなると、高集積度チップキャリアを複数個並べ
た基板では全体の発熱量が上り十分にチップを冷却でき
ない。
これが第２の欠点である。
本発明の目的はよシ多くの端子数をもち、かつ発熱量の
大きい複数個の高集積化ＩＣチップを収容できる構造と
し、多端子で放熱効率が良好な超小型リードレスマルチ
チップキャリアを提供することにある。
発明の構成 本発明のリードレスマルチチップチップキャリアは、 表面に塔載された複数個のＩＣチップのリードをボンデ
ィング接続するだめのポンディングパッドと、 裏面に形成された格子状配列の端子パッドと、ポンディ
ングパッド間またはポンディングパッドと端子パッド間
を接続する接続配線およびグイアホール配線とを内部に
含むサブストレートと、。
前記サブストレートの表面および側面全体を核いかつ四
辺の側面において接着されたカバーと、前記カバー内部
においてメチツブ本体をカバー内面に接着されかつリー
ドを前記サブストレート上のポンディングパッドに接続
された複数個のＩＣチップとを含む。
発明の実施例 次に本発明について図面を参照して詳細に説明する。
第２図を参照すると、本発明の一実施例は、ＩＣチップ
８が横に２個並んでおシ、セラミックサブストレート７
、ＩＣチップ８、カバー９、端子パッド１０、ＩＣリー
ド１１、ポンディングパッド１２、チップ端子１３、カ
バー接着剤１４、チップ接着剤１５、グイアホール配線
１６および接続配線１７で構成されている。
第２図を参照すると、セラミックザブストレート７は表
面にＩＣ端子数と等しい複数個のポンディングパッド１
２が形成されておシ、このそれぞれのポンディングパッ
ドに各ＩＣチップ８のＩＣリード１１がボンディング接
続されている。また、ポンディングパッド１２のそれぞ
れにはセラミックサブストレート７の表面に形成された
複数個の接続間ｆｆＭ１７が接続されておシ、接続配線
１７のそれぞれはセラミックサブストレート７内に形成
されたグイアホール配線１６のそれぞれを経由してセラ
ミックサブストレート７の裏面に形成された端子パッド
１０のそれぞれに接続されている。
ここでは、複数個のＩＣチップの端子を直接セラミック
サブストレート７の裏面に形成された端子パッドｌＯに
接続される場合を示している。しかし、ＩＣチップ同志
の接続はセラミックサブストレート７に配線層を設ける
ことにより可能となる。
第３図および第４図は上記セラミックサブストレート７
の表面の配線および裏面の端子パッドの配置を示す図で
ある。
第３図を参照すると、ポンディングパッド１２のそれぞ
れは接続配線１７を介してグイアホール配線１６につな
がシ、さらにグイアホール配線１６のそれぞれはサブス
トレート７内を貫通して裏面の端子パッド１０のそれぞ
れに接続されている。
ＩＣチップ８の各端子はサブストレート７の裏面の格子
状に配列された端子パッド１０に外部接続のために取り
出されている。従って、多数の端子を高密度に取シ出す
ことが可能となっている。
この高い端子密度を利用して、多端子ＩＣチップを複数
個チップキャリアに塔載することによシ高密度で超小型
の実装が可能となる。
第５図は本実施例に用いたＩＣチップのリード形状を示
す図である。ＩＣチップ８のリード１１は、従来のよう
に、ＩＣチップをサブストレート上に固定した後に、例
えば、金ワイヤを用いてＩＣチップの各々の端子１３お
よびサブストレートの端子パッドのそれぞれを順次ボン
ディング接続していく方法と異なり予めＩＣチップ８の
それぞれの端子１３に接続されている。リード１１は写
真の３５７１１ｍフィルムと同じようなスプロケットホ
ールを有するフィルム上に銅箔をはりつけ、これがフォ
トリソグラフィーにより露光、現像、およびエツチング
して得られる。このようにして、一度にフィルム上に形
成されたり一ド１１のそれぞれは金メッキを処された後
、周知のＴＡＢ　（Ｔａ　ｐｅＡｕｔｏｍａｔｅｄ　Ｂ
ｏｎｄｉｎｑ　）技術によりＩＣチップ８上の端子１３
のそれぞれに一括ボンデイング接続され、しかる後リー
ド１１の各々を支えていたフィルムを切りはなして、第
５図に示すようなＴＡＩ１３リードつきのＩＣチップが
得られる。
第６図は本実施例に用いたカバーを示す図である。カバ
ー９の内部にはＩＣチップ８の各本体を接着するだめの
接着剤１５が予め塗付されている。
この接着剤には、定められた温度を一定時間印加するこ
とによシ同化するような熱伝導性のよい樹脂接着剤が使
用されている。例えば、銀フィラー導電性エポキシ系接
着剤を使用し、１５０℃の温度を３０分間印加して固化
させる。
さて再び第２図を参照する。第２図に示すように、本発
明のチップキャリアではＩＣチ・ツブ８のリード１１の
それぞれはセラミックサブストレート７上のそれぞれの
ボンディングツク・ノド１２にボンディングされ、さら
にＩＣチップ８各本体は前記カバー９の内側に固着され
ている。このような構造は以下に述べるような工法を用
いることによって可能となっている。
すなわち、（１）セラミックサブストレート７上に前述
のような予めリード１１のすべてが接続されたＩＣチッ
プ８をそれぞれ７エースダウンの状態で置きリード１１
のそれぞれとポンプイングツ（ノド１２のそれぞれの位
置を合わせる。（２）　Ｉ　Ｃ’Ｊ　−ド１１のそれぞ
れとポンプイングツく・ノド１２と〃（一括ボンディン
グされる。（３）力／＜−９がサブストレート７上のＩ
Ｃチップ８の実装面にかぶせられ、接着剤１５とＩＣチ
ップ８の各本体とｉ＝それぞれ接触させられる。（４）
前記のように、１５０°Ｃの温度を一定時間、例えば、
３０分印加して接着剤１５を固化させることによシカバ
ー９と各ＩＣチ・ツブ８の接着が行なわれる。（５）エ
ポキシ系接着剤１４がサブストレート７とカバー９との
接触面に注入され、１５０℃の温度が９０分間印加され
相互の接てサブストレートの裏面に外部接続端子パッド
を格子状に配列し、かつ複数個のＩＣチ・ツブ本体を熱
伝導性の良好なカバー側に接着させたリードレスマルチ
チップチップキャリアの構造とすることにより多数の入
出力端子をもち放熱特性の良好な超小型チップキャリア
が実現できるという効果がある。
【図面の簡単な説明】
第１図ハ従来のり一ドレスチップキャリアを示す図、第
２図は本発明の一実施例を示す図、第３図は４個のＩＣ
チップを塔載した場合の本発明のチップキャリアのサブ
ストレート表面を示す図、第４図は第３図と同様に本発
明のチップキャリアのサブストレート裏面を示す図、第
５図は、本発明で使用するＩＣチップのリード接続を示
す図および第６図は、本発明のチップキャリアのカバー
を示す図である。 第２図から第６図において、７・・・・・・セラミック
サブストレート、８・・・・・・ＩＣチップ、９・・・
・・・力く（−１ｌＯ・・・・・・端子パッド、１１・
・・・・・ＩＣリード、１２・・・・・・ポンディング
パッド、１３・・・・・・ＩＣチップ端子、１４・・・
・・・カバー接着剤、１５・・・・・・チップ接着剤、
１６・・・・・・グイアホール配線、１７・・・・・・
接続配線。 祭１圀 寮２閃 第３図 第４圀 第５図 り 箒乙圀

Claims (1)

  1. 【特許請求の範囲】 表面に塔載され複数個のＩＣチップのリードをポンディ
    ング接続するための複数個のボンブイイブパッドと、 裏面に形成され他の基板に接続するために格子状に配列
    された複数個の端子パッドと、前記ポンディングパッド
    間同志および前記ポンディングパッドと前記端子パッド
    間の少なくとも一方を接続する接続配線およびグイγホ
    ール配線とを備えたサブストレートと、 前記サブストレートの表面および四辺の側面全体を覆い
    かつ前記四辺の側面において接着されたカバーと、 前記サブストレートの表面において前記ポンディングパ
    ッドのそれぞれにボンディングされた複・数個のリード
    を有しかつチップ本体が前記カバーの内面に接着された
    複数個のＩＣチップとを含むことを特徴とするリードレ
    スマルチチップチップキャリア。
JP7329483A 1983-03-29 1983-04-26 リ−ドレスマルチチツプチツプキヤリア Pending JPS59198738A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7329483A JPS59198738A (ja) 1983-04-26 1983-04-26 リ−ドレスマルチチツプチツプキヤリア
DE8484103423T DE3479463D1 (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
CA000450758A CA1229155A (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
EP84103423A EP0120500B1 (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
US06/758,951 US4652970A (en) 1983-03-29 1985-07-25 High density LSI package for logic circuits
US06/896,348 US4744007A (en) 1983-03-29 1986-08-14 High density LSI package for logic circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7329483A JPS59198738A (ja) 1983-04-26 1983-04-26 リ−ドレスマルチチツプチツプキヤリア

Publications (1)

Publication Number Publication Date
JPS59198738A true JPS59198738A (ja) 1984-11-10

Family

ID=13513990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7329483A Pending JPS59198738A (ja) 1983-03-29 1983-04-26 リ−ドレスマルチチツプチツプキヤリア

Country Status (1)

Country Link
JP (1) JPS59198738A (ja)

Similar Documents

Publication Publication Date Title
KR910004506B1 (ko) 반전 칩 캐리어
US10622289B2 (en) Stacked chip-on-board module with edge connector
US5978227A (en) Integrated circuit packages having an externally mounted lead frame having bifurcated distal lead ends
US5016138A (en) Three dimensional integrated circuit package
US5586009A (en) Bus communication system for stacked high density integrated circuit packages
TWI528522B (zh) 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統
US4812949A (en) Method of and apparatus for mounting an IC chip
US6593662B1 (en) Stacked-die package structure
US6746894B2 (en) Ball grid array interposer, packages and methods
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
TWI374536B (en) Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US6458625B2 (en) Multi chip semiconductor package and method of construction
JPH05183280A (ja) マルチチップ・モジュール
US20030221313A1 (en) Method for making stacked integrated circuits (ICs) using prepackaged parts
JPH09283695A (ja) 半導体実装構造
JPH06244360A (ja) 半導体装置
US20030198034A1 (en) Multi-chip module and fabricating method thereof
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP3004931B2 (ja) 半導体接続基板の製造方法、及びベアチップ搭載ボード
JPH0544829B2 (ja)
JP2002176135A (ja) 積層型の半導体装置とその製造方法
JPS59198738A (ja) リ−ドレスマルチチツプチツプキヤリア
JPH0661372A (ja) ハイブリッドｉｃ
US6706624B1 (en) Method for making multichip module substrates by encapsulating electrical conductors
JPS59198737A (ja) リ−ドレスマルチチツプチツプキヤリア