JPS59198061A - Supervising system of data highway in equipment - Google Patents
Supervising system of data highway in equipmentInfo
- Publication number
- JPS59198061A JPS59198061A JP7247583A JP7247583A JPS59198061A JP S59198061 A JPS59198061 A JP S59198061A JP 7247583 A JP7247583 A JP 7247583A JP 7247583 A JP7247583 A JP 7247583A JP S59198061 A JPS59198061 A JP S59198061A
- Authority
- JP
- Japan
- Prior art keywords
- data highway
- digital terminal
- time slot
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
- H04M3/245—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems for ISDN systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/045—Selection or connection testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はディジタル交換機に係り、特にＰＣＭ伝送路を
ネットワークに収容する場合に使用されるディジタルタ
ーミナルとディジタルターミナル共通回路ＤＴＣとを接
続する装置内データハイウェイを随時監視可能とする装
置内データハイウェイ監視方式に関す。DETAILED DESCRIPTION OF THE INVENTION (al) Technical Field of the Invention The present invention relates to a digital exchange, and in particular to data processing in a device that connects a digital terminal and a digital terminal common circuit DTC used when accommodating a PCM transmission line in a network. This invention relates to an in-device data highway monitoring method that enables highway monitoring at any time.
山） 技術の背景
第１図はこの種ディジタルターミナルおよびディジクル
ターミナル共通回路の接続の一例を示す図であり、第２
図は第１図におけるハイウェイのフレーム形式の一例を
示す図である。第１図において、ディジタルターミナル
ＤＴＯ乃至ＤＴ３は、それぞれ３０チ中ネルの通信路と
、２チヤネルの制御信号路とを具備するＰＣＭ伝送路Ｌ
Ｏ乃至Ｌ３に対応して設けられている。各ディジクルタ
ーミナルＤＴＯ乃至ＤＴ３は、それぞれ３２タイムスロ
ツトＴＳから構成される装置内データハイウェイＩ Ｈ
ＯＯおよびＩＨＯＩ、ＩＨＯＩおよび■Ｈ１ｌ、Ｉ Ｊ
（０２およびＩＨ１２、並びニＩ Ｈ０３およびＩＨ１
３によりディジタルターミナル共通回路ＤＴＣＯおよび
ＤＴＣ１に接続されている。Technical Background Figure 1 is a diagram showing an example of the connection of this type of digital terminal and digital terminal common circuit.
The figure is a diagram showing an example of the frame format of the highway in FIG. 1. In FIG. 1, the digital terminals DTO to DT3 each have a PCM transmission line L having a 30-channel communication path and a 2-channel control signal path.
They are provided corresponding to O to L3. Each digital terminal DTO to DT3 has an internal data highway IH consisting of 32 time slots TS.
OO and IHOI, IHOI and ■H1l, I J
(02 and IH12, and dI H03 and IH1
3 to the digital terminal common circuits DTCO and DTC1.
各ディジタルターミナル共通回路ＤＴＣＯおよびＤＴＣ
ｌは、それぞれ３２タイムスロツトＴＳＯ乃至ＴＳ３］
から構成されるデータハイウェイＨ００乃至Ｈ０３およ
びＨＩＯ乃至Ｈ１３ニより、ディジタル交換機の二重化
されたネットワークＮＷＯおよびＮＷＩに接続されてい
る。各データハイウェイ１１００乃至ＨＩ３内のタイム
スロットＴｓｉ乃至ＴＳＩ５およびＴＳ１７乃至ＴＳ３
１は、各装置内データハイウェイＩＨＯＯ乃至ｌＨＩ３
内のタイムスロットＴＳＩ乃至ＴＳ１５およびＴＳ１７
乃至ＴＳ３１を介し７ＰＣＭ伝送路ＬＯ乃至Ｌ３内の３
０チヤネルの通信路により伝送される通信信号をその侭
伝送するが、残るタイムスロットＴＳＯおよびＴ、Ｓ１
６は、ディジタルターミナル共通回路ＤＴｃＯまたはＤ
ＴＣｌとネ７）ワークＮＷＯまたはＮＷＩとの間の監視
信号および制御信号の伝送に使用される。なおタイムス
ロソ）ＴＳＯおよびＴＳ１６は、フレームＦｏ乃至Ｆ１
５をマルチフレームＭＦとするマルチフレーム形式で各
種監視信号および制御信号′を伝送する。Each digital terminal common circuit DTCO and DTC
l is 32 time slots TSO to TS3 respectively]
The data highways H00 to H03 and HIO to H13 are connected to the redundant networks NWO and NWI of digital exchanges. Time slots Tsi to TSI5 and TS17 to TS3 within each data highway 1100 to HI3
1 is the data highway IHOO to IHI3 in each device.
Time slots TSI to TS15 and TS17 within
7PCM transmission lines LO to 3 in L3 via TS31
The communication signal transmitted through the communication path of channel 0 is transmitted on its way, but the remaining time slots TSO, T, and S1
6 is the digital terminal common circuit DTcO or D
It is used to transmit supervisory signals and control signals between the TCl and the work NWO or NWI. Note that time slots) TSO and TS16 are frames Fo to F1.
Various monitoring signals and control signals' are transmitted in a multi-frame format with 5 as a multi-frame MF.
従って各ＰＣＭ伝送路ＬＯ乃至Ｌ３内の制御信号路と、
各データハイウェイＨＯＯ乃至ＨＩ３内のタイムスロッ
トＴＳＯおよびＴＳ１６とは独立に使用されている。Therefore, the control signal path in each PCM transmission path LO to L3,
Time slots TSO and TS16 within each data highway HOO to HI3 are used independently.
（Ｃ） 従来技術と問題点
従来あるディジクルターミナル共通回路ＤＴＣＯおよび
ＤＴＣＩは、各ネットワークＮＷＯおよびＮＷＩからの
（下り）データハイウェイＨＯＯ乃至Ｈ１３のフレーム
ＦＯおよびＦ１５におけるタイムスロットＴＳＯにより
伝達される監視信号を、各ネットワークＮＷＯおよびＮ
ＷＩに至る（上り）データハイウェイＨＯＯ乃至ＨＩ３
のフレームＦＯおよびＦ１５におけるタイムスロットＴ
ＳＯに折返し返送していた。その結果ネットワークＮＷ
ＯおよびＮＷＩは、送信および受信監視信号を照合する
ことにより、各データハイウェイＨ００乃至Ｈ１３の異
當を監視することが出来る。(C) Prior art and problems The conventional digital terminal common circuits DTCO and DTCI transmit supervisory signals transmitted by time slots TSO in frames FO and F15 of the (down) data highways HOO to H13 from each network NWO and NWI. , for each network NWO and N
Data highway (up) to WI HOO to HI3
timeslot T in frames FO and F15 of
I sent it back to SO. As a result, network NW
O and NWI can monitor each data highway H00 to H13 for abnormalities by comparing the transmitted and received monitoring signals.
また従来あるディジタルターミナルＤＴＯ乃至ＤＴ３は
、ネットワークＮＷＯまたはＮＷＩからディジクルター
ミナル共通回路ＤＴＣＯまたはＤＴＣｌを介して伝達さ
れる指令により、（下り）装置内データハイウェイＩＨ
ＯＯ乃至ｌＨＩ３内の各通信路により伝達される通信信
号を総て（上り）装置内データハイウェイＩＨＯＯ乃至
ＩＨＩ ３内の各通信路に折返し返送していた。その結
果ネットワークＮＷＯおよびＮＷＩは、送信および受信
通信信号を照合することにより、各データハイウェイＨ
ＯＯ乃至Ｈ１３および装置内データハイウェイＴＨＯＯ
乃至ＩＨ１３の異常を監視することが出来る。然しディ
ジタルターミナルＤＴＯ乃至ＤＴ３において総ての通信
路を折返す場合には、対応するＰＣＭ伝送路ＬＯ乃至Ｌ
３は使用不能となる為閉塞する必要があった。In addition, the conventional digital terminals DTO to DT3 operate on the (down) internal data highway IH in response to a command transmitted from the network NWO or NWI via the digital terminal common circuit DTCO or DTCl.
All the communication signals transmitted through the communication paths within the OO to IHI3 are returned to the respective communication paths within the (up) device data highway IHOO to IHI3. The resulting networks NWO and NWI each data highway H by matching the transmitted and received communication signals.
OO to H13 and internal data highway THOO
It is possible to monitor abnormalities in the IH 13. However, if all communication channels are looped back at the digital terminals DTO to DT3, the corresponding PCM transmission channels LO to L
3 was unusable and had to be closed.
以上の説明から明らかな如く、従来ある装置内データハ
イウェイ監視方式においては、装置内データハイウェイ
ＩＨＯＯ乃至ＩＨ１３を監視する為には、ＰＣＭ伝送路
ＬＯ乃至Ｌ３を閉塞する必要があり、随時実行すること
は不可能であった。As is clear from the above explanation, in the conventional device internal data highway monitoring method, in order to monitor the device internal data highways IHOO to IH13, it is necessary to block the PCM transmission lines LO to L3, and this can be done at any time. was impossible.
（ｄ＋ 発明の目的
本発明の目的は、前述の如き従来ある装置内データハイ
ウェイ監視方式の欠点を除去し、通信路に影響を与える
こと無く随時装置内データハイウェイの異常を監視可能
な手段を実現することに在る。(d+ Purpose of the Invention The purpose of the present invention is to eliminate the drawbacks of the conventional in-device data highway monitoring method as described above, and to realize a means that can monitor abnormalities in the in-device data highway at any time without affecting the communication path. It is in doing.
ｔｅｌ 発明の構成
この目的は、ＰＣＭ伝送路に対応して設けられるディジ
タルターミナルと、該ＰＣＭ伝送路を二重化されたネッ
トワークに接続する各二重化されたデータハイウェイに
対応して設けられるディジクルターミナル共通回路とを
装置内データハイウェイにより接続するディジタル交換
機において、前記ディジタルターミナル共通回路におい
て前記ディジタルターミナルＤＴに至る下り装置内デー
タハイウェイ内の通信路に影響を与えぬ特定タイムスロ
ットに監視信号を挿入し、前記ディジタルターミナルに
おいて前記下り装置内データハイウェイから前記監視信
号を抽出して前記ディジタルターミナル共通回路に至る
上り装置内データハイウェイ内の通信路に影響を与えぬ
特定タイムスロットに挿入し、前記ディジタルターミナ
ル共通回路において前記上り装置内データハイウェイか
ら前記監視信号を抽出して検査することにより達成され
る。tel Structure of the Invention The object of the present invention is to provide a digital terminal provided corresponding to a PCM transmission line, and a digital terminal common circuit provided corresponding to each duplexed data highway that connects the PCM transmission line to a duplexed network. In a digital exchange that connects the data highway with the data highway within the device, a supervisory signal is inserted in the digital terminal common circuit into a specific time slot that does not affect the communication path within the data highway within the device leading to the digital terminal DT, and In the digital terminal, the monitoring signal is extracted from the data highway in the downlink device and inserted into a specific time slot that does not affect the communication path within the data highway in the uplink device leading to the digital terminal common circuit, and the monitor signal is inserted into the digital terminal common circuit. This is achieved by extracting and inspecting the monitoring signal from the data highway within the uplink device.
（ｆｌ 発明の実施例 以下、本発明の一実施例を図面により説明する。(fl Embodiments of the invention An embodiment of the present invention will be described below with reference to the drawings.
第３図は本発明の一実施例による装置内データハイウェ
イ監視方式を示す図である。なお、全図を通して同一符
号は同一対象物を示す。また第３図においてはディジタ
ルターミナルＤＴＯおよびディジタルターミナル共通回
路ＤＴＣＯの、ＰＣＭ伝送路ＬＯ，装置内データハイウ
ェイＩＨＯＯおよびデータハイウェイＨ００に関する部
分のみが示されている。第３図において、ディジタルタ
ーミナル共通回路ＤＴＣＯには、従来ある下りデータハ
イウェイＨＯＯ’ｄから到着する或いは上りデータハイ
ウェイＨＯＯｕの送出するデータを一旦蓄積する各保持
回路ＨＤＩおよびＨＤ ２ 、、下りデータハイウェイ
ＨＯＯｄからタイムスロットＴＳＯにより伝達される監
視信号および制御信号を分岐する分岐回路Ｄ１および上
りデータハイウェイＨＯＯｕにタイムスロットＴＳＯに
監視信号および制御信号を挿入する挿入回路■１の他に
、装置内データハイウェイＩＨＯＯの異常を監視する為
の監視信号ｐを発生する監視信号発生回路ＰＣと、監視
信号発生回路ＰＧがら出力される監視信号ｐを、ディジ
タルターミナルＤＴＯに至る下り装置内データハイウェ
イＩＨＯＯｄのタイムスロットＴＳＯに挿入する挿入回
路■２と、ディジタルターミナルＤＴＯからの上り装置
内データハイウェイＩＨＯＯｕのタイムスロットＴＳに
より伝達される監視信号ｐを抽出する分岐回路Ｄ２とが
設けられており、またディジタルターミナルＤＴＯには
、ＰＣＭ伝送路ＬＯと装置内データハイウェイＩＨＯＯ
（或いは装置内データハイウェイＩＨＩ０）との間の符
号形式を変換する各符号変換回路ＳＣＩおよびＳＣ２、
ＰＣＭ伝送路ＬＯに送出するデータにフレーム同期信号
を挿入するフレーム同期信号挿入回路ＦＳ、Ｐ’ＣＭ伝
送路ＬＯから到着するデータのクロック信号と装置内デ
ータハイウェイＩ ＨＯＯに送出するデータのクロック
信号との変換を図るエラステインクストアＥＳおよびネ
ットワークＮＷＯまたはＮＷＩからの指令によりディジ
タルターミナル共通回路ＤＴＣＯからの下り装置内デー
タハイウェイＴＨＯＯｄとディジタルターミナル共通回
路ＤＴＣＩからの下り装置内データハイウェイＩ ＨＩ
Ｏｄとの何れかを選択する選択回路ＳＥＬの他に、下
り装置内データハイウェイＩＨＯＯｄのタイムスロット
ＴＳＯにより伝達される監視信号ｐを抽出する分岐回路
Ｄ３と、抽出された監視信号ｐを一旦蓄積する保持回路
ＨＤ ３と、装置内データハイウェイＩＨＯＯｕおよび
ＩＨＯＯｕのタイムスロットＴＳＯに保持回路ＨＤ３の
保持する監視信号ｐを挿入する挿入回路Ｉ３とが設けら
れている。ディジタルターミナル共通回路ＤＴＣＯの監
視信号発生回路ＰＣから出力される監視信号ｐは、挿入
回路Ｉ２により下り装置内データハイウェイＩＨＯＯｄ
のタイムスロットＴＳＯに挿入され、ディジタルターミ
ナルＤＴＯに伝達される。ディジタルターミナルＤＴＯ
においては、監視信号ｐは選択回路ＳＥＬを経由した後
分岐回路Ｄ３によりタイムスロットＴＳＯから抽出され
、保持回路ＨＤ３に一旦保持された後、挿入回路■３に
より上り装置内データハイウェイＩＨＯＯｕのタイムス
ロットＴＳＯに挿入され、ディジタルターミナル共通回
路ＤＴＣＯに伝達される。ディジタルターミナル共通回
路ＤＴＣＯにおいては、分岐回路Ｄ２が上り装置内デー
タハイウェイＩＨＯＯｕのタイムスロットＴＳＯから監
視信号ｐを抽出し、監視信号検査回路ＰＣに伝達する。FIG. 3 is a diagram illustrating an in-device data highway monitoring method according to an embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures. Further, in FIG. 3, only the portions of the digital terminal DTO and the digital terminal common circuit DTCO related to the PCM transmission line LO, the internal data highway IHOO, and the data highway H00 are shown. In FIG. 3, the digital terminal common circuit DTCO includes holding circuits HDI and HD2, which temporarily store data arriving from a conventional down data highway HOO'd or sent out from an up data highway HOOu, and a down data highway HOOd. In addition to the branch circuit D1 that branches the supervisory signal and control signal transmitted by the time slot TSO from the upstream data highway HOOu, and the insertion circuit 1 that inserts the supervisory signal and control signal into the time slot TSO, the in-device data highway IHOO A supervisory signal generation circuit PC generates a supervisory signal p for monitoring abnormalities in the system, and a supervisory signal p output from the supervisory signal generation circuit PG is sent to the time slot TSO of the data highway IHOOd in the downlink device leading to the digital terminal DTO. The digital terminal DTO is provided with an insertion circuit 2 for insertion, and a branch circuit D2 for extracting the monitoring signal p transmitted by the time slot TS of the data highway IHOOu in the uplink device from the digital terminal DTO. PCM transmission line LO and internal data highway IHOO
(or internal data highway IHI0), code conversion circuits SCI and SC2 that convert the code format between
A frame synchronization signal insertion circuit FS inserts a frame synchronization signal into data sent to the PCM transmission line LO, a clock signal for data arriving from the P'CM transmission line LO, and a clock signal for data sent to the internal data highway I HOO. In response to commands from the Elastane Inkstore ES and the network NWO or NWI, the downlink internal data highway THOOd from the digital terminal common circuit DTCO and the downlink internal data highway IHI from the digital terminal common circuit DTCI.
In addition to the selection circuit SEL that selects one of the IHOOd and Od, there is also a branch circuit D3 that extracts the supervisory signal p transmitted by the time slot TSO of the downlink data highway IHOOd, and a branch circuit D3 that temporarily stores the extracted supervisory signal p. A holding circuit HD3 and an insertion circuit I3 for inserting the monitoring signal p held by the holding circuit HD3 into the internal data highway IHOOu and the time slot TSO of IHOOu are provided. The monitoring signal p output from the monitoring signal generation circuit PC of the digital terminal common circuit DTCO is sent to the downlink device internal data highway IHOOd by the insertion circuit I2.
time slot TSO and transmitted to the digital terminal DTO. Digital terminal DTO
In this case, the monitoring signal p passes through the selection circuit SEL, is extracted from the time slot TSO by the branch circuit D3, is temporarily held in the holding circuit HD3, and then is extracted from the time slot TSO of the data highway IHOOu in the upstream device by the insertion circuit 3. and is transmitted to the digital terminal common circuit DTCO. In the digital terminal common circuit DTCO, the branch circuit D2 extracts the supervisory signal p from the time slot TSO of the upstream data highway IHOOu and transmits it to the supervisory signal checking circuit PC.
監視信号検査回路ｐｃは、受信した監視信号ｐを監視信
号発生回路ＰＣが出力した監視信号ｐと照合し、両者が
一致すれば装置内データハイウェイＩＨＯＯは圧密と判
定し、両者が一致し−なければ装置内デー、タハイウェ
イＩＨＯＯは異常と判定する。該判定結果は、挿入回路
１１により上りデータハイウェイＨ００ｕのタイムスロ
ットＴ Ｓ Ｏに挿入される監視信号の一部として、ネ
ットワークＮＷＯに伝達される。なおディジタルターミ
ナルＤＴＯから上り装置内データハイウェイＩＨＯＯｕ
に送出された監視信号ｐは上り装置内データハイウェイ
Ｉ Ｈ１０ｔｌにも送出される為、監視信号発生回路Ｐ
Ｇが発生する監視信号ｐの形式を固定しておけば、図示
されぬディジタルターミナル共通回路ＤＴＣ１内の監視
信号検査回路ｐｃが監視信号ｐを検査することが出来、
上り装置内データハイウェイＩＨ１０ｕの異常も並行し
て監視することが出来る。The supervisory signal inspection circuit pc compares the received supervisory signal p with the supervisory signal p output by the supervisory signal generation circuit PC, and if the two match, the internal data highway IHOO determines that it is compacted, and if the two do not match. For example, the data in the device, the highway IHOO, is determined to be abnormal. The determination result is transmitted to the network NWO as part of the monitoring signal inserted by the insertion circuit 11 into the time slot T SO of the uplink data highway H00u. Furthermore, the data highway IHOOu in the device goes up from the digital terminal DTO.
Since the supervisory signal p sent to the uplink device is also sent to the data highway IH10tl, the supervisory signal generation circuit P
If the format of the monitoring signal p generated by G is fixed, the monitoring signal testing circuit pc in the digital terminal common circuit DTC1 (not shown) can test the monitoring signal p.
Abnormalities in the data highway IH 10u within the uplink device can also be monitored in parallel.
以上の説明から明らかな如く、本実施例によれば、ディ
ジタルターミナル共通回路ＤＴＣＯは下り装置内データ
ハイウェイＩＨＯＯのタイムスロットＴＳＯにより監視
信号ｐをディジタルターミナルＤＴＯに伝達し、ディジ
タルターミナルＤＴＯにより上り装置内データハイウェ
イＩＨＯＯｕのタイムスロットＴＳＯにより返送される
監視信号ｐを検査することにより装置内デ・−タノｈイ
ウエイＩＨＯＯの異常を監視する。従って装置内データ
ハイウェイＩＨＯＯ内のタイムスロ・ノドＴＳＩ乃至Ｔ
Ｓ１．５、およびＴＳ１７乃至ＴＳ３１により伝達され
る通信信号には何等影響を及ぼすこと無く、随時監視を
行うことが出来る。As is clear from the above description, according to this embodiment, the digital terminal common circuit DTCO transmits the monitoring signal p to the digital terminal DTO using the time slot TSO of the data highway IHOO in the downlink device, and the digital terminal DTO transmits the monitoring signal p to the uplink device An abnormality in the internal data highway IHOO is monitored by checking the supervisory signal p returned by the time slot TSO of the data highway IHOOu. Therefore, the time slot nodes TSI to T in the data highway IHOO within the device
Monitoring can be performed at any time without affecting the communication signals transmitted by S1.5 and TS17 to TS31.
なお、第３図はあく迄本発明の一実施例に過ぎず、例え
ば監視対象はディジタルターミナルＤＴＯおよびディジ
タルターミナル共通回路ＤＴＣＯ間の装置内データハイ
ウェイＩＨＯＯに限定されることは無く、任意の装置内
データハイウニイエＨＯＩ乃至ＩＨ１３を対象とするこ
とも考慮されるが、何れの場合にも本発明の効果は変わ
らない。Note that FIG. 3 is only one embodiment of the present invention, and for example, the object to be monitored is not limited to the internal data highway IHOO between the digital terminal DTO and the digital terminal common circuit DTCO, but can be monitored within any device. Although it is also possible to target the data high level HOI to IH13, the effects of the present invention remain the same in either case.
またディジタルターミナルＤＴＯおよびディジタルター
ミナル共通回路ＤＴＣＯの構成は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変らない。またＰＣＭ伝送
路ＬＯ乃至Ｌ３、データハイウェイＨＯＯ乃至Ｈ１３お
よび装置内データハイウェイ冊１００乃至ＩＨＩ ３の
構成、並びにフレーム形式は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変らない。更に本発明の対象と
なるディジタル交換機は、４組のＰＣＭ伝送路ＬＯ乃至
Ｌ３を収容するものに限定されぬことは言う迄も無い。Further, the configurations of the digital terminal DTO and the digital terminal common circuit DTCO are not limited to those shown in the drawings, and many other modifications may be considered, but the effects of the present invention will not change in any case. Furthermore, the configurations and frame formats of the PCM transmission lines LO to L3, data highways HOO to H13, internal data highway volumes 100 to IHI3, and frame formats are not limited to those shown in the drawings, and many other modifications may be considered. However, the effects of the present invention remain the same in either case. Furthermore, it goes without saying that the digital exchange to which the present invention is applied is not limited to one that accommodates four sets of PCM transmission lines LO to L3.
（ｇｌ 発明の効果
以上、本発明によれば、前記ディジタル交換機において
、通信路に何等影響を及ぼすこと無く随時簡単に装置内
データハイウェイの異常を監視することが可能となり、
当該ディジタル交換機の信頼性が向上する。(gl) Effects of the Invention According to the present invention, in the digital exchange, it is possible to easily monitor abnormalities in the internal data highway at any time without affecting the communication path,
The reliability of the digital exchange is improved.
第°１図はディジタルターミナルおよびディジタルター
ミナル共通回路の接続の一例を示す図、第２図は第１図
におけるハイウェイのフレーム形式の一例を示す図、第
３図は本発明の一実施例による装置内データハイウェイ
監視方式を示す図である。
図において、Ｄｌ乃至Ｄ３は分岐回路、ＤＴＯ乃至Ｄｌ
３はディジタルターミナル、ＤＴＣＯおよびＤＴＣｌは
ディジタルターミナル共通回路、ＥＳはエラステインク
ストア、ＦＯ乃至Ｆ１５およびＦはフレーム、ＦＳはフ
レーム同期信号挿入回路、ＨＯＯ乃至ＨＩ３はデータハ
イウェイ、Ｈｏｏｄは下りデータハイウェイ、ＨＯＯｕ
は上りデータハイウェイ、ＨＤＩ乃至ＨＤ３は保持回路
、１１乃至Ｉ３は挿入回路、Ｉ Ｈ００乃至ＩＨＩ３は
装置内データハイウェイ、ＩＨＯＯｄおよび■Ｈ１０ｄ
は下り装置内データハイウェイ、ＩＨＯＯｕおよびＩＨ
Ｉ Ｏｕは上り装置内データハイウェイ、ＬＯ乃至Ｌ３
はＰＣＭ伝送路、ＬＯｄは下りＰＣＭ伝送路、ＬＯｕは
上りＰＣＭ伝送路、ＭＦはマルチフレーム、ＮＷＯおよ
びＮＷＩはネットワーク、ｐは監視信号、ＰＣは監視信
号検査回路、ＰＣは監視信号発生回路、ＳＣは符号変換
回路、ＳＥＬは選択回路、ＴＳＯ乃至ＴＳ３１はタイム
スロット、を示す。1 is a diagram showing an example of the connection of a digital terminal and a digital terminal common circuit, FIG. 2 is a diagram showing an example of the frame format of the highway in FIG. 1, and FIG. 3 is a diagram showing an example of a device according to an embodiment of the present invention. FIG. 2 is a diagram illustrating an internal data highway monitoring method. In the figure, Dl to D3 are branch circuits, DTO to Dl
3 is a digital terminal, DTCO and DTCl are digital terminal common circuits, ES is an elastane storage, FO to F15 and F are frames, FS is a frame synchronization signal insertion circuit, HOO to HI3 are data highways, Hood is a downlink data highway, HOOu
Upstream data highway, HDI to HD3 are holding circuits, 11 to I3 are insertion circuits, IH00 to IHI3 are internal data highways, IHOOd and ■H10d
is the data highway in the downlink device, IHOOU and IH
I Ou is the data highway in the uplink device, LO to L3
is a PCM transmission line, LOd is a downstream PCM transmission line, LOu is an upstream PCM transmission line, MF is a multi-frame, NWO and NWI are networks, p is a supervisory signal, PC is a supervisory signal inspection circuit, PC is a supervisory signal generation circuit, SC is a code conversion circuit, SEL is a selection circuit, and TSO to TS31 are time slots.
Claims (1)
ルと、該ＰＣＭ伝送路を二重化されたネソ１−ワークに
接続する各二重化されたデータハイウェイに対応して設
けられるディジタルターミナル共通回路とを装置内デー
タハイウェイにより接続するディジタル交換機において
、前記ディジタルターミナル共通回路において前記ディ
ジタルターミナルＤＴに至る下り装置内データハイウェ
イ内の通信用タイムスロットに影響を与えぬ特定タイム
スロットに監視信号を挿入し、前記ディジタルターミナ
ルにおいて前記下り装置内データハイウェイから前記監
視信号を抽出して前記ディジタルターミナル共通回路に
至る上り装置内データハイウェイ内の通信用タイムスロ
ットに影響を与えぬ特定タイムスロットに挿入し、前記
ディジタルターミナル共通回路において前記上り装置内
データハイウェイから前記監視信号を抽出して検査する
ことを特徴とする装置内データハイウェイ監視方式。A digital terminal provided corresponding to a PCM transmission line and a digital terminal common circuit provided corresponding to each duplexed data highway that connects the PCM transmission line to the duplicated NESO1-work are connected to an internal data highway. In the digital exchange connected to the digital terminal, a supervisory signal is inserted into a specific time slot that does not affect the communication time slot in the data highway in the downlink device leading to the digital terminal DT in the digital terminal common circuit, and The monitoring signal is extracted from the data highway in the downlink device and inserted into a specific time slot that does not affect the communication time slot in the data highway in the uplink device leading to the digital terminal common circuit, and An in-device data highway monitoring method, characterized in that the monitoring signal is extracted from an uplink in-device data highway and inspected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247583A JPS59198061A (en) | 1983-04-25 | 1983-04-25 | Supervising system of data highway in equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247583A JPS59198061A (en) | 1983-04-25 | 1983-04-25 | Supervising system of data highway in equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198061A true JPS59198061A (en) | 1984-11-09 |
Family
ID=13490378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247583A Pending JPS59198061A (en) | 1983-04-25 | 1983-04-25 | Supervising system of data highway in equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198061A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306751A (en) * | 1987-06-08 | 1988-12-14 | Fujitsu Ltd | Data highway fault detection system |
| EP0418851A2 (en) * | 1989-09-19 | 1991-03-27 | Fujitsu Limited | ISDN D-channel interface |
| JPH05211560A (en) * | 1991-03-19 | 1993-08-20 | Fujitsu Ltd | Data fault detection system |
-
1983
- 1983-04-25 JP JP7247583A patent/JPS59198061A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306751A (en) * | 1987-06-08 | 1988-12-14 | Fujitsu Ltd | Data highway fault detection system |
| EP0418851A2 (en) * | 1989-09-19 | 1991-03-27 | Fujitsu Limited | ISDN D-channel interface |
| US5430708A (en) * | 1989-09-19 | 1995-07-04 | Fujiisu Limited | Control channel terminating interface and its testing device for sending and receiving signal |
| JPH05211560A (en) * | 1991-03-19 | 1993-08-20 | Fujitsu Ltd | Data fault detection system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268903A (en) | Multichannel telephonic switching network with different signaling formats and cross connect/PBX treatment selectable for each channel | |
| CA1101970A (en) | Time division line interface circuit | |
| US5043976A (en) | Loop-back device for half-duplex optical transmission system | |
| US5920608A (en) | Measurement device for communication | |
| US4022979A (en) | Automatic in-service digital trunk checking circuit and method | |
| US5513173A (en) | Data link access unit for T1 spans supporting the extended superframe format (ESF) | |
| EP0675624B1 (en) | Telecommunication customer interface | |
| CN100370765C (en) | Method and device of detecting mono-board electrical interface by using optical modular | |
| EP0093523A1 (en) | Digital switching network for telecommunications exchange | |
| GB1582583A (en) | Digital switching arrangements for stored programme control telecommunications systems | |
| JPS59198061A (en) | Supervising system of data highway in equipment | |
| CN112737878B (en) | Station control layer switch test system and performance test method thereof | |
| US7304957B2 (en) | Methods and systems for simultaneous, multi-channel link fault sectionalization testing | |
| CA2100906C (en) | Method and apparatus for data parity in a transmission system | |
| US4191857A (en) | Digital trunk supervisory decoder multiplexor for ground start or E&M signalling on a common T1 span | |
| US4320505A (en) | Processing apparatus for data rate reduction | |
| KR100191426B1 (en) | On-line loop-back method of mobile communication exchange | |
| JPH01165240A (en) | Code error monitoring device | |
| JP2869284B2 (en) | Signaling signal error protection circuit | |
| FI88984B (en) | PROCEDURE FOR DIAGNOSIS OF TESTING AV EN ANTLUTNINGSENHET | |
| JPS6239935A (en) | Testing system for optical bus net | |
| JPS5815360A (en) | Test system for digital trunk line | |
| JPS6198046A (en) | Testing method of data communication controller | |
| JPS6135052A (en) | Test system of relay line continuity | |
| JPS62239745A (en) | Test system for customer station equipment |