JPS59192287A - Display unit - Google Patents

Display unit

Info

Publication number
JPS59192287A
JPS59192287A JP555984A JP555984A JPS59192287A JP S59192287 A JPS59192287 A JP S59192287A JP 555984 A JP555984 A JP 555984A JP 555984 A JP555984 A JP 555984A JP S59192287 A JPS59192287 A JP S59192287A
Authority
JP
Japan
Prior art keywords
voltage
lcd
power supply
circuit
fetm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP555984A
Other languages
Japanese (ja)
Inventor
周一 鳥居
荒井 保
佐賀 直哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP555984A priority Critical patent/JPS59192287A/en
Publication of JPS59192287A publication Critical patent/JPS59192287A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は液晶表示装置に関する。[Detailed description of the invention] The present invention relates to a liquid crystal display device.

液晶表示装置(以下LCDとも称する)を駆動する場合
の電圧平均化法にお(・ては、複数のレベルの信号が使
用される。この表示装置における記号等の表示は、その
電極間の実効電圧が光学的しきい値電圧を越えるかどう
かにより決まる。
In the voltage averaging method used to drive a liquid crystal display device (hereinafter also referred to as LCD), multiple levels of signals are used. It depends on whether the voltage exceeds the optical threshold voltage.

例えばLCDの一方の電極には第1図のような信号電圧
が加えられる。Voと■、の差電圧が上記光学的しき℃
・値電圧よりも大きな値に選ばれ、Vo−vl+ v、
  v2. V2  Vs等が光学的し、きい値電圧よ
りも小さな値に選ばれていることにより、LCDの他方
の電極に加える第1図と同様な複数レベルの電圧との差
の電圧の大きさによって表示。
For example, a signal voltage as shown in FIG. 1 is applied to one electrode of the LCD. The difference voltage between Vo and ■ is the above optical threshold ℃
・The value is selected to be larger than the voltage, Vo−vl+v,
v2. V2 Vs etc. are determined optically and are selected to be smaller than the threshold voltage, so that the voltage can be displayed by the magnitude of the difference between the voltage applied to the other electrode of the LCD and the voltage at multiple levels similar to that shown in Figure 1. .

非表示状態が決まる。The hidden state is determined.

第1図のような電圧は、共通の電源回路からスイッチン
グ回路を介して上記LCDの一方及び他方の電極に供給
される。
Voltages as shown in FIG. 1 are supplied from a common power supply circuit to one and the other electrodes of the LCD via a switching circuit.

第2図に、LCDのための電源回路1と駆動回路2とL
CDとを示す。この第2図の回路において、電源回路1
は抵抗R8〜R3を使用した分圧回路からなり、1つの
電源電圧■DDからV。ないし■3を発生する。LCD
にはこの共通電源回路1からスイッチング手段を含む駆
動回路2を介して第1図に示したような複数のレベルの
電圧が加えられる。
Figure 2 shows a power supply circuit 1, a drive circuit 2, and a L
CD is shown. In the circuit shown in Fig. 2, power supply circuit 1
consists of a voltage divider circuit using resistors R8 to R3, and one power supply voltage ■DD to V. or ■3 occurs. LCD
A plurality of voltage levels as shown in FIG. 1 are applied from this common power supply circuit 1 to the drive circuit 2 including switching means.

上記回路においては、電源回路1に流れる電流■を小さ
くし、消費電力を小さくするために抵抗R1〜R3の値
を大きなもの(約100にΩ)とする必要がある。
In the above circuit, the values of the resistors R1 to R3 need to be large (approximately 100Ω) in order to reduce the current (2) flowing through the power supply circuit 1 and reduce power consumption.

ところで、このように抵抗R+ ’−R3の値を犬き(
することは出力インビーク“ンスが太き(なるというこ
とを意味する。このことはまた、LCDが容量性負荷で
あることと相まって、時定数が太き(なることを意味す
る。この1こめ、LCD1駆動電圧波形の変化点で波形
の鈍化いわゆる「なまりJが生ずる(第1図のB、 D
、  Fの各点)という問題があった。
By the way, if you change the value of the resistance R+'-R3 in this way (
This means that the output in-beakence becomes large. This also means that the time constant becomes large, coupled with the fact that the LCD is a capacitive load. At the point of change in the LCD1 drive voltage waveform, the waveform becomes blunt, so-called ``accent J'' (see B and D in Figure 1).
, each point of F).

本発明は上記問題点を解決すべくなされたものでちり、
その目的とするところは、消費電流を増加せずに駆動波
形の1なまり」を無くすこ辷のできる表示装置を提供す
ることにある。
The present invention has been made to solve the above problems.
The purpose is to provide a display device that can eliminate the ``one round'' drive waveform without increasing current consumption.

上記目的を達成するための本発明の一実施例は、複数の
抵抗が直列接続された分圧回路と、上記それぞれの抵抗
に並列接続された複数の絶縁ゲート型電界効果トランジ
スタと、この絶縁ゲート型電界効果トランジスタのゲー
トに間欠的に電圧を供給するスイッチング手段とを備え
てなることを特徴とするものである。
An embodiment of the present invention for achieving the above object includes a voltage divider circuit in which a plurality of resistors are connected in series, a plurality of insulated gate field effect transistors connected in parallel to the respective resistors, and the insulated gate field effect transistors. The device is characterized by comprising a switching means for intermittently supplying a voltage to the gate of the type field effect transistor.

以下実施例により本発明を具体的に説明する。The present invention will be specifically explained below using Examples.

第3図は本発明の液晶表示装置の電源回路の一実施例を
示す回路図である。この電源回路は、電源電圧端子■D
D(負電圧)と接地電位端子GNDとの間に直列接続さ
れた抵抗R,−R,と、この各抵抗R2〜R3に並列接
続されたエンノ・ンスメント型Nヂャンネル絶縁ゲート
型電界効果トランジスタM1〜M3(以下FETど称す
)及び、このF E ’I” M、〜M3のゲートに電
圧を供給するだめの切替スイッチ81〜S、とによって
構成される。上記■DD端子を■、端子と腰抵抗R1と
王(2の接続点を■、端子とし、抵抗R2と■t、の接
続点を■1端子とし、接地電位を■。端子とする。
FIG. 3 is a circuit diagram showing one embodiment of the power supply circuit of the liquid crystal display device of the present invention. This power supply circuit has power supply voltage terminal ■D
Resistors R and -R are connected in series between D (negative voltage) and the ground potential terminal GND, and an enhancement type N-channel insulated gate field effect transistor M1 is connected in parallel to each of the resistors R2 to R3. ~M3 (hereinafter referred to as FET), and a changeover switch 81~S for supplying voltage to the gate of F E 'I'' M and ~M3. The connection point between the resistors R1 and 2 is the terminal (■), the connection point between the resistors R2 and (■t) is the terminal (■1), and the ground potential is the terminal (■).

この電源回路からの出力端子■。〜■3は図示しな(・
L CD駆動回路に接続される。この駆動回路の出力に
よってLCDを駆動する。なお、上記切替スイッチ81
〜S3は、LCDに印加される′電圧が変化する瞬間だ
け接点Bに切替えられ、それ以外tは接点Aに接するよ
うにされる。したがって、接点Bに切替えられた時は、
FETM、〜M3はオンとなり、接点Aに接して℃・る
とき(、憶、FE、TM、〜M、はオフとなるように制
御される。
■Output terminal from this power supply circuit. ~■3 is not shown (・
Connected to the LCD drive circuit. The output of this drive circuit drives the LCD. Note that the changeover switch 81
~S3 is switched to contact B only at the moment when the voltage applied to the LCD changes, and t is brought into contact with contact A at other times. Therefore, when switched to contact B,
FETM, .about.M3 are turned on, and when they contact contact A and reach .degree. C., FETM, .about.M3 are controlled to be turned off.

また、上記FETM、〜M、は基板とソース間を短絡接
続したものを用℃・る。このようにすれば、このFET
M、〜M、における基板効果に基づく電圧の損失を防止
することができる。
Moreover, the above-mentioned FETMs to M are those in which the substrate and the source are short-circuited. In this way, this FET
Voltage loss due to substrate effects in M, to M can be prevented.

以上構成の回路によれば、LCDに印加される電圧が変
化する時点でスイッチS、〜S、が接点Bに切替ること
よりF E T M +〜M3がオンとなる。このため
、分圧抵抗R5〜R5にそれぞれFETMI〜M3のオ
ン抵抗が並列接続された状態となり、各分圧点の出力イ
ンピーダンスが低下する。この結果、各分圧点のインピ
ーダンスとLCDの容量とによって決まる時定数が小さ
くなり、LCDを駆動する電圧波形のなまりを防止でき
る。
According to the circuit configured as described above, when the voltage applied to the LCD changes, the switches S, ~S, switch to the contact B, and FET M + ~M3 are turned on. Therefore, the on-resistances of FETMI to M3 are connected in parallel to the voltage dividing resistors R5 to R5, respectively, and the output impedance at each voltage dividing point decreases. As a result, the time constant determined by the impedance of each voltage dividing point and the capacitance of the LCD becomes small, and it is possible to prevent the voltage waveform that drives the LCD from becoming rounded.

なお、上記回路では、LCDの駆動電圧が変化しないと
きは、FETM、〜M、がオフとなることより、駆動電
圧が変化する瞬間のみ電流が僅かに多くなるにすぎない
から消費電流がいたずらに増加することはない。
In addition, in the above circuit, when the driving voltage of the LCD does not change, the FETM, ~M, are turned off, so the current increases only slightly at the moment when the driving voltage changes, so the current consumption is unnecessarily reduced. It will not increase.

また、基板・ソース間の接続したFETMI〜M3を用
いているから基板効果に基づく電圧の損失はない。
Further, since FETs MI to M3 connected between the substrate and the source are used, there is no voltage loss due to the substrate effect.

第4図は本発明の液晶表示装置の電源回路の他の実施例
を示す回路図である。この電源回路は、上記第3図にお
けるスイッチS、〜S、をFETを用いて構成したこと
に%徴を有する。NチャンネルFETM、とM、を直列
接続するとともに、PチャンネルFETM、を上記FE
TM、に並列接続することによってスイッチS、を構成
し、FETM4とM、の接続点をNチャンネルFETM
FIG. 4 is a circuit diagram showing another embodiment of the power supply circuit of the liquid crystal display device of the present invention. This power supply circuit is unique in that the switches S, .about.S in FIG. 3 are constructed using FETs. N-channel FETM and M are connected in series, and P-channel FETM is connected to the above FE.
A switch S is configured by connecting FETM4 and M in parallel, and the connection point between FETM4 and M is an N-channel FETM.
.

のゲートに接続する。また、NチャンネルFETM6と
M7を直列接続するとともにPチャンネルF E T 
M、oとM1□を直列接続し、この直列接続された接続
点を共通接続することによってスイッチS2を構成し、
上記共通接続点をNチャンネル281M2のゲートに接
続する。さらに、NチャンネルFETM、とPチャンネ
ルF E T M、2を並列接続するとともに、Pチャ
ンネルF E T M、、を上記F E T M、2の
ソース側に接続することによって、スイッチS、を構成
し、FETM、2.  M、、の接続点をNチャンネル
FETM3のゲートに接続する。
Connect to the gate. In addition, N-channel FET M6 and M7 are connected in series, and P-channel FET
M, o and M1□ are connected in series, and the series-connected connection points are commonly connected to configure switch S2,
The above common connection point is connected to the gate of N channel 281M2. Furthermore, by connecting the N-channel FETM, 2 and the P-channel FETM, 2 in parallel, and connecting the P-channel FETM, , to the source side of the FETM, 2, the switch S, FETM, 2. The connection point of M, , is connected to the gate of N-channel FET M3.

なお、上記NチャンネルF E T M、〜M8の基板
は電源端子■DDに、PチャンネルFETM、−M、3
の基板は接地される。
In addition, the board of the above N-channel FET M, -M8 has P-channel FET M, -M, 3 connected to the power terminal ■DD.
The board is grounded.

上記FETM、〜M7.のうち、NチャンネルFET八
4.、M7及びPチャノネルF E T M +。2M
、2には第5図に示′1−ように、LCDへの印加電圧
VLか変化した時たけハイレベル°’H”(GNDレベ
ル)となり、他の時間はローレベル“L I+(−■D
Dレベル)となる制御信号Tを印加する。
The above FETM, ~M7. Of these, 84 N-channel FETs. , M7 and P channel F E T M +. 2M
, 2, as shown in Fig. 5 '1-, the voltage VL applied to the LCD becomes high level 'H' (GND level) only when the voltage VL changes, and at other times it becomes low level 'L I+ (-■ D
D level) is applied.

他のFETMイ、 M、、 M8. M、、〜i、、 
、 Ni13には上記制御信号の反転信号T(インバー
タIN、によって反転)を印加する。
Other FETM A, M, M8. M,, ~i,,
, Ni13 is applied with an inverted signal T (inverted by the inverter IN) of the above control signal.

上記構成の回路によれば、LCDへの印加電圧が変化づ
−る時に、制御信号TかH°”レベルとなり、これによ
ってFETM5 、M、、Mヮ+  Mll+M1.が
オンとなり、他のF E T M、 、 M6. M、
o。
According to the circuit with the above configuration, when the voltage applied to the LCD changes, the control signal T becomes H°'' level, which turns on FETM5, M, , Mヮ+Mll+M1., and turns on the other FETMs. TM, , M6.M,
o.

M8. M、、がオフとなることより、NチャンネルF
ETM、〜M、がオンとなる。この結果出力端7■o〜
■3の出力インピーダンスが低下する。また、LCDに
印加される電圧が変化しない時は、M71MIo9MI
2がオフとなり、このため、NチャンネルFETM、〜
M、がオフとなる(このとき、他のFETM4.M、、
M、o、M8.M、、  がオンとなり、FETM、〜
M、のチャージ電荷を引き抜き、オフ動作の高速化に寄
与する)。この結果出力端子vo〜■3の出方インピー
ダンスは大きく、消費電流は小さい。
M8. Since M, , is turned off, N channel F
ETM, ~M, is turned on. As a result, output terminal 7■o~
■The output impedance of 3 decreases. Also, when the voltage applied to the LCD does not change, M71MIo9MI
2 is turned off, thus the N-channel FETM, ~
M, turns off (at this time, other FETM4.M, ,
M, o, M8. M,, turns on, and FETM, ~
M, and contributes to speeding up the off-operation). As a result, the output impedance of the output terminals vo to (3) is large and the current consumption is small.

また、上□記スイッチS、〜s3はC−MOS(コンプ
リメンタリMO8))ランスファケート構成となってい
るから、基板効果に基づ(電圧の損失は殆んど無い。
In addition, since the switches S and ~s3 described above have a C-MOS (complementary MO8) transfer configuration, there is almost no voltage loss based on the substrate effect.

以上のような本発明によれば、低消費電力であって、か
つ波形のなまりが生じない表示装置となる。
According to the present invention as described above, a display device that consumes low power and does not cause waveform distortion can be obtained.

本発明は上述のような効果が要求される表示装置に広(
利用できる。
The present invention is applicable to display devices that require the above-mentioned effects.
Available.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はLCDの駆動波形図、第2図は3値レベルを出
力する電源回路を説明するための回路図、第3図は本発
明の一実施例を示す回路図、第4図は本発明の他側を示
す回路図、第5図は本発明におけるスイッチの駆動信号
の波形図である。 1・・・電源回路、2・・・LCDドライバ、R8−R
3・・・抵抗、M1〜M13・・・FET、S、、〜S
、・・スイッチ、L CD・・・液晶表示装置。 第  1  図 第  3  図 第  ↓ 図 第5図
Fig. 1 is a drive waveform diagram of the LCD, Fig. 2 is a circuit diagram for explaining a power supply circuit that outputs three-value levels, Fig. 3 is a circuit diagram showing an embodiment of the present invention, and Fig. 4 is a diagram of the present invention. FIG. 5, which is a circuit diagram showing the other side of the invention, is a waveform diagram of the drive signal of the switch in the invention. 1...Power supply circuit, 2...LCD driver, R8-R
3...Resistance, M1-M13...FET, S...~S
,...Switch, LCD...Liquid crystal display device. Figure 1 Figure 3 ↓ Figure 5

Claims (1)

【特許請求の範囲】 1、  (a)  複数の電圧により駆動される表示素
子と(b)  上記表示素子にパルス状の駆動電圧を出
力する電源回路 よりなり、上記電源回路のインピーダンスは上記出力電
圧が変動する際には低い値になるようにしたことを特徴
とする表示装置。
[Claims] 1. Consisting of (a) a display element driven by a plurality of voltages, and (b) a power supply circuit that outputs a pulse-like driving voltage to the display element, the impedance of the power supply circuit is equal to the output voltage. A display device characterized in that the value is set to a low value when the value fluctuates.
JP555984A 1984-01-18 1984-01-18 Display unit Pending JPS59192287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP555984A JPS59192287A (en) 1984-01-18 1984-01-18 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP555984A JPS59192287A (en) 1984-01-18 1984-01-18 Display unit

Publications (1)

Publication Number Publication Date
JPS59192287A true JPS59192287A (en) 1984-10-31

Family

ID=11614553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP555984A Pending JPS59192287A (en) 1984-01-18 1984-01-18 Display unit

Country Status (1)

Country Link
JP (1) JPS59192287A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114616A (en) * 1977-03-17 1978-10-06 Nec Corp Voltage generator circuit for liquid crystal driving

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114616A (en) * 1977-03-17 1978-10-06 Nec Corp Voltage generator circuit for liquid crystal driving

Similar Documents

Publication Publication Date Title
KR100405026B1 (en) Liquid Crystal Display
US3949242A (en) Logical circuit for generating an output having three voltage levels
EP0631269B1 (en) Liquid crystal driving power supply circuit
US5243333A (en) Driver for active matrix type liquid crystal display device
US9916807B2 (en) Output circuit and switching circuit of display driving device
JPH04143791A (en) Power source circuit for driving liquid crystal display
CN100479027C (en) Display device
US3988616A (en) Driver circuit for liquid crystal display using insulated gate FETs
US11081074B2 (en) Driving circuit and display driving device
US8164550B2 (en) Liquid crystal display device
JPS59192287A (en) Display unit
KR0124975B1 (en) Power driving circuit of tft type liquid crystal display device
JPS58198084A (en) Display element
EP1063558B1 (en) Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display
KR20170042460A (en) Circuit for common electrode voltage generation
JPS6051717B2 (en) power circuit
US7279968B2 (en) Amplifier output voltage swing extender circuit and method
JPH07221560A (en) Operational amplifier, semiconductor integrated circuti incorporated with the same and usage thereof
JP3160047B2 (en) Semiconductor device
JPS604619B2 (en) Insulated gate field effect transistor complementary circuit
JP3020000B2 (en) LCD drive common voltage output circuit
KR900001025B1 (en) Drive circuit of lcd display
JPS5967593A (en) Ac driver for liquid crystal display panel
JPS63179336A (en) Electrochromic display device
JP2766859B2 (en) Driving method of insulated gate thin film transistor logic circuit