JPS59191911A - Differential amplifying circuit - Google Patents
Differential amplifying circuitInfo
- Publication number
- JPS59191911A JPS59191911A JP6533883A JP6533883A JPS59191911A JP S59191911 A JPS59191911 A JP S59191911A JP 6533883 A JP6533883 A JP 6533883A JP 6533883 A JP6533883 A JP 6533883A JP S59191911 A JPS59191911 A JP S59191911A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- differential amplifier
- amplifying circuit
- pair
- differential amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】 〔技術分野〕 この発明は差動増幅回路に関する。[Detailed description of the invention] 〔Technical field〕 The present invention relates to a differential amplifier circuit.
差動増幅回路は、第１図にその一例を示すようＫ、それ
ぞれに負荷抵抗Ｒｃが接続された１対のトランジスタＱ
１．Ｑ２と、この１対のトランジスタＱｌ、Ｑ２に共通
に流れる動作室ｉＩを制限する定電流源１０とによって
構成される、この場合、負荷抵抗Ｒｅ側はプラス側電源
Ｖｃｃに、また定電流源１０はマイナス側電源Ｖｅｅに
接続されている。各トランジスタＱ１．Ｑ２には、エミ
ッタとベース間の抵抗のバラツキを吸収するための抵抗
Ｒｅがそれぞれ直列に挿入されている。そして、各トラ
ンジスタＱｌ、Ｑ２のベースに入力される差動入力Ｖｉ
ｌ ＋ Ｖ１２は、各） ラフ シフ タＱ １．Ｑ２
のコレクタ間に差動出力Ｖｏｌ ＊ Ｖｏ２として出力
されるようになっている。この種の差動増幅回路は、複
数が単一の半導体チップに集積化されることが多い。The differential amplifier circuit consists of a pair of transistors Q, each connected to a load resistor Rc, as shown in FIG.
1. Q2, and a constant current source 10 that limits the operating chamber iI that flows commonly through the pair of transistors Ql and Q2.In this case, the load resistor Re side is connected to the positive power supply Vcc, and the constant current source is connected to the negative power supply Vee. Each transistor Q1. A resistor Re is inserted in series with Q2 to absorb variations in resistance between the emitter and the base. A differential input Vi is input to the bases of each transistor Ql and Q2.
l + V12 is each) rough shifter Q 1. Q2
A differential output Vol*Vo2 is output between the collectors of . A plurality of differential amplifier circuits of this type are often integrated on a single semiconductor chip.
ところで、例えば上述した差動増幅回路を複数用いてレ
ベル弁別あるいは比較動作などを行なう場合は、その複
数の演算増幅回路の増幅率を互いに同じに揃えなければ
ならない。そこで、上述のように増幅率のバラツキが問
題となる用途に使用される差動増幅回路では、増幅率を
調整するために、上記負荷抵抗Ｒｅの値をトリミングす
ることが一部で行なわれていた、しかしながら、抵抗の
トリミングは非常に面倒であるとともに、そのトリミン
グを行なうための専用の装置が必要であるという欠点が
あった。また、複数の差動増幅回路を単一の半導体チッ
プに集積化する場合に、その複数の差動増幅回路のトラ
ンジスタを隣接して配置することにより互いの特性を揃
えようとすることも行なわれていた。しかしながら、こ
の場合は、例えば温度などの環境条件を揃えることにつ
いての効果はあるが、増幅率を揃えることについての効
果は得られない。By the way, when performing a level discrimination or comparison operation using a plurality of the above-mentioned differential amplifier circuits, for example, the amplification factors of the plurality of operational amplifier circuits must be made equal to each other. Therefore, in differential amplifier circuits used in applications where variation in amplification factor is a problem as described above, the value of the load resistance Re is sometimes trimmed in order to adjust the amplification factor. However, there are disadvantages in that trimming the resistor is very troublesome and requires a dedicated device for trimming. Furthermore, when multiple differential amplifier circuits are integrated on a single semiconductor chip, transistors of the multiple differential amplifier circuits are placed adjacent to each other in an attempt to match their characteristics. was. However, in this case, although there is an effect in equalizing environmental conditions such as temperature, it is not possible to obtain an effect in equalizing the amplification factors.
この発明は、以上のような問題を鑑みてなされたもので
、その目的とするところは１面倒かつ専用の装置が必要
な抵抗のトリミングによらずに、増幅率を簡単に調節で
きるようにした増幅回路を提供することにある。This invention was made in view of the above-mentioned problems, and its purpose is to make it possible to easily adjust the amplification factor without having to trim the resistor, which is troublesome and requires special equipment. The purpose of the present invention is to provide an amplifier circuit.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、それぞれに負荷抵抗が接続された１対の能動
素子と、この１対の能動素子に共通に流れる動作電流を
制限する定電流源とからなる差動増幅回路において、上
記定電流源の定電流値を可変設定可能に構成し、これに
より面倒かつ専用の装置が必要な抵抗のトリミングによ
らずに、増幅率を簡単に調節できるようにするという目
的を達成するものである。That is, in a differential amplifier circuit consisting of a pair of active elements to which a load resistance is connected, and a constant current source that limits the operating current that commonly flows through the pair of active elements, the constant current source is The current value is configured to be variably settable, thereby achieving the object of easily adjusting the amplification factor without the need for troublesome and dedicated trimming of the resistor.
以下、この発明の代表的な実施例を図面を参照しながら
説明する。Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.
なお、図面において、同一あるいは和尚する部分は同一
符号で示す。In the drawings, the same or similar parts are indicated by the same reference numerals.
第２図は、この発明による差動増幅回路の一実施例を示
す。同図に示す回路は、先ず、それぞれに負荷抵抗Ｒｅ
が接続された１対の能動素子すなわちここでは１対のバ
イポーラトランジスタＱｌ。FIG. 2 shows an embodiment of a differential amplifier circuit according to the present invention. The circuit shown in the figure first starts with each load resistance Re.
A pair of active elements, here a pair of bipolar transistors Ql, are connected to each other.
Ｑ２と、この１対のトランジスタＱ１．Ｑ２に共通に流
れる動作電流工を制限する定電流源１０とＫよって構成
される。この場合、負荷抵抗Ｒｅ側はプラス側電源Ｖｃ
ｃに、また定電流源１０はマイナス側電源Ｖｅｅに接続
されている。各トランジスタＱｌ、Ｑ２には、エミッタ
とベース間の抵抗のバラツキを吸収するための抵抗Ｒｅ
がそれぞれ直列に挿入されている。そして、各トランジ
スタＱ１．Ｑ２のペースに入力される差動入力Ｖｉｌ＋
Ｖｉ２は、各トランジスタＱ１．Ｑ２のコレクタ間に差
動出力Ｖｏｌ ＋ Ｖｏ２として出力されるようになっ
ている。さらに、上述した差動増幅回路は、後述する回
路とともに、その複数が単一の半導体チップに集積化さ
れる。Q2 and this pair of transistors Q1. It is composed of a constant current source 10 that limits the operating current flowing in common to Q2 and K. In this case, the load resistance Re side is the positive side power supply Vc
In addition, the constant current source 10 is connected to the negative power supply Vee. Each transistor Ql, Q2 has a resistor Re to absorb resistance variations between the emitter and base.
are inserted in series. And each transistor Q1. Differential input Vil+ input to Q2 pace
Vi2 represents each transistor Q1. A differential output Vol + Vo2 is output between the collectors of Q2. Further, a plurality of the above-described differential amplifier circuits are integrated into a single semiconductor chip along with circuits to be described later.
ここで、上記定電流源１０は、その定電流値が外部から
の操作信号ｅ １ ｒ ｅ ２ ＋ ｅ ３・・・によ
って可変設定可能に構成されている。さらに具体的に説
明すると、上記定電流源１０は、互いに並列接続された
複数の定電流回路によって構成されるとともに、外部か
らの操作信号ｅ １ ＋ ｅ ２ Ｈｅ ３・・・によ
り選択された任意の定電流回路が動作させられるように
なっている。その複数の定電流回路は。Here, the constant current source 10 is configured such that its constant current value can be variably set by external operation signals e 1 r e 2 + e 3 . More specifically, the constant current source 10 is constituted by a plurality of constant current circuits connected in parallel to each other, and has an arbitrary current source selected by an external operation signal e 1 + e 2 He 3 . The constant current circuit is now operated. Its multiple constant current circuits.
トランジスタＱ３．Ｑ４．Ｑ５・・・と該トランジスタ
Ｑ３．Ｑ４．Ｑ５・・・の各エミッタにそれぞれ直列に
接続された抵抗Ｒ３，Ｒ４，Ｒ５・・・と罠よって構成
されている。上記操作信号ｅ １ ＊ｅ２＋６３・・・
は、上記トランジスタＱ３．Ｑ４．Ｑ５・・・の各ベー
スにそれぞれ与えられる。上記抵抗Ｒ３、Ｒ４゜Ｒ５・
・・の各抵抗値は重み付けされており、これにより各ト
ランジスタＱ３．Ｑ４．Ｑ５・・・に流れる定電流値の
重み付けが行なわれている。上記操作信号ｅｌｓｅ２．
ｅ３・・・は、集積回路装置の外部あるいは半導体チッ
プ内部に上記差動増幅回路とともに一緒に形成された記
憶装置部から与えられるよ５になっている。この場合の
記憶装置部は不揮発性半導体記憶装置すなわちＲＯＭと
して構成される。Transistor Q3. Q4. Q5... and the transistor Q3. Q4. It is composed of resistors R3, R4, R5, . . . and traps connected in series to each emitter of Q5, . The above operation signal e 1 *e2+63...
is the transistor Q3. Q4. Q5... is given to each base. The above resistors R3, R4゜R5・
The resistance values of each transistor Q3 . . . are weighted. Q4. The constant current values flowing through Q5... are weighted. The above operation signal else2.
e3 . . . is 5 given from a memory unit formed together with the differential amplifier circuit outside the integrated circuit device or inside the semiconductor chip. The memory device section in this case is configured as a nonvolatile semiconductor memory device, that is, a ROM.
以上のようにして上記定電流源１０の定電流値が可変設
定され、これにより上記１対のトランジスタＱ１．Ｑ２
に流れる動作電流（あるいはバイアス電Ｉ）Ｉが可変調
節されるようになっているのであるが、このようにして
可変調節された動作電流値をＩとしたときの差動増幅回
路の増幅率Ｇは１次のように現わされる。As described above, the constant current value of the constant current source 10 is variably set, and thereby the pair of transistors Q1. Q2
The operating current (or bias current I) I flowing through the differential amplifier circuit is variably adjusted, and when the operating current value variably adjusted in this way is I, the amplification factor G of the differential amplifier circuit is is expressed as the first order.
Ｇ＝Ｒｃ／（（２ｋＴ／ｑＩ ）斗Ｒｅ）ただし、
Ｇ：増幅率、Ｒｃ二負負荷抵抗Ｒｅ：抵、抗、ｋ：ポル
ツマン定数、ｑ：電気素量、工：動作電流。G=Rc/((2kT/qI) DoRe) where, G: amplification factor, Rc double negative load resistance Re: resistance, k: Portzmann's constant, q: elementary quantity of electricity, E: operating current.
以上のように、上記負荷抵抗Ｒｅの値を変えなくとも、
動作電流工によって増幅率Ｇを設定することができる。As mentioned above, even without changing the value of the load resistance Re,
The amplification factor G can be set by the operating current regulator.
従って、上記操作信号ｅ １ ＋ ｅ ２ ＋ｅ３・・
・によって動作させる定電流回路の組合わせを選択する
ことＫより、増幅率Ｇを可変調節することができる。さ
らに、要すれば、選択された定電流回路の操作信号ｅ
１ ＋ ｅ ２１ ｅ ３・・・のレベルを操作するこ
とにより、さらに細かく連続的な増幅率Ｇの調節を行な
うことができる。この操作信号のレベル操作は、例えば
Ｄ／Ａ変換回路を用いることによりデジタル的に行なう
こともできる。Therefore, the above operation signal e 1 + e 2 + e3...
By selecting the combination of constant current circuits operated by K, the amplification factor G can be variably adjusted. Furthermore, if necessary, the operation signal e of the selected constant current circuit
By manipulating the levels of 1 + e 21 e 3 . . . , the amplification factor G can be further finely and continuously adjusted. This level manipulation of the operation signal can also be performed digitally by using, for example, a D/A conversion circuit.
Ｄ／Ａ変換器は、演算増幅回路とともＫ、単一の半導体
チップに構成することができる。The D/A converter and the operational amplifier circuit can be configured on a single semiconductor chip.
以上のように、この発明による差動増幅回路では、面倒
かつ専用の装置が必要な抵抗のトリミングによらずに、
増幅率を簡単に調節することができる。As described above, the differential amplifier circuit according to the present invention does not require troublesome and dedicated equipment for resistor trimming.
The amplification factor can be easily adjusted.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記能動素
子としてのバイポーラトランジスタはＭＯ８型電界効果
トランジスタであってもよい。Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that this invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor. For example, the bipolar transistor as the active element may be an MO8 field effect transistor.
以上の説明では主として本発明者によってなさ些左発明
をその背景となった利用分野である。半導体集積回路回
路装置として構成された差動増幅回路について説明した
が、それに限定されるものではなく、例えば、個別部品
を用いた回路などにも適用できる。The above description has mainly focused on the fields of application in which the inventions made by the present inventors are based. Although the differential amplifier circuit configured as a semiconductor integrated circuit device has been described, the invention is not limited thereto, and can also be applied to, for example, a circuit using individual components.
第１図はこの発明以外の差動増幅回路の一例を示す回路
図である。
第２図はこの発明による差動増幅回路の一実施例を示す
回路図である。
１０・・・定電流源、Ｒｃ・・・負荷抵抗、Ｑｌ、Ｑ２
・・・能動素子（バイポーラトランジスタ）、Ｒｅ・・
・抵抗、Ｖｃｃ 、 Ｖｅｅ−電源−Ｖｔｌ ＋ Ｖｉ
２＝・差動入力、Ｖｏｌ ＋ Ｖｏ２−差動出力、Ｑ３
、Ｑ４ 、Ｑ５−・・定電流回路を構成するトランジ
スタ、Ｒ３、Ｒ４，Ｒ５・・・定電流回路を構成する抵
抗、ｅｌ 、ｅ２＋ ｅ３・・・操作信号。
第 １ 図
ｅｅFIG. 1 is a circuit diagram showing an example of a differential amplifier circuit other than the present invention. FIG. 2 is a circuit diagram showing an embodiment of the differential amplifier circuit according to the present invention. 10... Constant current source, Rc... Load resistance, Ql, Q2
...active element (bipolar transistor), Re...
・Resistance, Vcc, Vee-power supply-Vtl + Vi
2=・Differential input, Vol + Vo2-differential output, Q3
, Q4, Q5-...Transistors forming a constant current circuit, R3, R4, R5...Resistors forming a constant current circuit, el, e2+e3... Operation signals. Figure 1ee
Claims (1)
、この１対の能動素子に共通に流れる動作電流を制限す
る定電流源とからなる差動増幅回路において、上記定電
流源の定電流値を可変設定可能に構成したことを特徴と
する差動増幅回路。 ２、特許請求の範囲１０回路において、上記定電流源を
互いに並列接続された複数の定電流回路で構成するとと
もに、外部からの操作により選択された任意の定電流回
路を動作させるようにしたことを特徴とする差動増幅回
路。 ３、特許請求の範囲１または２の回路において。 上記能動素子はバイポーラトランジスタであることを特
徴とする差動増幅回路。[Claims] 1. In a differential amplifier circuit consisting of a pair of active elements each connected to a load resistor, and a constant current source that limits the operating current that commonly flows through the pair of active elements, A differential amplifier circuit characterized in that the constant current value of the constant current source is configured to be variably settable. 2. In the circuit of claim 10, the constant current source is constituted by a plurality of constant current circuits connected in parallel with each other, and any constant current circuit selected by external operation is operated. A differential amplifier circuit featuring: 3. In the circuit according to claim 1 or 2. A differential amplifier circuit characterized in that the active element is a bipolar transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6533883A JPS59191911A (en) | 1983-04-15 | 1983-04-15 | Differential amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6533883A JPS59191911A (en) | 1983-04-15 | 1983-04-15 | Differential amplifying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191911A true JPS59191911A (en) | 1984-10-31 |
Family
ID=13284042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6533883A Pending JPS59191911A (en) | 1983-04-15 | 1983-04-15 | Differential amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191911A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0340719A2 (en) * | 1988-05-02 | 1989-11-08 | Kabushiki Kaisha Toshiba | Amplifier circuit |
| US5216378A (en) * | 1992-03-02 | 1993-06-01 | Motorola, Inc. | Switch adaptable radio frequency amplifier |
| JPH0630573A (en) * | 1993-03-11 | 1994-02-04 | Rohm Co Ltd | Motor controlling circuit and motor system using this circuit |
-
1983
- 1983-04-15 JP JP6533883A patent/JPS59191911A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0340719A2 (en) * | 1988-05-02 | 1989-11-08 | Kabushiki Kaisha Toshiba | Amplifier circuit |
| US5216378A (en) * | 1992-03-02 | 1993-06-01 | Motorola, Inc. | Switch adaptable radio frequency amplifier |
| JPH0630573A (en) * | 1993-03-11 | 1994-02-04 | Rohm Co Ltd | Motor controlling circuit and motor system using this circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1042531A (en) | Temperature sensitive control circuit | |
| US4419594A (en) | Temperature compensated reference circuit | |
| US4013898A (en) | Hysteresis circuit | |
| KR19990007460A (en) | GAIN CONTROL AMPLIFIER AND ITS CONTROL METHOD | |
| US4677315A (en) | Switching circuit with hysteresis | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| JP3081228B2 (en) | Enable circuit with embedded thermal turn-off | |
| US5963062A (en) | Window comparator | |
| US5610545A (en) | Method for providing programmable hysteresis levels | |
| JPS59191911A (en) | Differential amplifying circuit | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4172992A (en) | Constant current control circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| US4456886A (en) | Control circuit for voltage controlled variable attenuator | |
| US4004240A (en) | Phase-splitter circuits | |
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| JP3075914B2 (en) | Filter adjustment circuit | |
| US4152664A (en) | Constant power balance control and method | |
| US6204655B1 (en) | Voltage-controlled current source with variable supply current | |
| JP3317240B2 (en) | Gain control amplifier | |
| JPH0315844B2 (en) | ||
| JP3043044B2 (en) | D / A conversion circuit | |
| JPS5845213B2 (en) | Current control hysteresis circuit | |
| JPS6040737B2 (en) | transistor circuit | |
| JPH06177731A (en) | Current switching circuit |