JPS59191200A - Method for checking program data - Google Patents

Method for checking program data

Info

Publication number
JPS59191200A
JPS59191200A JP58066543A JP6654383A JPS59191200A JP S59191200 A JPS59191200 A JP S59191200A JP 58066543 A JP58066543 A JP 58066543A JP 6654383 A JP6654383 A JP 6654383A JP S59191200 A JPS59191200 A JP S59191200A
Authority
JP
Japan
Prior art keywords
check
program data
read
parity check
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58066543A
Other languages
Japanese (ja)
Inventor
Hideaki Aya
綾 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP58066543A priority Critical patent/JPS59191200A/en
Publication of JPS59191200A publication Critical patent/JPS59191200A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To enable correct execution of program data by correcting erroneous part of data to correct value basing on the result of logical processing when read parity check does not coincide with parity check for inspection. CONSTITUTION:Read check codes S0a-S5a and check codes for inspection S0b-S5b are logical operated. When no error is found in the read content, read out parity check APa coincides with parity check for inspection APb, and the result of exclusive logical sum addition of read out check codes S0a-S5a and check codes for inspection S0b-S5b is logic ''0''. When there is error of one bit in read out program data D1a-D63a, parity checks APa, APb are incongruent and the result of exclusive logical sum addition is a value other than 0. In this case, bits of bits D1a-D63a corresponding to the value of result of exclusive logical sum addition are inverted and corrected.

Description

【発明の詳細な説明】 技術分りf 木16明は、プロクラムデータのチェック栄イfない、
プロクラムデータのうち、誤っている′IZ′L1リテ
が見つかったときにはそれ2訂正する)jI人に関する
[Detailed Description of the Invention] Technical understanding Thursday 16th does not check program data,
If an incorrect 'IZ'L1 item is found in the program data, it will be corrected)) Regarding the person.

背景技術 このようなプロクラムデータは、削拝の途中において演
算結果に躯づいて変1ヒすることはなく、もしもこのよ
うなプログラムテークが誤って読出されて実行されると
、マイクロフ′ロセツサなどの!1111作が暴走する
。したがって読(IAさ21−たプロゲラムチ゛−夕に
誤りがあるとぎには、自動li’glにWT正すること
が望1れる。
BACKGROUND TECHNOLOGY This kind of program data is not changed based on the calculation result during deletion, and if such program data is read and executed by mistake, it may be damaged by a microprocessor, etc. ! 1111 works go out of control. Therefore, if there is an error in the program code read (IA), it is desirable to correct the WT automatically.

目的 不発1itlの目的は6を出された一連のプロクラムデ
ータのうちの一部が誤っているとさンこ−t」−そのt
呉っている部分を自動的に訂正することかでさるように
したプロクラムデータのチェック111人を提供するこ
とである。
Purpose: The purpose of 1itl is to find out that some of the program data for which 6 was issued is incorrect.
The purpose is to provide 111 people who can check program data by automatically correcting missing parts.

梵明の博或と効果 +発明1は、メモリからプログラム−7−一部とチェッ
クコードとパリティチェックとk it>c出し、プロ
グラムデ゛−りにJ占づいて点4)!1目チェ゛ツクコ
ードを作り、読出されたチェックコードと点(すτ用チ
ェックコードとの論理処理を行ない、少なくともプログ
ラムデータにノ1(づいて点検用パリティチェックを作
り、読出ざnだパリティチェックと点検用パリティチェ
ックとを比すt)し、パリティチェックか不一致である
とき、[)i[記論即処IJijに1ξ果に)、(づい
てffiツc出さnたプログラムデーク金正しい値にi
n’ 、!iすること’fr: #& rlJiとする
ブ1コクラムテークのチェック方法である。
Brahma's expansion and effect + invention 1 is to take out part of program 7, check code, parity check, and kit>c from memory, and calculate J according to the program data, point 4)! Create the first check code, perform logical processing on the read check code and the check code for point (τ), and create a parity check for checking at least the program data. and the parity check for checking), and when the parity check is inconsistent, [)i[1ξ result in the article processing IJij], (then ffit c outputs the correct value of the program data) ni i
n',! This is a method of checking the 1-column take with i'fr: # & rlJi.

べ禎明に、l:れば、メモリにはプ1」クラムテークと
チェックコードとパリティチェックとtストアしておき
、このメモリからi読出され7tブIJ//ツムデータ
に」襲づいてL′I;」記のチェックコート、r fi
=す、この1171 i−巳されたチコニ・ソクコーF
と点(、’J 111ナエ・ンクコードとの論坤処、l
ljを行ない、−1:たノーにりにストアされているパ
リティチェックと回(哀” 」−111ニー1でルなく
とも]゛ログラムテ゛−夕に」j(づいて:jL ’l
・8月」パリティチェ゛ンク栄1/l三り1.−b′己
出さねまたバリーrイチェ゛ツクと点検用ハリティチェ
ックとが不一致で65るとき、i’Hil記+i・ii
i ]l! 処()1!請呆に4づいてK11:出G 
rL 7jプ゛ログジムテークの誤っている部分k 、
’iJE Lいili&’こ削jlEするようにし/こ
ので、プログラムデータが誤りなく実行されることが可
能になる。
Then, in the memory, I store the ``crum take, check code, parity check, and t store, and then read it from this memory to the 7t bu IJ//zum data'' and attack L'I; ” checked coat, r fi
=Su, this 1171 i-Sniffed Chikoni Sokko F
and point (, 'J 111 discussion with Nae Nkucode, l
lj, -1: The parity check stored on
・August” Parity Check Sakae 1/l 31. -b' If the Barry r check and the inspection harity check do not match and the result is 65, i'Hil note + i, ii
i]l! Place()1! K11: Exit G after 4 in frustration
rL 7j program gym take incorrect part k,
'iJE Lili&' This allows the program data to be executed without error.

実施例 第1図は本発明の一更篩例のブロック図である。Example FIG. 1 is a block diagram of an example of a single sieve according to the present invention.

マイクロプロセッサなどの処し1ij回路1には、り一
ドオンリメそり2とランタムアクセスメモリ3とが接続
すれる。リートオンリメ七り2には、第2図(1)で示
されるようにビットv1〜J)63から戎るプログラム
データと、ヒツトSQ〜S5で示されるチェックコード
と、パリティチェックAPとが1日込まれてストアさ1
ている。この処理回路1の動きによって、プログラムの
”実行の除ぐこはIJ−ドオンリノモリ2からランタム
アクセスメモリ3にストア内容がその1ま読出さ1て第
2図(2)の状四でランタムアクセスメモリ3にストア
される。
A controller 1 for processing a microprocessor or the like is connected to a driver-only memory 2 and a random access memory 3. The REIT ONLY MENU 2 includes the program data read from bits v1 to J) 63 as shown in FIG. 2 (1), check codes shown by bits SQ to S5, and parity check AP. Stored 1
ing. Due to the operation of the processing circuit 1, when the program is executed, the stored contents are read from the IJ-only memory 2 to the random access memory 3, and then accessed as shown in FIG. 2 (2). Stored in memory 3.

)′52図(2)において添字aは、第21図(1)に
示される各ビットに個別的に対応して←j−されている
。処理回路lは、演算のために、もう一つのランダムア
クセスメモリ4を備え、寸たエラー検出回路5に接コア
′f、されているう チェックコードs 0=85は、プログラムデータ夕」
)1〜D63に法づいて作られる。パリディチェックA
、 P Iに’; 、プログラムデータ1)1〜j)6
3に基づいて作らnる。このパリティチェックA P 
+(J:、プログラムデータ1)1〜】)63およびパ
リティチェックAPr含めて一哩[−1」であるビット
数が偶数であるようにパリティチェックノ〜Pの1、・
:B 、l’l! f直が定められる。
)' In FIG. 21(2), the subscript a is ←j− corresponding to each bit shown in FIG. 21(1). The processing circuit 1 includes another random access memory 4 for calculations, and is connected to an error detection circuit 5 at the core 'f'.The check code s0=85 indicates the program data data.
)1 to D63. Parid check A
, P I '; , program data 1) 1 to j) 6
Created based on 3. This parity check AP
+ (J:, program data 1) 1 ~]) 63 and parity check APr 1 [-1'' including the parity check APr 1, . . . so that the number of bits is an even number.
:B,l'l! f shift is determined.

f!(C出gれた〕“″ログラムデ゛−りD l a〜
IJ 63 aに占(7づいて、ビ゛ソトS Q IJ
 −S 51.1からIJ見る点、ト介用チェックコー
ドを作るうそこでIv”?、出さrしたチェックコート
S Oa〜S5・1と、点り辺)」チェックコードS0
1〕〜s5bとを、1:布上」1演−Ll[処1j11
する。この論理71ガ(g’7.44p川口・よ、1ヒ
とえは後ノホのように’h:I飴的論」]」l和加り、
 : 61iU作で7,9つでもよく、その(也Q暉0
)7作であってもよい。−よたf!9’e i−已さと
、/こソ”−Jクラムチ゛−り1) i a〜Iノロ3
・IにJl(づいてr:j iii1(jパリターイナ
エツクA P l) 2作る。
f! (C came out) "" program deli D la~
IJ 63 a fortune teller (according to 7, bisoto S Q IJ
-S 51.1 to IJ point, create a check code for toss Iv"?, issued check coat S Oa~S5・1, dot side)" check code S0
1] ~ s5b, 1: Cloth'' 1 performance - Ll [Procedure 1j11
do. This logic 71ga (g'7.44p Kawaguchi yo, 1hi toe is like 'h: I candy theory']' l Waka,
: 7 or 9 is fine in 61iU work, that (ya Q 0
) There may be 7 works. - Yota f! 9'e I-Wasato,/Koso"-J Clam Chilli 1) i a~I Noro 3
・Make Jl (followed by r:j iii1 (j parity inaekku A P l) 2 for I.

第2図(2)で示される読出さt″1.fr、内′谷に
誤りがないときには、M元出すしたパリティチェックA
 P aと点検用パリティチェックAP I)とは一致
しており、また続出されたチェックコーFSo a〜S
5aと点検用チェックコードSQb〜S 51)との排
他的論理和加算晶朱は論1:li! r o 」であ4
゜読出さrしたプログラムデータ1)■a〜D 63 
a内に1ビツトだけ誤りがあるときには、パリティチェ
ックA P a 、 A P b iは不一致であり、
排曲的論坤和加算結果は、零とは異なる1直で[F]る
。このときには、そのチノL他的論t4ij和加算結果
の値に苅j、6シたビットD l n〜D63aのヒツ
トが反・肱されて訂正される。
When there is no error in the readout t″1.fr shown in FIG. 2 (2), the parity check A with M elements
P a and the inspection parity check API (I) match, and the check code FSo a~S
5a and the inspection check code SQb~S 51) Exclusive OR addition crystal vermilion is theory 1: li! r o” and 4
゜Read out program data 1)■a~D 63
When there is only one bit error in a, the parity checks A P a and A P b i do not match,
The result of the discursive discursive sum addition is [F] in a straight line different from zero. At this time, the hits of the bits Dln to D63a, which are 6 times higher than the value of the result of the addition of the L-alternative logic t4ij, are checked and corrected.

プログラムデータDla〜IJ 63 aの内2Yット
が誤1つているときには、パリティチェックAP a 
、 A P Lは一致するけれとも、チェックコードS
Q’a +JS5aと点検用チェックコートSQb〜S
5bとによって雌られた排油的論理和加算結果は零と(
は異なる11σである。このように2ビツトそれと超え
るビット数の誤りが存在するときには、排他的論理和加
算による訂正は不+iJ能であるけれども、このような
2ビツト以北の誤りが生じる可能性は極めて稀であり、
したがって1ビツトの訂正を行なうことがでされば実1
旧五ケよほぼ十分である。このような排龍的論理和加算
によるビット誤りの訂正手順は、当業者において情報理
論としてよく知られているハミンク符号などを用いれは
よい。
If there is one error in 2Y bits of program data Dla to IJ 63 a, parity check AP a
, A P L does not match, but the check code S
Q'a +JS5a and inspection check coat SQb~S
The logical disjunctive addition result obtained by 5b and 5b is zero and (
are different 11σ. In this way, when there is an error of more than 2 bits, it is impossible to correct it by exclusive OR addition, but the possibility of such an error of more than 2 bits occurring is extremely rare.
Therefore, if it is possible to make a 1-bit correction, the actual
The old five is almost enough. The bit error correction procedure using such a disjunctive OR addition may be performed using a Hammink code, which is well known to those skilled in the art as information theory.

エラー検出回11ん5は処理回路1の暴走やメモリ3の
フ゛ロデクトエラーなどが肇生しlこことケ検出し、そ
の異常が定生じ74ことを処11回路lにり、]1らせ
る。処理回路lは、異常伏隈の冗生全4リエ知3−ると
、現在′ノ4行中のソ゛ロクラム処即を中1わ[し、々
′!3図のステップn lかしステップ112 足1、
′−てスTツブn 3にI多り、1じットの、;只仁j
でのるか否か勿4用Ill庁する。1ピ゛ントの1−1
・1りでめるどさに、・、弓1、スーツ−゛ツブ1)4
に(゛多り、誤っているビットrT(」止し、+1)び
細筒の処理を続?Tする。1ビツトμ七の、倶りか生じ
ているときにi’:jニステップn 3に(多り、回復
不11旨のエラーであるとして処理をイ丁j(うっ第4
1ン1をす照して、排他的論理4■加算に〕、(つくチ
ェックコードS□−85の作製手j頃を説明する。
The error detection circuit 11-5 detects when a runaway in the processing circuit 1 or a block error in the memory 3 occurs, and the processing circuit 11 detects that the abnormality occurs regularly. When the processing circuit 1 recognizes all 4 layers of redundancy due to the abnormality, it processes the solo program in the 4th row of the current ''! Step n l in Figure 3 Step 112 Foot 1,
'-TesTtsubu n 3 has more I, 1 jit's; Tadani j
Of course, I'll let you know if it works or not. 1 pint 1-1
・In 1 race, ・, bow 1, suit-゛tsubu 1) 4
Then continue processing the narrow tube with (too many, erroneous bits rT('', +1). When 1 bit μ7 is wrong, i':j n step n 3 (4th error)
1 and 1, we will explain how to prepare the check code S□-85, which is applied to exclusive logic 4.

プロクラムデータの各ビットD1〜IJ63が参照符6
で示されるようにr 1. り l I ]、 011
0・・・IO」となっているとき、各ビットjJ l〜
υ63の数置に対応した二進(1σが参照符7で示され
るように作製される。たとえば第4ビツト1)4の二進
値はrooolooJでめる。ビットD、l〜J) 6
3のうち、論(1n r l JであるビットIJ ]
、 、 JJ 4 、 I)5 、 1.) 7 、 
 JJ 8.・・・、D62七力[ドク1(′シ、その
加算gi″したfil′ik二進値で表わし、各桁をチ
ェックコートのビットS (]〜S5とする。書込才れ
ているプログラムデータ1→1〜1163と、読出さi
l′したテークD l a〜iJ f’i 3 aとが
一致しているときに(は、チェックコードS□〜S5と
チェックコード5Oa−85aとは一致している。プロ
クラムデータL)l〜1)63のうちの1ビツトか誤っ
てプロクラムデータDla−D63aとして益出さnた
ときに(rd、チェ”)クコードS O〜S 5と5Q
a−S5aの[直は異なる。このとき書込ぼれているチ
ェックコードSo〜S5と、読出されたチェックコード
SQa〜S5aとの差を演算して求めると、その差は読
出されたプログラムデータI) l a −D”(33
aの誤っているビットの泣訴に対応3−る。これによっ
てf+Aつているビットの(立置の論l!ii j直を
反)I広し、F1グV出A n fcブY1グラムデー
/l/I)la 〜IJ53a f正しい1直に5」圧
することができる。
Each bit D1 to IJ63 of the program data is referenced 6
As shown by r 1. ri l I ], 011
0...IO", each bit jJ l~
The binary value of 4 corresponding to the numeric position υ63 (1σ is made as shown by reference numeral 7, eg, the fourth bit 1) is determined by roooloooJ. Bit D, l~J) 6
3, the theory (bit IJ that is 1n r l J]
, , JJ 4, I)5, 1. ) 7,
JJ 8. ..., D62 7 power [doku1 ('shi, its addition gi'') is expressed as a binary value, and each digit is a bit S (] ~ S5 of the check code.A program that is easy to write. Data 1 → 1 to 1163 and read i
When the taken D l a to iJ f'i 3 a match, (the check codes S to S5 and check codes 5Oa to 85a match.Program data L) l to 1) When one bit out of 63 is mistakenly used as program data Dla-D63a (rd, check), the code S O~S 5 and 5Q
a-S5a [Direct is different. When the difference between the check codes So to S5 written at this time and the check codes SQa to S5a read out is calculated, the difference is determined by the read program data I) l a -D'' (33
3-Respond to the complaint about the incorrect bit of a. This widens the bit that is on f + A (contrary to the vertical logic l! ii j direct) and presses F1 g V output A n fc bu Y1 g D / l / I) la ~IJ53a f into the correct 1 direct. be able to.

」−述の”Jイ/1iji lり11で6寸、パリティ
チェックAPは、ブ11グラムデーク1)1〜J)63
にノ占ついて作成さtl、、rトたバリ・アイ・f−ニ
ックA、 P I)は読出された。・ロクラムデ゛−グ
1)1ル〜IJ 63i1 Iff、1ついテ1乍成ざ
t%1cけれども、本光明の曲の火ノ1弓リレ1]とし
て、パリアイチェックA Pはゾログラムラ−−グiJ
 l〜1)63およびチェックU −1:SO〜F35
 k’fニノ1、ついて作成ざ111、このとぎバリテ
rチェ゛ンクA 1.’ b fよフ。
”-mentioned “Ji/1iji l 11 and 6 sun, parity check AP is bu 11 grams deku 1) 1 to J) 63
The tl, rt, and bali eye f-nik A, PI) created on the basis of the divination were read out.・Rokulam Dig 1) 1 Ru ~ IJ 63i 1 If, 1 Te 1 will be formed t% 1c, but as Honkomyo's song Fire 1 Bow Lire 1], Paris Eye Check AP is Zologram Rag. iJ
l~1)63 and check U-1:SO~F35
k'f Nino 1, then created 111, this time Variter Check A 1. ' b f yo f.

1コグラムデータD l a〜D (i 3ルとチェッ
クコードS Oa〜8521に」1(づいて作j戊され
てもよい。
1. Cogram data D l a ~ D (i 3 and check code S Oa ~ 8521) may then be created.

4、図面の1)ij 、+14な(況明:′4シ11ン
I fi本全1す1の−−)41イロ例のブLゴツク1
゛4、第2図はメモリ2 、 ;’3に関連する自答の
t’l’7成栄示1−図、第314はL功作栄1.νl
z明づ−る/Cめのフロー−た−\1−ト、第4図はチ
ェックコードS □〜S5,1iQl)〜S51〕の作
皇ン手M’j企示す図である。
4. Drawing 1) ij, +14 (Situation: '4, 11, 1, 1, 1 -) 41 examples of block 1
゛4, Figure 2 is memory 2, ;'3 self-answer t'l'7 success display 1-Figure, 314 is L gong work Rong 1. νl
Figure 4 is a diagram illustrating a method for creating check codes S□~S5, 1iQl)~S51].

■・・・処理1田路、2・・・リートオンリメ七り、3
・・・ランダムアクセスメモリ、4・メモリ、5・・・
エラー検出回路、j)1〜I)6j・す)″込丑れでい
るプロ’/うA 7’−夕、D l a〜JJ 631
し・・読出されたプログラムテーク、SO〜S5・・・
(1−)込せしているチェノ9 ’:l −)−1S 
Q +i〜S5a・・・、ノε出さt’したチェックコ
ート、’−’ 0 ’ 〜S5’ ・・・jijj :
’;:1L テQ: ラn fCチェックコード、AP
・・・11;込7Fしだパリティチェック、jLP+↓
・・・読出ざね、たパリティチェック、AI’ b 、
、演算されて併らnたパリティチェック代りp入   
リf卯士 曲一段圭一部第1図 第2図 第3図 逗常勉理耗竹 So 515253 S455
■...Processing 1 Taji, 2...Leat only Me Shichiri, 3
・・・Random access memory, 4・Memory, 5...
Error detection circuit, j)1~I)6j・su)''included pro'/UA 7'-Yu, D l a~JJ 631
...The read program take, SO~S5...
(1-) Contained Cheno 9':l-)-1S
Q +i~S5a..., check coat with ε exposed t', '-'0'~S5'...jijj:
';:1L TeQ: Run fC check code, AP
...11; Includes 7F Shida parity check, jLP+↓
...Reading error, parity check, AI' b,
, calculated and combined n parity check instead of p
Reif Ushi Song 1st Dan Kei Part 1st Figure 2nd Figure 3 Gourmet Study Risatake So 515253 S455

Claims (1)

【特許請求の範囲】[Claims] メモリからフ”11〃ラムデークとチェックコードとパ
リディチェックとを読出し、プロクラムデータに基づい
て点(リヨ用チェックコード?作り、読出されたチェッ
クコードと点(す1月」ナエ゛ンクコートとの論畑処i
J+! *付ない、少なくとも〕”iffタラムデーク
に基づいて点((1工用パリティチェック’t: (’
IEす、jj”L出さtl、タハリティナエツクと点4
・ハ用バリディナエツクと2比11咬し、パリティチェ
ックが不一致であるとき、iii記論理処しji!結果
にjI(づいて貌出さnたプロクラムデータを正しい直
に訂正3−ること?特徴とするプログラムデータのチェ
ックカ′θモ。
Read out the frame data, check code, and parity check from the memory, create a point (return check code?) based on the program data, and compare the read check code and point (1 month) with the new link code. Field treatment i
J+! *Not attached, at least] "If the point is based on the taram data ((1 parity check 't: ('
IE, jj”L out tl, Tahariti Naek and point 4
・When the parity check is inconsistent with the validity check for H, the iii memory logic is processed. A program data checking method characterized by correcting the program data that appears as a result.
JP58066543A 1983-04-14 1983-04-14 Method for checking program data Pending JPS59191200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58066543A JPS59191200A (en) 1983-04-14 1983-04-14 Method for checking program data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58066543A JPS59191200A (en) 1983-04-14 1983-04-14 Method for checking program data

Publications (1)

Publication Number Publication Date
JPS59191200A true JPS59191200A (en) 1984-10-30

Family

ID=13318918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58066543A Pending JPS59191200A (en) 1983-04-14 1983-04-14 Method for checking program data

Country Status (1)

Country Link
JP (1) JPS59191200A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577097A (en) * 1978-12-01 1980-06-10 Hitachi Ltd Memory unit
JPS57180000A (en) * 1981-04-30 1982-11-05 Oki Electric Ind Co Ltd Main storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577097A (en) * 1978-12-01 1980-06-10 Hitachi Ltd Memory unit
JPS57180000A (en) * 1981-04-30 1982-11-05 Oki Electric Ind Co Ltd Main storage device

Similar Documents

Publication Publication Date Title
US4345328A (en) ECC Check bit generation using through checking parity bits
JPS62501047A (en) Error detection and correction system
JPS63115239A (en) Error inspection/correction circuit
JPH01316041A (en) Method of detecting error in binary-encoded information and circuit storing binary-encoded information
CN103283149B (en) For the treatment of the apparatus and method of data element sequence
JPS59191200A (en) Method for checking program data
CN105260256B (en) A kind of fault detect of duplication redundancy streamline and backing method
WO2021088403A1 (en) Data error-correction method and apparatus, device, and readable storage medium
CN105138412B (en) The hybrid error correction apparatus and method of embedded microprocessor cache
WO2023124006A1 (en) Spiking neuron reinforcing circuit and reinforcing method
JPS6158041A (en) Microinstruction execution control system
RU204275U1 (en) FAIL-SAFE PROCESSOR WITH ERROR CORRECTION IN THE DATA BYTE
JPS62194745A (en) Error correction circuit
CN112965854B (en) Method, system and equipment for improving reliability of convolutional neural network
JPS63168734A (en) Error detecting and correcting method for digital computer
CN110096384B (en) High-reliability aerospace data and intermediate variable protection method
JPS63167500A (en) Semiconductor memory device
Khan et al. Tolerating Soft Errors using Enhanced Matrix Code
JPS60142747A (en) Instruction execution control system
JPS5853786B2 (en) vector register
JPS58172760A (en) Error recovery system of control memory
JPS59229799A (en) Memory device
RAJAMOULI et al. High Speed Low-Complexity Butterfly Formed Weight Accumulator Based Architecture for Matching of Data Encoded With Systematic Error-Correcting Codes
JPH0287398A (en) Storage device
Lee et al. A new genetic design for error correcting code for power minimization