JPS59190704A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS59190704A JPS59190704A JP58066167A JP6616783A JPS59190704A JP S59190704 A JPS59190704 A JP S59190704A JP 58066167 A JP58066167 A JP 58066167A JP 6616783 A JP6616783 A JP 6616783A JP S59190704 A JPS59190704 A JP S59190704A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- muting control
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特にそのミューティング制
御に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and particularly to muting control thereof.
テープレコーダの再生出力に対するミューティング制御
は、オーディオ出力を取出す最終パワー増幅段で行う場
合が多いが、その前段の増幅器からライン出力を取出す
とき、そのライン出力はミューティング制御前のものと
なる。そこで、磁気ヘッドに接続された前置増幅段にミ
ューティング制御を行った場合、選曲信号等ミューティ
ング制御を必要としない信号の取出しに不都合を生じる
ことになる。Muting control on the playback output of a tape recorder is often performed at the final power amplification stage that takes out the audio output, but when the line output is taken out from the amplifier at the previous stage, the line output is the one before the muting control. Therefore, if muting control is applied to the preamplification stage connected to the magnetic head, it will be inconvenient to take out signals that do not require muting control, such as music selection signals.
この発明は、信号増幅のための増幅器の後段部において
、ミューティング制御後の信号と、ミューティング制御
前の信号とを取出し可能にした増幅回路の提供を目的と
ず′る。The object of the present invention is to provide an amplifier circuit that can take out a signal after muting control and a signal before muting control in a subsequent stage of an amplifier for signal amplification.
この発明は、信号源からの入力信号を増幅する増幅器の
出力側に、その増幅出力を外部に取出すように構成する
とともに、その増幅出力にミューティング制御を施すバ
ッファ回路を設置したことを特徴とする。The present invention is characterized in that the output side of an amplifier that amplifies an input signal from a signal source is configured to output the amplified output to the outside, and a buffer circuit is installed to perform muting control on the amplified output. do.
以下、この発明を図面に示した実施例を参照して詳細に
説明する。Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
第1図はこの発明の増幅回路の実施例を示している。図
において、入力端子2には磁気ヘッド等の信号源から増
幅すべき入力信号が与えられ、増幅器4は信号源から直
接信号が与えられる前置増幅器を構成している。この増
幅器4の出力側にはミューティング制御を伴わない増幅
出力を取出すための出力端子6が形成されているととも
に、その増幅出力にミューティング制御を行うためのハ
ソファ回路8が設置されている。このハソファ回路8に
は、利得1の増幅器とともに、その増幅動作を制御して
ミューティング制御を行うミューティング制御回路が設
置されている。ハソファ回路8には制御入力を与える制
御入力端子IOが形成され、ミューティング制御後の出
力は出力端子12から取出されるように成っ”ζいる。FIG. 1 shows an embodiment of the amplifier circuit of the present invention. In the figure, an input terminal 2 is supplied with an input signal to be amplified from a signal source such as a magnetic head, and an amplifier 4 constitutes a preamplifier to which a signal is directly supplied from the signal source. An output terminal 6 for taking out an amplified output without muting control is formed on the output side of the amplifier 4, and a high frequency circuit 8 for performing muting control on the amplified output is installed. This high frequency circuit 8 is equipped with an amplifier with a gain of 1 and a muting control circuit that controls the amplification operation of the amplifier and performs muting control. A control input terminal IO for providing a control input is formed in the half sofa circuit 8, and an output after muting control is taken out from an output terminal 12.
このような構成によれば、ミューティング制御を必要と
しない信号処理系統には増幅器4の増幅出力V o H
を出力端子6から与えるとともに、ミューティング制御
を必要とする信号処理系統にはハソファ回路8を介して
その出力端子12から増幅出力をV o 2を与えるこ
とができる。従って、このような増幅回路をテープレコ
ーダの再生用回路に設置すれば、出力端子6から選曲信
号等を取出し、出力端子I2からミューティングを必要
とするオーディオ信号を取出すことができる。また、利
得1の増幅器でミューティング制御を行うため、その過
渡時の過渡量、即ちポツプ音の発生を問題とならないレ
ヘルまで抑制することができる。According to such a configuration, the amplified output V o H of the amplifier 4 is used in a signal processing system that does not require muting control.
can be given from the output terminal 6, and an amplified output V o 2 can be given from the output terminal 12 of the signal processing system requiring muting control via the hash sofa circuit 8. Therefore, if such an amplifier circuit is installed in a reproduction circuit of a tape recorder, a music selection signal etc. can be taken out from the output terminal 6, and an audio signal requiring muting can be taken out from the output terminal I2. Furthermore, since muting control is performed using an amplifier with a gain of 1, the amount of transient, ie, generation of pop noise, can be suppressed to a level that does not pose a problem.
第2図は前記増幅回路の具体的な回路を示し、第1図と
同一部分には同一符号を付しである。FIG. 2 shows a specific circuit of the amplifier circuit, and the same parts as in FIG. 1 are given the same reference numerals.
図において、増幅器4は差動増幅器で構成され、この増
幅器の非反転入力端子(ト)に形成された入力端子2と
、直流ハイブス回路14との間には磁気ヘッド16が接
続され、この増幅器4の反転入力端子(−)には、帰還
回路18を介して出力側から増幅出力が帰還されている
とともに、n;1記直流バイアス回路14から直流バイ
アスが4えられている。帰還回路18は抵抗20.22
.24及びコンデンサ26で構成される。また、直流バ
イアス回路14の出力端子28に発生する直流バイアス
出力は、他チャンネルの磁気ヘッド及び増幅器に与えら
れる。In the figure, an amplifier 4 is constituted by a differential amplifier, and a magnetic head 16 is connected between an input terminal 2 formed as a non-inverting input terminal (G) of this amplifier and a DC Hibs circuit 14. The amplified output is fed back from the output side via the feedback circuit 18 to the inverting input terminal (-) of 4, and a DC bias is supplied from the n;1 DC bias circuit 14. Feedback circuit 18 is resistor 20.22
.. 24 and a capacitor 26. Further, the DC bias output generated at the output terminal 28 of the DC bias circuit 14 is given to the magnetic heads and amplifiers of other channels.
また、ハソファ回路8には、利得1の増幅器30ととも
に、その増幅動作を制御してミューティング制御を行う
ミューティング制御回路32が設置されている。即ち、
増幅器30にはエミッタを共通にして差動増幅器を構成
する一対のトランジスタ34.36が設置され、このト
ランジスタ34.36のエミッタには動作電流を規制す
るトランジスタ38のコレクタを接続し、このトランジ
スタ38のベースにはトランジスタ40のベース及びト
ランジスタ420ベース・コレクタが共通に接続され、
各トランジスタ38.40.42のエミッタは、接地(
GND)される基準電位端子44が形成された基準電位
ラインに接続されている。Further, the high frequency circuit 8 is provided with an amplifier 30 with a gain of 1 and a muting control circuit 32 that controls the amplification operation of the amplifier 30 and performs muting control. That is,
The amplifier 30 is equipped with a pair of transistors 34 and 36 that have common emitters and constitute a differential amplifier.The emitters of the transistors 34 and 36 are connected to the collector of a transistor 38 that regulates the operating current. The base of the transistor 40 and the base/collector of the transistor 420 are commonly connected to the base of the transistor 40,
The emitter of each transistor 38.40.42 is connected to ground (
A reference potential terminal 44 (GND) is connected to the formed reference potential line.
トランジスタ42.のベース・コレクタと電源端子46
から電源電圧Vccが与えられる電源ラインとの間には
、定電流源48が接続されている。1−ランジスタ42
とトランジスタ38又はトランジスタ40とは電流反転
回路を構成し、定電流源48から与えられる定電流がト
ランジスタ42.38から成る電流反転回路を介してト
ランジスタ34.36の動作電流となり、また、同様に
電流反転回路を構成したトランジスタ40のコレクタに
形成された出力端子50から他のチャンネルの増幅器に
動作電流が与えられる。Transistor 42. base collector and power terminal 46
A constant current source 48 is connected between the power supply line and the power supply line to which the power supply voltage Vcc is applied. 1-ransistor 42
and the transistor 38 or the transistor 40 constitute a current inversion circuit, and the constant current supplied from the constant current source 48 becomes the operating current of the transistor 34.36 through the current inversion circuit consisting of the transistor 42.38. An operating current is supplied to the amplifiers of other channels from an output terminal 50 formed at the collector of the transistor 40 constituting the current inversion circuit.
各トランジスタ34.36の出力はそのコレクタから取
出され、コレクタと電源ラインとの間にはベース・コレ
クタを共通にしてダイオードに構成されたトランジスタ
52.54がエミッタを電源ライン側にして接続されて
いる。1−ランジスタ52.54のベース・コレクタに
はトランジスタ56.58のベースが共通に接続され、
各トランジスタ56.58のエミッタは共通に電源ライ
ンに接続されている。トランジスタ52とトランジスタ
56、トランジスタ54とトランジスタ58とは共に電
流反転回路を構成している。トランジスタ58.56の
コレクタと基準電位ラインとの間には、トランジスタ6
0.62が接続され、l・ランジスタロ0のベース・コ
レクタとトランジスタ62のベースは共通に接続されて
電流反転回路を構成している。トランジスタ56.62
のコレクタには出力端子12が形成されているとともに
、この出力点には前記トランジスタ36のベースが接続
され、増幅器30は全帰還増幅器を構成している。また
、トランジスタ36のベースは抵抗63を介して直流バ
イアス回路14に接続されている。The output of each transistor 34, 36 is taken out from its collector, and transistors 52, 54, which are configured as diodes and have a common base and collector, are connected between the collector and the power supply line with their emitters facing the power supply line. There is. 1- The bases of transistors 56.58 are commonly connected to the base and collector of transistors 52.54,
The emitters of each transistor 56, 58 are commonly connected to a power supply line. The transistor 52 and the transistor 56, and the transistor 54 and the transistor 58 together constitute a current inversion circuit. A transistor 6 is connected between the collector of the transistor 58, 56 and the reference potential line.
0.62 are connected, and the base and collector of l. transistor 56.62
An output terminal 12 is formed at the collector of the amplifier 30, and the base of the transistor 36 is connected to this output point, so that the amplifier 30 constitutes a full feedback amplifier. Further, the base of the transistor 36 is connected to the DC bias circuit 14 via a resistor 63.
そして、この増幅器30のトランジスタ42のコレクタ
・エミッタ間には、ミューティング制御回路32のトラ
ンジスタ64がエミッタを基準電位点側にして接続され
、そのベースには抵抗66を介して制御入力端子10が
形成されている。この実施例の場合、制御入力端子10
と電源ラインとの間にはミューティングの切換えを行う
ためのスイッチ68が接続されている。A transistor 64 of the muting control circuit 32 is connected between the collector and emitter of the transistor 42 of the amplifier 30 with the emitter facing the reference potential point, and the control input terminal 10 is connected to the base of the transistor 64 via a resistor 66. It is formed. In this embodiment, the control input terminal 10
A switch 68 for switching muting is connected between the power line and the power supply line.
以上の構成に基づき、その動作を説明する。スイッチ6
8が開いている場合、磁気ヘッド16から再生信号が増
幅器4に与えられ、その増幅出力Vol は出力端子6
からミューティング制御を伴わない信号として取出され
るとともに、バッファ回路8に与えられ、その増幅器3
0を介して出力端子12から取出すことができる。この
場合、スイッチ68が開いているので、出力端子12に
発生ずる増幅出力’J o 2は増幅器30の利得lに
より出力端子6の出力Volと同レベルの信号と成って
いる。The operation will be explained based on the above configuration. switch 6
8 is open, the reproduction signal is given from the magnetic head 16 to the amplifier 4, and its amplified output Vol is sent to the output terminal 6.
is extracted as a signal without muting control from
It can be taken out from the output terminal 12 via 0. In this case, since the switch 68 is open, the amplified output 'J o 2 generated at the output terminal 12 becomes a signal at the same level as the output Vol at the output terminal 6 due to the gain l of the amplifier 30.
次に、スイッチ68を閉した場合、制御入力端子10に
は電源電圧Vccが印加され、トランジスクロ4は導通
状態になる。この結果、トランジスタ42のベース・コ
レクタとエミッタとの間がトランジスタ64の導通で短
絡され、トランジスタ34.36の動作電流が遮断され
、その増幅動作が解除される。即ち、出力端子12の出
力は無信号状態となる。この場合、増幅器30の動作が
停止しても、出力端子12が抵抗63を介してバイアス
回路14に接続されていることから直流電位が一定であ
り、また、増幅器30の利得が1であるため、切換えに
伴う過渡音部ちポツプ音の発生を抑制できる。Next, when the switch 68 is closed, the power supply voltage Vcc is applied to the control input terminal 10, and the transistor 4 becomes conductive. As a result, the base-collector and emitter of the transistor 42 are short-circuited by the conduction of the transistor 64, the operating current of the transistors 34 and 36 is cut off, and the amplification operation thereof is canceled. That is, the output of the output terminal 12 is in a no-signal state. In this case, even if the operation of the amplifier 30 stops, the DC potential remains constant because the output terminal 12 is connected to the bias circuit 14 via the resistor 63, and the gain of the amplifier 30 is 1, so , it is possible to suppress the generation of transient pop noises associated with switching.
また、ミューティング制御において、ミューティング時
の出力インピーダンスは、抵抗63の抵抗値で自由に設
定することができる。さらに、複数入力の増幅系統に対
しては、ミューティング制御回路32、定電流源48及
びトランジスタ42を共通に構成し、制御入力端子10
を共通に形成して直流的にミューティング制御を同時に
行うことができる。Further, in the muting control, the output impedance during muting can be freely set by the resistance value of the resistor 63. Furthermore, for an amplification system with multiple inputs, the muting control circuit 32, constant current source 48, and transistor 42 are commonly configured, and the control input terminal 10
By forming these in common, muting control can be performed simultaneously using direct current.
また、第3図はこの発明の他の実施例を示し、この実施
例の増幅回路には、一対の増幅器4A、4Bが形成され
るとともに、この増幅器4A、4Bに対応してバッファ
回路8A、8Bが設置されている。各増幅器4A、4B
の入力端子2A、2Bには個別に信号源から入力信号が
与えられ、ミューティング信号出力は、バッファ回路8
A、8Bの各出力端子12A、12Bから取出される。Further, FIG. 3 shows another embodiment of the present invention, and the amplifier circuit of this embodiment includes a pair of amplifiers 4A and 4B, and corresponding to the amplifiers 4A and 4B, a buffer circuit 8A, 8B is installed. Each amplifier 4A, 4B
Input signals are individually given to the input terminals 2A and 2B from the signal source, and the muting signal output is sent to the buffer circuit 8.
A, 8B output terminals 12A, 12B respectively.
そして、ミューティング制御を必要としない増幅出力を
合成して取出す場合には、各増幅器4A、4Bの出力イ
ンピーダンスを低く設定し、各出力端子に抵抗70.7
2を介して共通に出力端子74を形成し、この出力端子
74から選曲信号等のミューティングを必要としない信
号を合成して取出すことができる。When combining and extracting amplified outputs that do not require muting control, the output impedance of each amplifier 4A and 4B is set low, and a resistor 70.7 is connected to each output terminal.
2, an output terminal 74 is formed in common, and signals that do not require muting, such as music selection signals, can be synthesized and taken out from this output terminal 74.
なお、実施例ではテープレコーダの前置増幅部を例に取
って説明したが、この発明は各種の信号源から与えられ
る信号の増幅に用いることができる。Although the embodiment has been described by taking the preamplifier section of a tape recorder as an example, the present invention can be used to amplify signals provided from various signal sources.
以上説明したようにこの発明によれば、増幅器の出力側
にバッファ回路を設置し、このバッファ回路でミューテ
ィング制御を行うようにしたので、増幅器からミューテ
ィングを必要としていない信号を、バッファ回路からミ
ュ−ティング信号出力を選択的に取出すことができ、し
かもミューティング制御に伴う過渡者を問題とならない
レベルまで十分に低く抑制することができる。As explained above, according to the present invention, a buffer circuit is installed on the output side of an amplifier, and muting control is performed by this buffer circuit, so that a signal that does not require muting is transferred from the amplifier from the buffer circuit. The muting signal output can be selectively taken out, and transients associated with muting control can be suppressed to a sufficiently low level that they do not pose a problem.
第1図はこの発明の増幅回路の実施例を示すブロック図
、第2図及び第3図はこの発明の他の実施例を示す回路
図である。
4・・・増幅器、8・・・バッファ回路。FIG. 1 is a block diagram showing an embodiment of an amplifier circuit of the invention, and FIGS. 2 and 3 are circuit diagrams showing other embodiments of the invention. 4...Amplifier, 8...Buffer circuit.
Claims (1)
の増幅出力を外部に取出すように構成するとともに、そ
の増幅出力にミニ−ティング制御を施すバッファ回路を
設置したことを特徴とする増幅回路。An amplifier circuit characterized in that a buffer circuit is installed on the output side of an amplifier that amplifies an input signal from a signal source so that the amplified output is taken out to the outside, and that performs minting control on the amplified output. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066167A JPS59190704A (en) | 1983-04-13 | 1983-04-13 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066167A JPS59190704A (en) | 1983-04-13 | 1983-04-13 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59190704A true JPS59190704A (en) | 1984-10-29 |
JPH0427726B2 JPH0427726B2 (en) | 1992-05-12 |
Family
ID=13308017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58066167A Granted JPS59190704A (en) | 1983-04-13 | 1983-04-13 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59190704A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11731792B2 (en) | 2018-09-26 | 2023-08-22 | Dexterity, Inc. | Kitting machine |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5791326U (en) * | 1980-11-21 | 1982-06-05 |
-
1983
- 1983-04-13 JP JP58066167A patent/JPS59190704A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5791326U (en) * | 1980-11-21 | 1982-06-05 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11731792B2 (en) | 2018-09-26 | 2023-08-22 | Dexterity, Inc. | Kitting machine |
Also Published As
Publication number | Publication date |
---|---|
JPH0427726B2 (en) | 1992-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3347359B2 (en) | Output buffer amplifier | |
US4835489A (en) | Single-ended, feed-forward gain stage | |
US4596958A (en) | Differential common base amplifier with feed forward circuit | |
JPH021401B2 (en) | ||
US9917553B2 (en) | Low distortion output stage for audio amplifiers | |
US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
JPS59190704A (en) | Amplifier circuit | |
EP0156410A1 (en) | Amplifier arrangement | |
GB1529175A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
US4015214A (en) | Push-pull amplifier | |
JPS58115930A (en) | Electronic switching amplifier circuit | |
US3995315A (en) | Audio circuit with noise muting feature | |
US3296544A (en) | Transistorized low noise preamplifier having high resistive input impedance and low input capacity | |
JPH082009B2 (en) | Amplifier circuit | |
JP2709984B2 (en) | Audio amplification circuit and audio system | |
JPH0370925B2 (en) | ||
US4746877A (en) | Direct-coupled wideband amplifier | |
JPS5811765B2 (en) | Elephant fukuki | |
JPS6049366B2 (en) | push pull amplifier | |
JP2823867B2 (en) | Variable gain amplifier | |
JP3439253B2 (en) | Recording amplification circuit and magnetic recording device | |
JPS645367Y2 (en) | ||
JPH0135534B2 (en) | ||
JPH0215129B2 (en) | ||
SU1642514A1 (en) | Playback preamplifier |