JPS59188896A - Back-up system of memory information - Google Patents

Back-up system of memory information

Info

Publication number
JPS59188896A
JPS59188896A JP58061550A JP6155083A JPS59188896A JP S59188896 A JPS59188896 A JP S59188896A JP 58061550 A JP58061550 A JP 58061550A JP 6155083 A JP6155083 A JP 6155083A JP S59188896 A JPS59188896 A JP S59188896A
Authority
JP
Japan
Prior art keywords
flag
memory
reset
backup
backup memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58061550A
Other languages
Japanese (ja)
Inventor
Yoshinori Wada
和田 義典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP58061550A priority Critical patent/JPS59188896A/en
Publication of JPS59188896A publication Critical patent/JPS59188896A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/74Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Abstract

PURPOSE:To exclude a detecting circuit for power supply break etc. and to miniaturize a device by holding information assuredly just by providing plural back-up memories. CONSTITUTION:When a back-up memory flag FB is set, the flag FB is reset (process 21) to be prepared for a case where a next interruption signal is produced. Then the output time point data of a timepiece circuit 10 is read (process 22), and a flag F1 is reset (process 23). The time point data is stored (process 24) to a prescribed area of a back-up memory BM1, and the flag F1 is set (process 25). While the similar processes 26-30 are carried out with a back-up memory BM2 if the flag FB is reset. Therefore the flag F1 or F2 is reset while this timer processing PT is performed. Thus a CPU7 is stopped while the F1 of the BM1 or the F2 of the BM2 is kept reset if power failure etc. are generated.

Description

【発明の詳細な説明】 [技術分野] 本発明は、マイクロコンピュータを用いた制御装置にお
いて、主要なメモリ情報を停電等から保護するためのバ
ックアップ方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a backup method for protecting main memory information from power outages and the like in a control device using a microcomputer.

[従来技術] 一般に、ファクシミリ装置のようにマイクロコンピュー
タを用いて動作を制御しているものでは、主要なデータ
例えばよく使う宛先の電話番号等のデータを、バッテリ
でバックアップしたいわゆるバックアップメモリに記憶
して、停電および電源の瞬断(以下、停電等という)が
発生した場合に主要なデータを保護するようにしている
[Prior Art] Generally, in facsimile machines whose operations are controlled using a microcomputer, main data such as frequently used telephone numbers of destinations is stored in a so-called backup memory backed up by a battery. The system protects key data in the event of a power outage or momentary power outage (hereinafter referred to as power outage, etc.).

しかしながら、上記したバックアップメモリに、データ
の読出、書込を行なっているさいに停電等が発生すると
、この停電等が原因して書込/読出信号線上にノイズが
発生し、その結果バックアップメモリの記憶内容が変化
してしまうという不都合を生じる。
However, if a power outage occurs while data is being read or written to the backup memory described above, noise will occur on the write/read signal line due to the power outage, and as a result, the backup memory This causes the inconvenience that the memory contents change.

そこで従来、かかる不都合を解消するため、直流電源回
路の交流電源入力側に電源断検出回路を設け、かつ、直
流電源出力側に、停電等が発生した直後に所定時間電源
電圧を保持するための大容量のコンデンサを接続し、上
記電源断検出回路が停電等を検出した場合には、上記バ
ックアップメモリに所定のデータを退避するとともに、
その後はこのバックアップメモリをアクセスしないよう
にして、バックアップメモリの記憶内容を保護していた
Conventionally, in order to solve this problem, a power failure detection circuit was provided on the AC power input side of the DC power supply circuit, and a power failure detection circuit was installed on the DC power output side to maintain the power supply voltage for a predetermined period of time immediately after a power outage, etc. occurred. When a large-capacity capacitor is connected and the power failure detection circuit detects a power outage, etc., it saves predetermined data to the backup memory, and
After that, this backup memory was prevented from being accessed to protect the contents of the backup memory.

しかしながら、このような従来方式では、電源断検出回
路および大容量のコンデンサが必要であり、その結実装
置の形状が大きくかつ高価であるという問題を生じてい
た。
However, such a conventional method requires a power-off detection circuit and a large-capacity capacitor, and the problem is that the fruiting device is large and expensive.

[目的] 本発明は上述した問題を解決し、小形で安価なバックア
ップ装置を実現できるメモリ情報のバックアップ方式を
提供することを目的とする。
[Objective] It is an object of the present invention to provide a memory information backup method that solves the above-mentioned problems and can realize a compact and inexpensive backup device.

[構成コ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
[Configuration] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明の一実施例に係るファクシミリ装置F
AXを示している。このファクシミリ装置FAXは、バ
ッテリBTから電源を供給された2つのバックアップメ
モリBMI、 8M2によって、電話番号等の主要なデ
ータを保持している。
FIG. 1 shows a facsimile machine F according to an embodiment of the present invention.
It shows AX. This facsimile machine FAX holds main data such as telephone numbers using two backup memories BMI and 8M2 supplied with power from battery BT.

同図において、1は送信原稿を平面走査して光電変換し
、送信画信号を形成するスキャナ、2は記録画像に対応
したドツトパターンを印刷するプリンタおよび3はスキ
ャナ1の出力信号を8ビツトのパラレル信号に変換する
とともに符号圧縮伸張回路(OCR)4の出力をシリア
ル信号に変換してプリンタ2に出力するバッファであり
、符号圧縮伸張回路4はバッファ3から加えられるデー
タを符号化してデータ圧縮しモデム5に出力するととも
に、モデム5から加えられる受信データを復号してデー
タ伸張しバッファ3に出力する。
In the figure, 1 is a scanner that plane-scans a transmitted document and photoelectrically converts it to form a transmitted image signal, 2 is a printer that prints a dot pattern corresponding to a recorded image, and 3 is an 8-bit scanner that converts the output signal of scanner 1 into an 8-bit image signal. This is a buffer that converts the output of the code compression/decompression circuit (OCR) 4 into a serial signal and outputs it to the printer 2 while converting it into a parallel signal.The code compression/decompression circuit 4 encodes the data added from the buffer 3 and compresses the data. At the same time, the received data added from the modem 5 is decoded, data is expanded, and the data is output to the buffer 3.

6は自動ダイアル機能および自動受信機能を備え、電話
回線網等の伝送回線網を制御して伝送路を確立、切断す
る網制御装置(NCLI)、7は上記したスキャナ1.
プリンタ2.バッファ3.符号圧縮伸張回路4.モデム
5および網制御装置6をそれぞれ制御するcpu <中
央処理装置)、8はCPU7が実行するプログラムを記
憶したROM (リード・オンリ・メモリ)、9はCP
L17のワークエリア等をなすRAM (ランダム・ア
クセス・メモ1月、10は時計回路およびSBは上記し
た各要素1〜10.バックアップメモリBMI、 8M
2を接続するシステムバスである。
6 is a network control device (NCLI) that has an automatic dialing function and an automatic reception function and controls a transmission line network such as a telephone line network to establish and disconnect a transmission line; 7 is the above-described scanner 1.
Printer 2. Buffer 3. Code compression/decompression circuit 4. A CPU (central processing unit) that controls the modem 5 and network control device 6 respectively, 8 a ROM (read-only memory) that stores programs executed by the CPU 7, and 9 a CPU
RAM that forms the work area of L17 (Random access memo January, 10 is the clock circuit, and SB is each of the above elements 1 to 10. Backup memory BMI, 8M
This is a system bus that connects 2.

以上の構成で、CPU7は第2図に示したタイマ処理P
Tおよび第3図に示した電源復旧処理PRを行なって情
報をバックアップする。なお、バックアップメモリフラ
グFBは、バックアップメモリBMI、 8M2のいづ
れを選択するかを判断するためのものであり、フラグF
l、 F2は、停電等が発生したのがバックアップメモ
リBMI、 8M2のいづれをアクセスしたときである
J1判断するためのものである。
With the above configuration, the CPU 7 performs the timer processing P shown in FIG.
The power restoration process PR shown in T and FIG. 3 is performed to back up information. Note that the backup memory flag FB is used to determine which of the backup memory BMI and 8M2 to select, and the flag F
1 and F2 are used to determine whether the backup memory BMI or 8M2 was accessed when a power outage or the like occurred.

CPU7はファクシミリ装置FAXの各要素を制御する
とともに、図示しないタイマから1秒毎に出力される割
込信号が加わるとタイマ処理PTを実行する。
The CPU 7 controls each element of the facsimile machine FAX, and executes timer processing PT when an interrupt signal output every second from a timer (not shown) is added.

このタイマ処理PTでは、まず判断20でバックアップ
メモリフラグFBの状態を調べ、このフラグFBがセッ
トされている場合は、次に割込信号が発生した場合に備
えてバックアップメモリフラグFBをリセットしく処理
21)、時計回路10の出力時刻データを読み込み(処
理22)、フラグF1をリセットした(処理23)のち
に、時刻データをバックアップメモリBMIの所定領域
に記憶しく処理24)、フラグF1をセットする(処理
25)。
In this timer processing PT, the state of the backup memory flag FB is first checked in judgment 20, and if this flag FB is set, processing is performed to reset the backup memory flag FB in preparation for the next occurrence of an interrupt signal. 21) After reading the output time data of the clock circuit 10 (process 22) and resetting the flag F1 (process 23), the time data is stored in a predetermined area of the backup memory BMI. Process 24) sets the flag F1. (Process 25).

また、バックアップメモリフラグFBがリセットされて
いる場合、バックアップメモリBM2に係る処理26〜
30を実行する。なお、この処理26〜30は上記した
バックアップメモリBM1に係る一連の処理21〜25
と同じなので説明を省略する。
Furthermore, if the backup memory flag FB is reset, the processes 26 to 26 related to the backup memory BM2
Execute 30. Note that these processes 26 to 30 are a series of processes 21 to 25 related to the backup memory BM1 described above.
Since it is the same as , the explanation will be omitted.

したがって、このタイマ処理PTを実行しているときに
はフラグF1あるいはフラグF2がリセット状態になる
ため、このときに停電等が発生するとバックアップメモ
リBMIのフラグF1あるいはバックアップメモリBM
2のフラグF2がリセット状態のままCPU7が停止す
ることになる。
Therefore, when this timer processing PT is executed, the flag F1 or flag F2 is reset, so if a power outage etc. occurs at this time, the flag F1 of the backup memory BMI or the flag F2 of the backup memory BM is reset.
The CPU 7 will stop with the flag F2 of No. 2 in the reset state.

そこで、電源が復旧した直後にCPU7が行なう電源復
旧処理PRでは、判断312判断32によってフラグF
l、 F2のどれがリセット状態にあるかを調べ、フラ
グF1がリセット状態の場合はバックアップメモリBM
Iをアクセスしたときに停電等が発生しているために時
刻データ以外のバックアップメモリ8M2のデータをバ
ックアップメモリBMIにコピーしてバックアップメモ
リBMIの記憶内容を修正しく処理33)、フラグF1
をセットしく処理34)、バックアップメモリBMIに
記憶した時刻データに対応する表示をプリンタ2に出力
させ(処理35)、停電等の発生時刻をオペレータに通
知する。
Therefore, in the power restoration process PR performed by the CPU 7 immediately after the power is restored, the flag F is determined by the judgment 312.
Check which of the flags F1 and F2 is in the reset state, and if the flag F1 is in the reset state, the backup memory BM
Since a power outage, etc. has occurred when I was accessed, the data in the backup memory 8M2 other than the time data is copied to the backup memory BMI and the stored contents of the backup memory BMI are corrected. 33), flag F1
(process 34), causes the printer 2 to output a display corresponding to the time data stored in the backup memory BMI (process 35), and notifies the operator of the time of occurrence of a power outage, etc.

また、フラグF2がリセットされている場合は、上記し
た処理33〜35と同じでバックアップメモリBM2に
係る処理36〜38を実行し、さらに、フラグFl、 
F2がともにセットされている場合は処理38を実行し
て、停電等が発生した時刻をオペレータに通知する。
Furthermore, if the flag F2 has been reset, processes 36 to 38 related to the backup memory BM2 are executed in the same way as the processes 33 to 35 described above, and furthermore, the flag Fl,
If both F2 are set, processing 38 is executed to notify the operator of the time when a power outage or the like occurred.

なお、上述の割込信号の周期を1秒とした理由は1通常
の停電等では1秒あれば電源電圧が完全に低下した状態
に安定するからであり、電源電圧が不安定な時期にバッ
クアップメモリBMIと8M2をともにアクセスするの
を防止するためである。
The reason why the above-mentioned interrupt signal cycle is set to 1 second is that 1. In the case of a normal power outage, the power supply voltage will stabilize in a completely decreased state in 1 second, so it can be used as a backup when the power supply voltage is unstable. This is to prevent memory BMI and memory 8M2 from being accessed together.

ところで、上記したCPU7はバックアップメモリBM
I、 8M2に電話番号等のデータを記憶するさい、こ
れらのデータに例えばCRCコード(巡回冗長検査コー
ド)、チェックサム、パリティビット等の誤り検出符号
を付加することによって、データの誤り、変動を確実に
検出できるようにしている。
By the way, the CPU 7 mentioned above is a backup memory BM.
When storing data such as telephone numbers in the I, 8M2, errors and fluctuations in the data are prevented by adding error detection codes such as CRC codes (cyclic redundancy check codes), checksums, and parity bits to these data. This ensures reliable detection.

以上の説明では、ファクシミリ装置FAXに本発明を適
用した実施例について述べたが、これに限らず、他の装
置にも本発明を適用することができる。
In the above description, an embodiment in which the present invention is applied to a facsimile machine FAX has been described, but the present invention is not limited to this and can be applied to other devices.

また、上述の実施例はバックアップメモリを2個備えた
場合であるが、個数はこれに限ることはなく、3個以上
の場合でも同様にして本発明を実施できる。
Further, although the above-mentioned embodiment is a case in which two backup memories are provided, the number is not limited to this, and the present invention can be implemented in the same manner even in the case of three or more.

[効果コ 以上説明したように1本発明によればバンクアップメモ
リを複数個備えるだけで確実に情報を保持することがで
き、したがって、電源断検出回路等を特別に必要としな
いので装置を小型化でき、かつ、安価にできるという利
点を得ることができる。
[Effects] As explained above, according to the present invention, information can be reliably retained simply by providing a plurality of bank-up memories.Therefore, since there is no special need for a power-off detection circuit, etc., the device can be made smaller. It has the advantage of being highly flexible and inexpensive.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係るファクシミリ装置を示
すブロック図、第2図はタイマ処理2丁を示すフローチ
ャート、第3図は電源復旧処理PRを示すフローチャー
トである。 7・・・cpu (中央処理装置)、8・・ROM (
リード・オンリ・メモリ)、9   RAM(ランダム
・アクセス・メモ1月、B旧、 8M2  ・バックア
ンプメモリ、BT・・・バッテリ。
FIG. 1 is a block diagram showing a facsimile apparatus according to an embodiment of the present invention, FIG. 2 is a flowchart showing two timer processes, and FIG. 3 is a flowchart showing power restoration processing PR. 7... CPU (central processing unit), 8... ROM (
Read-only memory), 9 RAM (random access memo January, B old, 8M2 ・Back amplifier memory, BT... battery.

Claims (1)

【特許請求の範囲】[Claims] (1)複数のバックアップメモリに同じ情報を記憶し、
このバックアップメモリに記憶した情報を読み書きする
さいには、複数のバックアップメモリのうちアクセスす
るバックアップメモリを所定時間間隔で順次変更するこ
とを特徴としたメモリ情報のバックアップ方式。 (2、特許請求の範囲第1項記載において、上記所定時
間を少なくとも停電が発生してから電源電圧が所定値以
下になるまでの過渡的時間よりも長く設定したことを特
徴とするメモリ情報のバックアップ方式。
(1) Storing the same information in multiple backup memories,
A method for backing up memory information characterized by sequentially changing the backup memory to be accessed from among a plurality of backup memories at predetermined time intervals when reading and writing information stored in the backup memory. (2. In claim 1, the memory information is characterized in that the predetermined time is set to be longer than at least the transient time from when a power outage occurs until the power supply voltage falls below a predetermined value. Backup method.
JP58061550A 1983-04-09 1983-04-09 Back-up system of memory information Pending JPS59188896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58061550A JPS59188896A (en) 1983-04-09 1983-04-09 Back-up system of memory information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58061550A JPS59188896A (en) 1983-04-09 1983-04-09 Back-up system of memory information

Publications (1)

Publication Number Publication Date
JPS59188896A true JPS59188896A (en) 1984-10-26

Family

ID=13174335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58061550A Pending JPS59188896A (en) 1983-04-09 1983-04-09 Back-up system of memory information

Country Status (1)

Country Link
JP (1) JPS59188896A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000808A1 (en) * 1996-06-28 1998-01-08 Sony Corporation Method and device for processing information

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000808A1 (en) * 1996-06-28 1998-01-08 Sony Corporation Method and device for processing information
US6662286B2 (en) 1996-06-28 2003-12-09 Sony Corporation Information processing method and information processing apparatus
US7437526B2 (en) 1996-06-28 2008-10-14 Sony Corporation Information processing method and apparatus having data locations accessible by different devices in accordance with different permissions
US7752406B2 (en) 1996-06-28 2010-07-06 Sony Corporation Information processing method and information processing apparatus having data locations accessible by different devices in accordance with different permissions

Similar Documents

Publication Publication Date Title
US6233108B1 (en) Storage device with the ability to check for defects in same
US4375664A (en) Apparatus for detecting, correcting and logging single bit memory read errors using syndrome generating and decoding circuitry
JP3171758B2 (en) Facsimile machine
JP2004152194A (en) Memory data protection method
JPS59188896A (en) Back-up system of memory information
JPH0998247A (en) Facsimile equipment
JPH03111928A (en) Substitutive system for storage device
JPH0337349B2 (en)
JPH02192359A (en) Facsimile equipment
JP3697978B2 (en) Memory control device
JPH06261593A (en) Motor control device
JPH04169945A (en) File restoring method
JPH08153045A (en) Memory control circuit
JP3136996B2 (en) Storage device
JPH02245954A (en) Semiconductor storage device
JP3576839B2 (en) Communication terminal device and communication terminal control method
JPS61103252A (en) Memory device for fault analysis
JPH11222365A (en) Elevator control device
JPH01129553A (en) Communication retrial system
JPS61160106A (en) Sequence control device
JPH0233179B2 (en)
JPH0434632A (en) Memory system
JPH02234565A (en) Facsimile equipment
JPS6051045A (en) Facsimile store and forward switching device
JPH0365743A (en) Fault finding method for main storage device