JPS59184533A - 3−5族化合物半導体結晶の処理方法 - Google Patents

3−5族化合物半導体結晶の処理方法

Info

Publication number
JPS59184533A
JPS59184533A JP5792983A JP5792983A JPS59184533A JP S59184533 A JPS59184533 A JP S59184533A JP 5792983 A JP5792983 A JP 5792983A JP 5792983 A JP5792983 A JP 5792983A JP S59184533 A JPS59184533 A JP S59184533A
Authority
JP
Japan
Prior art keywords
pressure
semiconductor
crystal
filler
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5792983A
Other languages
English (en)
Inventor
Akira Mita
三田 陽
Noriaki Tsukada
塚田 紀昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP5792983A priority Critical patent/JPS59184533A/ja
Publication of JPS59184533A publication Critical patent/JPS59184533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は■−v族化合物半導体結晶の電気的特性を改
善する処理方法に関する。
□  近年高速デジタル通信ならびに演算に関する需要
の顕著な増大に鑑み、従来のシリコン大規模集積回路に
代って、ガリウム砒素(GaAg)をはじめとする化合
物半導体を基板結晶とした集積回路に対して、高速性、
低消費電力性などにより関心が向けられている。かかる
化合物半導体集積回路は通常半絶縁性の基板結晶の上に
イオン注入法などの手段によって多数の電界効果 −− 型トランシスター(FET)並びに抵抗、其の他の回路
素子を構成したものである。この化合物半導体集積回路
が所期の性能を充分発揮し得るためには基板結晶に活性
領域を形成したとき、その領域中の自由担体(電子)の
易動度が充分に高く且つ素子相互間の絶縁性が充分高い
ことが必要とされる。
これまで高い絶縁性を得るため、GaAs結晶の場合、
結晶全体に亘ってクロム原子を1四程度含有せしめるこ
とが一般に行なわれていたが、この方法では電子の易動
度を高くすることが困難であるだけでなく、アニールな
どの熱処理の最中にりpム原子の拡散によって再分布を
生じ、結果的に形成するGaAt FFtT集積回路特
性の不均一が生じることを避けられなかった。このよう
な見地から、最近ではクロム原子を添加しない、いわゆ
るノンドープ半絶縁性GaAg基板結晶に関心が向けら
れているが、この場合も半絶縁性の発生機構に未だ明ら
かでない部分があるためζ意図的に基板の電導度を制御
することが容−3− 易に行うことができず、また空間的に性状が均一でなく
 、GaAs FET集積回路の特性に不均一性がしば
しば生ずる欠点は依然解消されるに到 ″らなかった。
また従来、直接イオン注入によってFFt’I’集積回
路を形成し得る半絶縁性を持つGαA8基板結晶は液体
封止引き上げ法(IJO法)によって製造されたものだ
けが用い得、其の他の方法、例えば分子線成長法(MB
E法)、気相成長法(■PE法)、液相成長法(I、P
E法)によっては純度が高く、従って高い易動度を持ち
、しかも極めて高い均一性を有する結晶が得られるに拘
らず、半絶縁性を示す結晶が得られず、GaAs FE
T集積回路用基板結晶として利用することはできなかっ
た。
この発明の目的は半導体的電導特性を示す■−V族化合
物半導体、或は半絶縁性が部分的に不均一な■−v族化
合物半導体の電気的特性を改善し、全体を半絶縁性とす
る化合物半導体結晶の処理方法を提供することにある。
上記目的を達成するため、この発明の方法は上述の如き
全体成るいは一部が半導体的電導特性を有する■−v族
化合物牛導体結晶に300℃以上の温度下で100Kf
/I!以上のほぼ等方的圧力を印加する。その結果、結
晶の半絶縁性の原因となる格子欠陥が顕著に増大し、部
分的に半導体性である領域を有する結晶の全面が均一な
半絶縁性を示すようになるだけでなく、全体が半導体性
電気伝導を示す多くの結晶においても、その全面が半絶
縁性電導を示すようになる。
先ず本発明の基本原理を明らかにするため、GtLAl
lをはじめとする■−v族化合物半導体の半絶縁性電導
特性について説明する。
高純度の原料からLEO法、MBE法、VPE法などで
製造したGaA s結晶の電導度及び電導型は0、S(
などの残留不純物の置皿らびに化学量論的組成によって
決定される。半絶縁性に関係のある僅かに麺が過剰であ
るGaAx結晶中においては、2種類の格子欠陥、[有
]空格子点(VGQ )とh逆格子点原子(Asaa 
)が存在し、前者が浅−&− いアクセプタ準位を持つのに対し、後者は深いドナー準
位を有している。半絶縁性GaAs結晶を得るためには
、後者のA8aa濃度を高くし、残留する浅い不純物に
起因する自由担体を深い準位によって完全に補償するこ
とが必要とされる。結晶中におけるV6a g As6
(xの相対的な濃度は次の反応式(1)によって決定さ
れる。式中、Ga G、は伽格子点にある通常の龜原子
である。
2・vGa十龜AjPA8G、+GaG、・・・・・・
・(1)上記の反応は体積減少を伴うため圧力の印加に
よって右方へ移動する。この間のエネルギー的関係は式
(2)の如< Gibbsの自由エネルギーによって表
わすことができる。
G=]1fvNv +EANA −RTln((Nx 
−Ni) I/1’Jv INh I) +PΔV・・
・・佛・・(2) 式中、:By 、 EAはVaa e AsGaの形成
エネルギー、N、、NAは両者の数、NXは化学量論的
組成からのずれ、即ち、N、 = 2Nム+Nv、ΔV
体積変 6− 化、即ち、ΔV =MaahB・Nv/2ρNAV (
MaahB  はGaA8の分子量、ρはGaAsの比
重、NAvはアボガドロ数)を表す。
平衡条件、aG/aNv=o、カラ式(3) (D H
係カ得られる。
NA (NX −NA)/Nv” =ewp ((2E
v −EA)7/’RT+Maaム8P/PRT ) 
    ” ” ” ” ” ” ” ” ”  (3
)po==ρ几T/Moαム8は数値的に500 Kg
lal程度の値をとるため、本来AJOα濃度の少ない
MBE法、VPID法による結晶において、圧力印加に
よりA#GQの濃度を増大せしめて半絶縁性結晶となし
、またしばしば部分的に半絶縁性でない部分を生成する
傾向を示すLFiO法による結晶においても全体を均一
な半絶縁性に改善することができる。
次にこの発明を添付の図面に示した一実施例により説明
する。第1図に示すように、上型3と下型ダとから成る
加圧装置において、下型ダの空間部分−に電気的特性を
改善するための■−V族化合物半導体片lとその周囲に
加温時に−7− 流動性を示す充填剤Sを入れ、空間コ内部の充填剤の隙
間を璧素、アルゴン等の不活性ガスで置換した後に、全
体を加熱しながら(加熱装置は図示せず)、上型3を下
型グの空間部に挿入、下降し、充填剤を介して半導体片
/に等方的な圧力が印加されるように加圧する。
圧力印加は常温において行っても成る程度の効果はある
が、半導体片の破損を防止し、転位の発生を避け、原子
の運動を促進するため300℃以上で行うことが有利で
ある。加熱温度に特に上限はなく、化合物半導体の分解
しない温度範囲であれば良い。加熱と加圧の関係は第2
図に示すように先ず全体を所定温度に加熱し即ち、半導
体結晶の内部まで加熱した後(曲線α)、加圧を開始す
る(曲線b)。加熱温度を一定として所定時間加圧した
後に加熱温度を下げ、しかる後に圧力を除去する。圧力
除去を500℃以上の温度において行うとh原子が移動
し、式(1)の逆反応が起り、効果が減殺することもあ
るので、上述の如く、加熱温度を下げた後に圧力を除去
するのが好ましい。
印加する圧力は上述の効果を期待するためには少くとも
100隔勺以上は必要であり、500階包程度において
顕著な効果が期待できる。圧力効果は勿論高い方が有利
であるが10 tαn/d以上の圧力では効果は飽和す
る傾向を示す。圧力の印加方法は一軸性圧力より等方的
圧力の方が効果があり、側面が開放されている単なる上
下方向よりの圧縮による塑性変形では効果が少ない。
このため、半導体結晶の周囲は加温することにより流動
性を示す充填剤を充填し、加圧することにより等方的圧
力が得られる。即ち、半導体の6面にほぼ均等な圧力が
印加される。具体的な一例を挙げると、錫、鉛などの低
融点金属で半導体結晶を包み、更にその周囲には粉末状
の窒化ボロンを充填した後に加圧することにより、加圧
時の充填剤の漏洩を防止し、半導体の局部的な加圧によ
る破損を回避することができ、充分に等方的な圧力で加
圧することができる。加圧時間は印加する圧力、加熱温
度などにより決 9一 定すべきであるが、30分から1時間の範囲が適当であ
る。
本発明の処理対象となる半導体としては、中性またはM
過剰の半導体的電導特性を示すGa1ss単結晶が挙げ
られるが、GaAs単結晶のみならず、V族元素が深い
二重ドナーを形成して半絶縁性を生ずる特性を有する他
の■−v族化合物半導体、例えばGaPについても同様
な効果が見られる。
処理する半導体の形状はウェハーとする前の塊り、ウェ
ハーのいずれでも良いが、本発明による圧力処理は常圧
下における500℃またはそれ以上の加熱によって消え
る傾向を有しているため、例えばイオン注入後のアニー
ル処理などより高温の熱処理を必要とする場合は、加圧
処理以前に行っておく必要がある。
また、図示の加圧装置は単なる一例であって、半導体に
充分な等方的圧力を印加し得るものであれば、どのよう
な構造のものでも用いることができる。
io− この発明は上記の説明で明らかなように、全体或は部分
的に半導体的電導特性を示す単結晶に対して加熱、加圧
処理を行うことによって全体を均一な半絶縁性とするこ
とが可能となるので■−v族化合物半導体結晶の大規模
集積回路の基板へ適用するとき、性能並びに信頼性を向
上することができる。
【図面の簡単な説明】
第1図は本発明の方法を実施するための加圧装置の一実
施例を示す説明図、第2図は半導体に与える温度及び圧
力の履歴曲線である。 l・・・半導体結晶、3.’l・・・加圧装置、り・・
・充填剤。

Claims (1)

    【特許請求の範囲】
  1. ■−v族化合物半導体結晶を300℃以上の温度下で1
    00役−以上のほぼ等方的圧力を印加することを特徴と
    する■−v族化合物半導体結晶の処理方法。
JP5792983A 1983-04-04 1983-04-04 3−5族化合物半導体結晶の処理方法 Pending JPS59184533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5792983A JPS59184533A (ja) 1983-04-04 1983-04-04 3−5族化合物半導体結晶の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5792983A JPS59184533A (ja) 1983-04-04 1983-04-04 3−5族化合物半導体結晶の処理方法

Publications (1)

Publication Number Publication Date
JPS59184533A true JPS59184533A (ja) 1984-10-19

Family

ID=13069696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5792983A Pending JPS59184533A (ja) 1983-04-04 1983-04-04 3−5族化合物半導体結晶の処理方法

Country Status (1)

Country Link
JP (1) JPS59184533A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000018990A1 (fr) * 1998-09-30 2000-04-06 Mitsubishi Materials Silicon Corporation Procede d'elimination des defauts d'un materiau monocristallin et materiau monocristallin dont les defauts sont elimines par ce procede
EP1088911A1 (en) * 1999-09-29 2001-04-04 Optoscint Inc. Continuous crystal plate growth process and apparatus
WO2009142284A1 (ja) * 2008-05-23 2009-11-26 株式会社ニコン フッ化物結晶成形体の製造方法、並びに、それにより製造された光学部材、光学部材を備える光学装置及び紫外線洗浄装置
JP2018177589A (ja) * 2017-04-13 2018-11-15 国立大学法人名古屋大学 無機結晶材料の加工方法、半導体結晶材料のバンドギャップ変更方法、半導体結晶材料、および、無機結晶材料の製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000018990A1 (fr) * 1998-09-30 2000-04-06 Mitsubishi Materials Silicon Corporation Procede d'elimination des defauts d'un materiau monocristallin et materiau monocristallin dont les defauts sont elimines par ce procede
US6447600B1 (en) 1998-09-30 2002-09-10 Mitsubishi Materials Silicon Corporation Method of removing defects of single crystal material and single crystal material from which defects are removed by the method
EP1088911A1 (en) * 1999-09-29 2001-04-04 Optoscint Inc. Continuous crystal plate growth process and apparatus
WO2009142284A1 (ja) * 2008-05-23 2009-11-26 株式会社ニコン フッ化物結晶成形体の製造方法、並びに、それにより製造された光学部材、光学部材を備える光学装置及び紫外線洗浄装置
JP2018177589A (ja) * 2017-04-13 2018-11-15 国立大学法人名古屋大学 無機結晶材料の加工方法、半導体結晶材料のバンドギャップ変更方法、半導体結晶材料、および、無機結晶材料の製造装置

Similar Documents

Publication Publication Date Title
US4312681A (en) Annealing of ion implanted III-V compounds in the presence of another III-V
US4565584A (en) Method of producing single crystal film utilizing a two-step heat treatment
US3958266A (en) Deep depletion insulated gate field effect transistors
US2868678A (en) Method of forming large area pn junctions
Evans Jr et al. Redistribution of Cr during annealing of 80Se‐implanted GaAs
US3291657A (en) Epitaxial method of producing semiconductor members using a support having varyingly doped surface areas
US4472206A (en) Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
GB1465830A (en) Reducing boundary charges in semiconductor layers grown on a substrate
JPS59184533A (ja) 3−5族化合物半導体結晶の処理方法
GB936833A (en) Improvements relating to the production of p.n. junctions in semi-conductor material
US4820651A (en) Method of treating bodies of III-V compound semiconductor material
US3705825A (en) Growth layer of semiconductor compounds produced by melt epitaxy
US2850412A (en) Process for producing germaniumindium alloyed junctions
JPS637624A (ja) 3−v族化合物半導体材料中への導電形付与物質の拡散方法
US2822307A (en) Technique for multiple p-n junctions
US2835613A (en) Method of surface-treating semi-conductors
US2785096A (en) Manufacture of junction-containing silicon crystals
JP2576131B2 (ja) 化合物半導体結晶の処理方法
US3322501A (en) Preparation of gallium arsenide with controlled silicon concentrations
US2861017A (en) Method of preparing semi-conductor devices
JPS607715A (ja) 化合物半導体装置の製造方法
JPS6114197A (ja) 半導体装置製造用質量輸送方法
JPS583236A (ja) ヒ化ガリウム素子製造方法
JPS55151333A (en) Fabricating method of semiconductor device
JPS63185016A (ja) 半導体薄膜の形成方法