JPS59181846A - Receiving control system in loop network - Google Patents

Receiving control system in loop network

Info

Publication number
JPS59181846A
JPS59181846A JP58055441A JP5544183A JPS59181846A JP S59181846 A JPS59181846 A JP S59181846A JP 58055441 A JP58055441 A JP 58055441A JP 5544183 A JP5544183 A JP 5544183A JP S59181846 A JPS59181846 A JP S59181846A
Authority
JP
Japan
Prior art keywords
signal
station
loop
circuit
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58055441A
Other languages
Japanese (ja)
Other versions
JPH0550179B2 (en
Inventor
Hiroshi Shimizu
洋 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58055441A priority Critical patent/JPS59181846A/en
Priority to DE8383112151T priority patent/DE3382313D1/en
Priority to CA000442460A priority patent/CA1201784A/en
Priority to EP83112151A priority patent/EP0111277B1/en
Publication of JPS59181846A publication Critical patent/JPS59181846A/en
Priority to US06/824,035 priority patent/US4627051A/en
Publication of JPH0550179B2 publication Critical patent/JPH0550179B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To attain smooth communication by abolishing a signal transmitted from a synchronizing station in advance at a receiving side if the signal interferes with a transmitted signal in a loop transmission system comprising one synchronizing station and plural node stations. CONSTITUTION:The loop network is constituted with a clock station 7 and the node stations 1-6 so as to allow the station 7 to trnsmit a synchronizing signal to a loop 8 in a prescribed period. An interface section of the stations 1-6 is provided with a signal detecting circuit 14, a control circuit 13, a timer 17 and a receiving buffer 15 or the like, and the circuit 14 detects a destination address and a synchronizing signal or the like so as to reset the time 17 by using them. When the destination address detected by the circuit 14 is coincident with the own address, the circuit 13 starts a buffer 15 so as to receive a signal addressed to itself. When the timer 17 outputs a value larger than the predetermined time (difference between the period of the synchronizing signal and a propagation time) before the end of the reception of this signal block, the circuit 13 abolishes the signal block in the buffer 15.

Description

【発明の詳細な説明】 不加明は1つのクロックステーションと複数の、ノード
ステーションより45成され、りVツクステーションが
一定周期で同期信号をループネットワークにおけるノー
ドステーションの受信制御方式かかるループネットワー
クとし工は特許出願番号昭57−212364記載の「
ループ式iΦ信システム」があるが、このネットワーク
においてはクロックステーシロンより411#されるl
i”1期修号により周期内の通信が中断される。即ち、
ホ、るノードステーションからの信号70ツクがループ
伝搬中に同期信号の干渉をうけ、この発信ノードステー
ションに一巡してもど、てこないチ、′5合がある。こ
のような場合、発もノードステーションは干渉をうけた
信号フロックが、干渉をうける前に相手ノードステーシ
ョンにおいて正しく受信されたのか、Aりるいは、干渉
をうり゛たこと釦より相手ノードステーションに到着せ
ず揚送制御を行なう必要があるのか判からないという問
題点がある。
DETAILED DESCRIPTION OF THE INVENTION A clock station is composed of one clock station and a plurality of 45 node stations. The engineering is based on the patent application number 1983-212364
There is a ``loop-type iΦ communication system'', but in this network, 411# is transmitted from the clock station
Communication within the cycle is interrupted due to i” 1st term. In other words,
The signal from the node station is interfered with by the synchronization signal during loop propagation, and there are cases in which the signal does not come back after going around to the originating node station. In such a case, the originating node station will check whether the interfered signal block was correctly received at the destination node station before the interference occurred, or whether the signal flock that received the interference will be sent to the destination node station from the button that caused the interference. There is a problem in that it is not known whether it is necessary to carry out lifting control because the cargo has not arrived.

本発明は、信号70ツクが同ル」信号の干渉をうけた場
合、発信メートステーションはこの信号ブロックは當に
相手メートステーションにおいて1ト常に受佇1されな
かったと判定できるようにすることにある。
The present invention is to enable the originating mate station to determine that this signal block was not always received at the destination mate station when a signal block is interfered with by the same signal. .

不発明のループネットワークにおける受信1h制御方式
においては、1つのりpツクステーションとれ・「2の
ノードステーションより構成され前1己クロツクステー
シヨンが一定周期で同期信号をループに送出するループ
ネットワークにあって前記メートステーションは市・記
同ρ]信号にPI JiAL、て動作するタイマをそれ
ぞれ有すると共に、ドア;記タイマが一定(1へ1以上
となった時自分宛ての信号ブロックが受(?iされたJ
r/!1合あるいは受信されている場合前記イτ、→)
フロノクケ虞g−fろ。
In the inventive loop network reception 1h control method, one clock station is connected to a loop network consisting of two node stations, and the first clock station sends a synchronizing signal to the loop at a constant cycle. The mate stations each have a timer that operates based on the PI signal, and when the door timer becomes constant (to 1 to 1 or more), the signal block addressed to it is received (?i). TaJ
r/! 1 match or if it is received, the above i τ, →)
Furonokukego g-fro.

次に図面を;多照しながら本発明の詳細な説明する。第
11ンlは不発り」のループネットワークの+h成イr
′、;I(シ々)2凶は不発明の火か9例にJ4jいる
信号クロックの”’IIb、 t(示す。第1しlのル
ープネットワークはノードステーシコン1, 2. 3
, 4, 5. 6とクロックステーション7とから)
+(N hXされこれらは)シープ8によりジ5級ざr
,て(・る。第2図(a)はクロックステーション7が
送出する信号ブロックであり、プリアンブルP R 、
 Jl始フラグSF,同期ピノ)SY。
Next, the present invention will be described in detail with reference to the drawings. +h formation of the loop network of ``The 11th ring did not fire''
',; I(shishi) 2 is the fire of uninventiveness. In the 9th example, the signal clock in J4j is ''IIb, t(shown. The first loop network is the node station controller 1, 2. 3
, 4, 5. 6 and clock station 7)
+ (N h
, te(・ru. FIG. 2(a) shows a signal block sent out by the clock station 7, in which the preamble P R ,
Jl start flag SF, synchronous pinot) SY.

通・1gモードを示ナビットBic,.e了フラグEF
とから構成されている。第2図ら)はノードステルジョ
ンli,(1通信のイπ週71ツクであり、同図(a)
の構成にグツ1先アドレスD)〜、発信アドレスSA情
報フィールドINFO及びフレームチェックシーケンス
FCSが加わっている。
Indicates normal/1g mode. e completion flag EF
It is composed of. Figure 2, et al.) is the nodester John li, (1 communication is π week 71 tsuk, and the figure (a)
In addition to the structure of , the destination address D) ~, the originating address SA information field INFO, and the frame check sequence FCS are added.

第3図(a)に示すクロックステーション7の出力端子
におけるループ8のイ習号゛図、同IM! (b)、(
c)に示すノードステーション4の入力;“M子及び出
力対;子におけるル〜ブ8の4i″I奸図、同図Qfd
)fて示すノードステーション50入力端子におけるル
ープ8の信号図を用いて本実が11例を具体的に説明す
る。
IM! of the loop 8 at the output terminal of the clock station 7 shown in FIG. 3(a). (b), (
Input of node station 4 shown in c);
) Honjitsu will specifically explain 11 examples using the signal diagram of the loop 8 at the input terminal of the node station 50 shown as f.

第3図(a)に示すようにクロックステーション7は一
定周期T0で同期信号Fをループ8に送出する。
As shown in FIG. 3(a), the clock station 7 sends out a synchronizing signal F to the loop 8 at a constant period T0.

同ル]信号Fは第2巨l (a)に示す41.成を有し
ビン)SY−1、ピントMC=1となっている。ビット
SY=1は同期(A号Fであることを示し、各7−ドス
テーシヨンはピントSY=1により各自のタイマをリセ
ットする。またビットMC=1はf声λh1゛言などの
ようすi”j ;IJI辿1aのモードを示している。
] Signal F is 41. shown in the second figure (a). Bin) SY-1, focus MC=1. Bit SY = 1 indicates synchronization (A No. j; Indicates the mode of IJI trace 1a.

従って、同期)lXL イ?iの送メ1,罹を嫉倚して
いるノードステーション、こθ) Jjx合ノードステ
ーション1,2は同[1jイb号Fにひ・きつつきイ1
、号フロックB, − B,をそれぞれ送出する。併っ
て、ノードステーシコン4及び5には幀3し!(b)、
(d)に示されるように同期イに号F,(に号)qツク
B1.B2が供給される。信号クロックB1、B2は、
ヒツトsy=oでビン1Mc=1となっている。
Therefore, synchronization) lXL i? i's sending message 1, the node station that is jealous of the victim, this θ) Jjx joint node stations 1 and 2 are the same [1j
, and send out the numbered flocks B and -B, respectively. At the same time, node station controllers 4 and 5 have 3 units! (b),
As shown in (d), synchronous A, No. F, (No.) Q, B1. B2 is supplied. The signal clocks B1 and B2 are
Human sy=o and bin 1Mc=1.

りpツクステーシコン7はし.3図(a)に示すように
伝(充,鴫間工、の俵−巡してさた同助信七Fをループ
8よりし1!去すると共に、イyT号フロックB2の辿
過後込伯イイ1を独得し1リガ伯号Mを送出する。トリ
ガ(i; 妬MはビットSY=(:lであると共にビッ
トMC = 0であり非同九1コ通信のモードを示して
いる。なお、−一・モしてループ8より除去された同j
υifj号F及びトリガイ11号M +7) Ii−!
i−開ー間を破M11で示す。
Ripstick station controller 7. As shown in Figure 3 (a), after passing through the bags of Den (Mitsuru, Takumi Shizuma, and Takumi Shizuma), the Dosukeshin 7th F was removed from Loop 8 and 1! It acquires the good 1 and sends out the 1 Riga number M.The trigger (i; jealousy M is bit SY=(:l, and the bit MC=0, indicating the mode of non-identical 91 communication. , −1・mo and the same j removed from loop 8
υifj No. F and Torigai No. 11 M +7) Ii-!
The i-open interval is indicated by break M11.

今ノードステーション4に非同期通信モードでの、ノー
ドステーション5宛ての辺イ5要求が生じたとする。E
 31MI (elに示すように、ノードステーシコン
4はトリガ信号M及びノードステーション3からの信号
フロックB,の通鍋俵送信檜を独得し信号ブロックB4
を送出する.、なお、信号70ツクBx 、B4のビッ
トSY,MCはトリガ<==, @ y>と同じで共K
Oであるりノードステーション5には・)43[ン1i
d+に示すように信号フロックB4げ同期信号Fに干渉
されることなく正しく受(Mされるが、信号フロックB
4の受信が、Tijd期T0から時747τ。を差しひ
いた時刻以前に終了しない集合、受イごされた46号フ
ロックB4を膣葉する。今、τ。−T.どなるように時
間τ。
Suppose that node station 4 now issues a request for edge 5 addressed to node station 5 in the asynchronous communication mode. E
31MI (as shown in el), the node station controller 4 acquires the trigger signal M and the signal block B of the signal block B from the node station 3, and transmits the signal block B4.
Sends. , Furthermore, the bits SY and MC of the signal 70xBx and B4 are the same as the trigger <==, @y>, and both K
O is node station 5.)43[n1i
As shown in d+, the signal flock B4 is correctly received (M) without interference with the synchronization signal F, but the signal flock B4
4 was received at time 747τ from Tijd period T0. If the collection does not end before the time minus , the received flock No. 46 B4 will be discarded. Now, τ. -T. How time τ.

を決めれば、ノードステーション5が廃−1j′:した
(g号フロックしは第31シ彊a)に示すように必ず同
Jひ1イ4号Fにより干渉され歴。干渉された信号フロ
ックをB:で示す。4図号フロック84′は第3r;u
b+に示すようにノードステーション4Vcl給される
。ノードステルジョン4は、r号ブロックB,が干渉を
うけたことにより、例え宛先ノードステージ7ンには同
期信号Fil′c干渉さすt石ことなくりも佃されても
宛先ノードステーシコンはこれを罠莢す石のでj!υ信
の黄常終了と判定し、、例え・ば1与送■・IJ御を行
なうことができ石。
If node station 5 is abandoned, it will always be interfered with by No. J, No. 4, and No. 4 F, as shown in (No. G's flock is No. 31). The interfered signal flocs are denoted by B:. 4 symbol flock 84' is 3rd r; u
Node station 4Vcl is supplied as shown at b+. Node Stersion 4 receives interference from block R, so even if the destination node stage 7 is not affected by the synchronization signal Fil'c interference, the destination node stage controller will not be able to do so. Because it's a stone that traps you! Judging that the yellow state of υ trust has ended, for example, you can perform a 1 transfer ■ ・IJ operation.

第4図に本実節イブ11にAj ’−・イノードスプー
ンヨンV)ループインクフェイス部な示す。第4図のル
ープインクフェイス部は、ループ8に接K。された入力
ど〜子10、出力り(1,÷子11を有し、バッファ1
2、lf、”i jKj・1−・1′I!−:13.1
菖号検出1iNi路14、受信バッファ15、タイマ1
7、送信かソファ18及びスイング−30とから尋問i
kされている。イ銹−号検出回路14はバッファ12よ
り供給されるループ8上の信号フロックのブリアンフル
PR,[+MフラグSF、ヒツトSY、へ4C’  終
了フラグ、宛先アドレス1〕A1発化アトンスSAを検
出し、ビ’y ) 5Y=1によりタイマ17をリセッ
トすると共に残りの検出腟、呆をfll’i飴“回路1
3に供給する。受信状部では1ト・」飴回路13は制御
化゛号131によりスイッチ30をルーフ811′・・
にスーフにし入力端子10に供給されるループ8の上流
からの係号フロックを出力端子11にル紅1する。イd
号検出回路14が検出した宛先7ドL・スI) Aか自
己の7ドレスと一部してい石と、jii・1ソ、;回路
1:(は受信)・ソファ15を起卯ノし自分宛ての係号
フロックを受信する。この(,5号ブpツクの受信が終
了す4罹に夕・イフ17が(′1゛。−τ0)より大ぎ
い値を出力するとfTi:制御1r!回路13は斐色バ
シファ15内の信号ブpノクン戻ユンする。
FIG. 4 shows the loop ink face portion of the actual print 11. The loop ink face part in FIG. 4 is in contact with the loop 8. The output has the input number 10, the output number (1, ÷ child 11, and the buffer 1
2, lf, “i jKj・1−・1′I!−:13.1
Iris detection 1iNi path 14, reception buffer 15, timer 1
7. Transmission or interrogation from sofa 18 and swing-30
k has been done. The signal detection circuit 14 detects the Brian full PR, [+M flag SF, hit SY, to 4C' end flag, destination address 1] A1 issued atons SA of the signal block on the loop 8 supplied from the buffer 12. Then, the timer 17 is reset by 5Y=1, and the rest of the detected vagina is turned off by the full'i candy circuit 1.
Supply to 3. In the receiving part, the candy circuit 13 switches the switch 30 to the roof 811' by the control code 131.
The coded flock from the upstream of the loop 8 supplied to the input terminal 10 is sent to the output terminal 11. Id
The number detection circuit 14 detected the destination 7, L, S, I) A's own 7 dress and some stone, jii, 1, ;Circuit 1: (receives), wakes up the sofa 15. Receive a coded flock addressed to you. When the reception of the No. 5 book is completed, if 17 outputs a value larger than ('1゛.-τ0), fTi: control 1r! circuit 13 The signal goes back.

以上、τ、 =、T、の場合について説明してか、時間
τ0に余裕時間を加えてTo>τ、となるように時間τ
。を決めてもよい。この揚台は、第4ν1のメートステ
ーションに」6いて、タイマ】7が(To−τ、)より
大きい値を出力すると制気回路】3は受4Hバッファ1
5内の信号フロックを肌採すると共に、スイッチ30を
送へバッファ18側罠オンにしバッファ12より供糺さ
れる係号フロックが出力端子11にjz、出されるのを
さえぎる。従って、受イ占側の7−ドステーシミンにお
いて廃棄された伝号ブロック&1例えl”i期イ2.;
号Fの−F渉をうけなくともINFOあるいはF CS
の一部が破ジ8されているσしで送信ノードスフージョ
ンは通信の只梶終了を知ることができる。
In the above, we have explained the case where τ, =,T, and the time τ is calculated by adding the margin time to the time τ0 so that To>τ.
. You may decide. This platform is located at the 4th ν1 mate station, and when the timer]7 outputs a value larger than (To-τ,), the air control circuit]3 is in the receiving 4H buffer 1.
At the same time, the switch 30 is turned on to the side of the buffer 18 to block the signal flock from the buffer 12 from being sent to the output terminal 11. Therefore, in the receiving side's 7-dostesimin, the discarded message block &1 example l"i period A2.;
INFO or F CS even without -F interrogation of issue F.
The transmitting node can know that the communication has just ended when σ is partially destroyed.

第5図に本笑1#例におけ々ノード間通−ジ3フ間通信
に用い4仙1号7pツクの別の例を示す。第5図やイを
号7μツタはu、2図(e)の拝・爪、にフレームのノ
ーミノブージョン:二+5いて、タイマ17の出ノJ 
’fi’Lが(T、−τ0)より小ざい時、自分ダ1j
ての信侶フロックのく冨シフが;[(5了した場合葡j
 1.+回路13は7、イン送信0.%送化ハソファ1
8側にオンにし正常組子を77<14ニーl”rを43
1号70ツクのF’ Cにlき込む。
FIG. 5 shows another example of the 4-sensor 1-7 pin used for inter-node communication and interface-to-ji3 communication in this example. No. 7 μ ivy in Figure 5 and A is u, and the number 7μ in Figure 2 (e) is Nominobu John of the frame: 2 + 5, and the output of timer 17 is J.
When 'fi'L is smaller than (T, -τ0), own da 1j
Flock's Kutomi Sif, the believer of Frock;
1. + circuit 13 is 7, in transmission 0. %Sentukaha Sofa 1
Turn on the 8 side and set the normal muntin to 77 < 14 knees l”r to 43
Enter No. 1 70 Tsuku's F'C.

し力し、タイマ17の出力値が(To−τ。)より大き
い時受4jが終了した覧合は、受信バッファ15内のイ
へ号を15?北′を乙と共j77信ンロンクをぞのずま
15す1.1々さ七FGに何も杓きこずない。従って発
信ノードステーション(・文、送出したも号フロックが
fHえ1id)期(M号Fにより干渉をうけな(てもF
 Sに1當終了を示す41号か靴きこまれていないので
受イ、)側ノードステーションでのy[を知ることがで
きる。
Then, when the output value of the timer 17 is greater than (To-τ.), when the reception 4j is completed, the number 15 in the reception buffer 15 is changed. Kita' with Otsu and J77 Shinronku with Zonozuma 15 1.1 and 7 FG has nothing to do with it. Therefore, during the period (when the sending node station (・ sentence, the sent out signal block is fH 1id) (even if the signal block sent out is fH 1id)
Since No. 41, which indicates the end of the first round, is not inserted into S, it is possible to know y[ at the node station on the receiving side.

このように不発り1によれば、受像’ (tt’+’ツ
ートスデージョンがイー号7 f:27りを正常に受信
してもそれがループを一巡する間に同期信号Fの干渉を
受ける彬合受佃された係号フロックは汐・棄さ第1るの
で、送イ6〕−トスチージョンはループを一巡し、て受
信された自己の1≧郵7自ノ〃がlff1i与lイ?丹
Fの干渉をうけた轡合常釦このうS信は異常終了したと
睨:汁てぎ円滑なシ1工仏す−ビ7を絞−倶すZことか
できろ。
In this way, according to misfire 1, even if the image reception '(tt' + 'two toss dusion successfully receives E 7 f:27, it interferes with the synchronization signal F while it goes around the loop. Since the received modifier flock is the first one to be discarded, the transmission I6]-tostigeon goes around the loop, and its own 1≧mail7 which is received is the lff1i given lff1i. ?Due to the interference of Dan F, this S-transfer has ended abnormally: Is it possible for Z to make a smooth process by squeezing B7?

丁た、本発明によA′コば受信狽:1ノードステーショ
ンは正常にう2信し7た信号70ツクがループを一巡オ
不問に同期イ:イ号i゛の干渉を受けるか否か正確に判
定する必要はなく一定の時間節[[jに・ン・信した信
号フロックを異宮状粋にし、費、1.4ノードステーシ
コンに廃シマを通知することかでき不C″)でループ依
拠遅延時間を正−1kに知らなくとも円滑な)1″、化
サービスなWmすをことかできる。
However, according to the present invention, if the reception is A', the 1 node station normally transmits 2 signals, and the 70 signals sent through the loop are synchronized regardless of whether they are affected by the interference of A or not. It is not necessary to make an accurate judgment; it is possible to make a signal flock that has been sent to a foreign court, and to notify the 1.4 node station controller that the signal has been discontinued. Therefore, it is possible to create a smooth service Wm without knowing the loop-dependent delay time (−1k).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本光り」のループネットワークを示すブロック
図、欠21ン(は本発明の二J’: M例にr(Hい’
;−(ri号70ツクの!tJゾを示す]ン1、第31
:dは本来渡・例を−おけるループ上の信号部、第4L
句はツートスデージョンのループ・rンタフエイス部を
示1!−フロック図、第5図は信号フロックの別の構成
7示す図である。 図において、1.2.3.4.5.6.はノードステー
ション7はり「Jノクスフー−ション、8はノ1−ブ、
12゜+ 5. l Sにバノプア、13シま制飼;回
路、14iよ侶”号F5t13 t、l−)、1 D:
:1.17はタイマン示す。 代御人ブ陀社内原 晋 第   1  霞 第  2  区 第 3 図 +τIH −で0ヒ 第  q  図 第  5  図
Fig. 1 is a block diagram showing the loop network of Hon Hikari.
;-(Showing !tJzo of ri issue 70) N1, No. 31
:d is the signal part on the loop that can be originally passed/example -, the 4th L
The phrase shows the loop/runtaface part of the two-toss version 1! -Flock diagram, FIG. 5 shows another configuration 7 of the signal block. In the figure, 1.2.3.4.5.6. is node station 7 beam "Jnoxfusion, 8 is node 1-b,
12°+5. l Banopua to S, 13 Shima control; circuit, 14i Yoshu” issue F5t13t, l-), 1 D:
:1.17 indicates timer. Daigonin Budanai Hara Susumu No. 1 Kasumi No. 2 Ward No. 3 Figure + τIH - 0 Hi No. Q Figure No. 5

Claims (1)

【特許請求の範囲】[Claims] 1つのりpツクステーションと複数のノードステーシコ
ンより4゛i!成され前記り1ツクステーシヨンが一定
周よυ1で同期信号をループに送出するループネットワ
ークにおいて、前H114ノードステーションはト・[
記同期信号に同期して動作するタイマをそれぞれ有する
と共に、前記タイマが一定値以上となった時自分宛ての
信号ブロックが受信された場合あるいは受信されている
楊合前%2信考プpツクをINN、 mすることを特徴
とするループネットワークにおける受信fli’j御方
式。
4゛i! from one network station and multiple node stations! In a loop network where one station sends a synchronization signal to the loop at a constant frequency υ1, the previous H114 node station is
Each has a timer that operates in synchronization with the synchronization signal, and when the timer exceeds a certain value, the signal block addressed to the user is received or the received message block is sent to the INN. , m. A reception fli'j control method in a loop network.
JP58055441A 1982-12-03 1983-03-31 Receiving control system in loop network Granted JPS59181846A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58055441A JPS59181846A (en) 1983-03-31 1983-03-31 Receiving control system in loop network
DE8383112151T DE3382313D1 (en) 1982-12-03 1983-12-02 RING NETWORK CONTROLLED BY A SIMPLE CLOCK STATION.
CA000442460A CA1201784A (en) 1982-12-03 1983-12-02 Loop network system controlled by a simple clock station
EP83112151A EP0111277B1 (en) 1982-12-03 1983-12-02 Loop network system controlled by a simple clock station
US06/824,035 US4627051A (en) 1982-12-03 1986-01-30 Loop network system controlled by a simple clock station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055441A JPS59181846A (en) 1983-03-31 1983-03-31 Receiving control system in loop network

Publications (2)

Publication Number Publication Date
JPS59181846A true JPS59181846A (en) 1984-10-16
JPH0550179B2 JPH0550179B2 (en) 1993-07-28

Family

ID=12998678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58055441A Granted JPS59181846A (en) 1982-12-03 1983-03-31 Receiving control system in loop network

Country Status (1)

Country Link
JP (1) JPS59181846A (en)

Also Published As

Publication number Publication date
JPH0550179B2 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
JPH01154652A (en) Ring network connection management system
US6289022B1 (en) Methods and systems for fault-tolerant data transmission
JPS59181846A (en) Receiving control system in loop network
CN105553765A (en) FC-AV protocol processing chip network communication robustness testing method
JPH0697445B2 (en) Recovery device for switching error that may occur in computer I / O system
JPS5840859B2 (en) data communication system
US4719625A (en) Method of recovering from transmission errors in a local area network by transmitting and receiving silence on all network ports
JPS59178843A (en) Priority control system in loop network
JPS59234A (en) Signal monitoring controlling system
GB2120055A (en) Data communication system
JPS6016743A (en) Loop form network system
JPH0370229A (en) Data comparison synchronizing system serial communication system
JPS6336637A (en) Repair system for transmission line
JP3440982B2 (en) Digital signal transmission equipment
JPH03112240A (en) Line fault detecting method
JPH01220544A (en) Cyclic transmission system
JPS62226745A (en) Data transmission equipment
JPS59153351A (en) Transmission system
JPS6041839A (en) Loop type data transmission system
JPH08237281A (en) Contention processing method and system
JPH0119782B2 (en)
JPH024048A (en) Communication control device
JPH08251207A (en) Data transmitter
JPS5829247A (en) Data communication device
JPS63283259A (en) Remote loop back circuit