JPS59176951A - Method for transmitting data in multiplex cpu system - Google Patents
Method for transmitting data in multiplex cpu systemInfo
- Publication number
- JPS59176951A JPS59176951A JP58050823A JP5082383A JPS59176951A JP S59176951 A JPS59176951 A JP S59176951A JP 58050823 A JP58050823 A JP 58050823A JP 5082383 A JP5082383 A JP 5082383A JP S59176951 A JPS59176951 A JP S59176951A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- transmission line
- data
- transmission
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〈発明の分野〉
本発明は、５つ以上のＣＰＵ （セントラル・プロセッ
シング・ユニット）相互間を伝送回線で結合してなる多
重ＣＰＵシステムにおけるデータ送信方法に係９、特に
は送・受信側のＣＰＵ相互間の伝送回線が断線などの異
常が生じたときのデータ送信方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a data transmission method in a multi-CPU system in which five or more CPUs (Central Processing Units) are interconnected through transmission lines, and in particular to relates to a data transmission method when an abnormality such as a disconnection occurs in the transmission line between the sending and receiving CPUs.
〈従来技術とその問題点〉
一般に、この種の多重ＣＰＵシステムには、例えば第１
図に示すように４個のＣＰ Ｕ （Ａ） （Ｂ） （Ｃ
） （Ｄ）を備え、各ＣＰ Ｕ （Ａ） （Ｂ） （Ｃ
） （Ｄ）相互間を、例えば４線式全二重のシリアルな
伝送回線■〜■により結合してなるものがある。ところ
が、個にＣＰ Ｕ （Ａ）を送信側ＣＰＵに、ＣＰ Ｕ
（Ｂ）を受信側ＣＰＵにそれぞれ定めると、ＣＰ Ｕ
（Ａ）とＣＰ Ｕ （Ｂ）との間での直接的なデータ
伝送回線は、符号で言えば■のものだけである。したが
って、この伝送回線■に断線などの異常が生じた場合に
はＣＰ Ｕ （Ａ）はＣＰ Ｕ （Ｂ）が正常であって
も、データを送信することができなくなる。従来、この
ような伝送回線に異常が生じたときには故障モードとし
てデータ送信を中止する場合があったが、このように中
止することはデータの欠損が、生じ、システムの信頼性
が低下する。<Prior art and its problems> Generally, in this type of multiple CPU system, for example, the first
As shown in the figure, there are four CPUs (A) (B) (C
) (D), each CPU (A) (B) (C
) (D) Some devices are connected to each other by, for example, four-wire full-duplex serial transmission lines (1) to (3). However, when CPU (A) is individually connected to the sending CPU, CPU
If (B) is defined for each receiving CPU, the CPU
The only direct data transmission line between (A) and CPU (B) is the one with the symbol (■). Therefore, if an abnormality such as a disconnection occurs in the transmission line (2), the CPU (A) will not be able to transmit data even if the CPU (B) is normal. Conventionally, when an abnormality occurs in such a transmission line, there have been cases where data transmission is stopped as a failure mode, but such a stop causes data loss and reduces system reliability.
〈発明の目的〉
本発明は、送・受信側ＣＰＵ間の直接的な伝送回線に異
常が生じても、データ送信を中止することなくデータ送
信を行えるようにすることを目的とする。<Object of the Invention> An object of the present invention is to enable data transmission without stopping data transmission even if an abnormality occurs in the direct transmission line between the sending and receiving CPUs.
〈発明の構成と効果〉
本発明は、このような目的を達成するため、送信側ＣＰ
Ｕか、受信側ＣＰＵとの間に直接、接続された伝送回線
に異常が生じているが、他のＣＰＵとの間の伝送回線か
正常であると判断したときに、他のＣＰ Ｕとの間の正
常な伝送回線を介して受信（１１１ＣＰ Ｕにデータを
送信するようにしている。<Configuration and Effects of the Invention> In order to achieve the above object, the present invention provides
An abnormality has occurred in the transmission line directly connected to the U or the receiving CPU, but when it is determined that the transmission line between the U and the receiving CPU is normal, the connection between the other CPU and the Data is received (and sent to the 111 CPU) via a normal transmission line between the two CPUs.
したかつて、本発明によれば、送・受信側のＣＰＵ相互
間の伝送回線か異常をきたしているためにこの伝送回線
を介してのデータ送信を送・受信側のＣＰ Ｕ相互間で
直接行うことができなくても、他のＣＰＵとの間の正常
な伝送回線を介して受信０１１１ＣＰＵにデータを送信
することができる。このため、伝送回線の異常によるデ
ータ欠損が生じるおそれが軽減し、多重ＣＰＵシステム
の信頼性を向上させることができる。However, according to the present invention, since the transmission line between the CPUs on the sending and receiving sides is abnormal, data transmission via this transmission line is performed directly between the CPUs on the sending and receiving sides. Even if the 0111 CPU is unable to do so, the data can be sent to the receiving 0111 CPU via a normal transmission line with other CPUs. Therefore, the risk of data loss due to an abnormality in the transmission line is reduced, and the reliability of the multiple CPU system can be improved.
〈実施例の説明〉
以下、本発明の実施例を図面に示す一実施例に基づいて
詳細に説明する。なお、多重ＣＰＵシステムとして第１
図の構成を適用する。第１図に示すように、各ＣＰ Ｕ
（Ａ） （Ｂ） （Ｃ） （Ｄ）はそれぞれＭＰＵ、
メモリおよびデータ送・受信制御部等を備え、第１図の
■〜■に示す伝送回線を介してＣＰＵ相互間でのデータ
の送・受信を行っている。このような送・受信において
、説明の［更宜上、ＣＰ Ｕ （Ａ）を送信側のＣＰＵ
と１−１ＣＰ Ｕ （Ｂ）を受信側のＣＰＵとして、デ
ータをＣＰ Ｕ （Ａ）からＣＰ Ｕ （Ｂ）に送信す
る場合について説明する。ＣＰ Ｕ （Ａ）は、当該Ｃ
ＰＵ （Ａ）と直接に、接続されているＣ Ｐ Ｕ （
Ｂ）’（Ｃ）（Ｄ）との間の伝送回線■■・［相］を介
して、ＣＰ Ｕ （Ｂ） （Ｃ） （Ｄ）から伝送回線
の状態についてのデータを得る。即ち、ＣＰ Ｕ （Ａ
）は、ｃ ｐ ＴＪ （Ｂ）からは伝送回線■■■、Ｃ
Ｐ Ｕ （Ｃ）からは伝送回線■■■、ＣＰ Ｕ （Ｄ
）からは伝送回線■■■の状態のデータを伝送回線■■
［相］を介して得る。そして、これらの各データに基づ
き、ＣＰ Ｕ （Ａ）は第２図に示すように各データア
ドレスＯ〜１１に、それぞれ対応する伝送回線、■〜＠
の状態を監視するデータをセットする。ＣＰ Ｕ、 （
Ａ）は、この伝送回線監視用データに、第３図に示す送
り先コート （この場合はＣＰ Ｕ （Ｂ）が送り先コ
ードとなる。）とデータ種別コードとを有する送信ヘッ
ダを伺けて他のＣＰ Ｕ （Ｂ） （Ｃ） （Ｄ）に一
定時間間隔で常時送信する。ここで、ＣＰ Ｕ （Ａ）
からＣＰ Ｕ （Ｂ）へデータを送信するだめの伝送回
線■か正常であればそのデータを、この伝送回線■を介
して直接、ＣＰ Ｕ （Ｂ）に送信する。ところが、伝
送回線■が異常であるため、直接、ＣＰ Ｕ （Ｂ）に
データを送信することかできないときは、ＣＰ Ｕ （
Ａ）は正常な伝送回線■または（ωを介してＣＰ Ｕ
（Ｃ）またばＣＰ Ｕ （Ｄ）にデータを送信する。こ
の場合、送信ヘッダには、送り先がＣＰ Ｕ （Ｂ）と
なっているので、ＣＰ Ｕ （Ｃ）またはＣＰ Ｕ （
Ｄ）はとのデータを、正常な伝送回線■またば■を介し
てＣＰ Ｕ （Ｂ）に送信する。<Description of Embodiment> Hereinafter, an embodiment of the present invention will be described in detail based on an embodiment shown in the drawings. Note that this is the first multi-CPU system.
Apply the configuration in the diagram. As shown in Figure 1, each CPU
(A) (B) (C) (D) are MPU, respectively.
It is equipped with a memory, a data transmission/reception control section, etc., and transmits/receives data between the CPUs via the transmission lines shown in (1) to (2) in FIG. In such transmission/reception, in the explanation [For convenience, CPU (A) is the CPU on the sending side.
A case will be described in which data is transmitted from CPU (A) to CPU (B), with CPU (B) and 1-1 being CPUs on the receiving side. CPU (A) is the C
CPU (A) is directly connected to CPU (A).
Data regarding the state of the transmission line is obtained from the CPU (B) (C) (D) via the transmission line ■■/[phase] between B)'(C) and (D). That is, CPU (A
) is c p TJ (B) is the transmission line ■■■, C
From P U (C) there is a transmission line ■■■, CPU (D
) from the transmission line ■■■ state data to the transmission line ■■
Obtained through [phase]. Then, based on each of these data, the CPU (A) assigns each data address O to 11 to the corresponding transmission line, ■ to @, as shown in FIG.
Set data to monitor the status of. CPU, (
In A), the transmission line monitoring data includes a transmission header having a destination code (in this case, CPU (B) is the destination code) and a data type code shown in FIG. It is constantly transmitted to CPU (B) (C) (D) at fixed time intervals. Here, CPU (A)
If the transmission line (2) is normal, the data is directly transmitted to the CPU (B) via this transmission line (2). However, due to an abnormality in the transmission line ■, when data cannot be sent directly to CPU (B), CPU (
A) is a normal transmission line ■ or (ω)
(C) Also transmits data to CPU (D). In this case, the transmission header indicates the destination is CPU (B), so it is either CPU (C) or CPU (
D) Send the data to CPU (B) via the normal transmission line ■ or ■.
次に、第４図を参照しなから、ＣＰ、 Ｕ’ （Ａ）に
おいての伝送回線（ネットワーク）監視用データの作成
について説明する。ステップＮ、では、ＣＰ Ｕ （Ａ
）はＣＰ Ｕ （Ｂ） （Ｃ） （Ｄ）との間の接続用
伝送回線■■［相］からの伝送回線データを受信したか
否かをチェックする。ステップＮ２では、受信有りのと
きは、ＹＥＳと判定してステップＮ３で伝送回線監視用
データの対応するデータアドレス０，３．９に伝送回線
■■または［相］が正常であるとセットし、受信無しの
ときＮＯと判定してステップＮ４で伝送回線監視用デー
タの対応するデータアドレス０，３．９に伝送回線■■
または［相］が異常であるとセントし、いずれの場合も
ステップＮ５以下に進む。ステップＮ５． Ｎ７．
Ｎ９で伝送回線■■［相］か全て正常であると判定し
たときは、ステップＮ６． Ｎ８． Ｎ、ｏでそれ
ぞれ他の伝送回線■■■■■■■■＠の状態が正常か異
常かのデータを、伝送回線監視用データの対応するデー
タアドレス１，２，４，５，６，７，８゜１０．１１に
セントする。ここで、他の伝送回線の内、■■■ばＣＰ
Ｕ （Ｂ）により、■■■はＣＰＵ（Ｃ）により、■
■０はＣＰ Ｕ （Ｄ）によりその正常・異常が判明し
ている。したがって、伝送回線監視用データの各データ
アドレスＯ〜１１の全てに各伝送回線の正常・異常の状
態かセントされることになる。これにより伝送回線監視
用データの作成が終ｒし、ステップＮ１２てこの伝送回
線監視用データを各ｃｐｕへ送信する。ステップＮ５で
伝送回線■が異常であると判定ｌ〜だ場合は、ステップ
Ｎ１３で伝送回線■０ゆが共に正常か否かを判定する。Next, without referring to FIG. 4, the creation of transmission line (network) monitoring data at CP and U' (A) will be described. In step N, CPU (A
) checks whether or not it has received transmission line data from the transmission line ■■ [phase] for connection with CPU (B) (C) (D). In step N2, when there is reception, it is determined as YES, and in step N3, the corresponding data address 0, 3.9 of the transmission line monitoring data is set to indicate that the transmission line ■■ or [phase] is normal; When there is no reception, the determination is NO, and in step N4, the transmission line ■■ is sent to the corresponding data address 0, 3.9 of the transmission line monitoring data.
Or, it is determined that [phase] is abnormal, and in either case, the process proceeds to step N5 and subsequent steps. Step N5. N7.
If it is determined in N9 that the transmission line ■■ [phase] is all normal, step N6. N8. At N and o, data indicating whether the status of other transmission line , 8°10.11 cents. Here, among the other transmission lines, CP
By U (B), ■■■ by CPU (C), ■
■The normality or abnormality of 0 has been determined by the CPU (D). Therefore, the normal/abnormal state of each transmission line is sent to all data addresses O to 11 of the transmission line monitoring data. This completes the creation of the transmission line monitoring data, and in step N12, the transmission line monitoring data is transmitted to each CPU. If it is determined in step N5 that the transmission line (2) is abnormal, it is determined in step N13 whether or not both the transmission line (2) and (2) are normal.
共に正常てあればＹＥＳと判定してステップＮ１．で伝
送回線■■（Ｖのデータの論理積をとり、その結果を伝
送回線監視用データの対応するデータアドレスにセント
する。ここで、論理積をとるのは、伝送回線■が異常で
あるので、ＣＰ Ｕ （Ｂ）に対する伝送回線■■■の
状態が不明である。したがって、伝送回線■（５ツ■の
全てが正常であれば論理積が「」、」になり、１つでも
異常であれば論理積がｒＯＪになることを利用して伝送
回線監視用データのデータアドレス１，４．６に伝送回
線■■■の状態をセットするためである。If both are normal, the determination is YES and step N1. The logical AND of the data on the transmission line ■■ (V is performed at , the status of the transmission line ■■■ for CPU (B) is unknown. Therefore, if all of the transmission line ■ (5 ■) are normal, the logical product will be ",", and even one is abnormal. This is to set the state of the transmission line ■■■ in data addresses 1, 4.6 of the transmission line monitoring data by utilizing the fact that the logical product becomes rOJ.
次に伝送回線■［相］が少なくとも１つに異常があるた
めにステップＮ１３でＮＯと判定すれば、ステップＮ１
５に進む。Next, if it is determined NO in step N13 because there is an abnormality in at least one of the transmission line ■[phase], step N1
Proceed to step 5.
ここで、ステップＮ１５で伝送回線■が正常であれば、
伝送回線■■＠の状態がＣ’ Ｐ Ｕ （Ｃ）で明らか
であり、また伝送回線■に接続されたＣ Ｐ Ｕ （Ｄ
）により伝送回線■■０の状態が明らかである。また、
ステップＮＩ５で伝送回線■が正常であると判断するこ
とにより伝送回線［相］が異常であることが明らかにな
る。したがって、ステップＮ１６では、既に伝送回線■
［相］は異常、■は正常であることばＣＰ Ｕ （Ａ）
自体で明らかである。また、他の伝送回線■■■の状態
は論理積の結果により決まる。更に他の伝送回線■■■
■００ばＣＰ Ｕ （Ｃ） （Ｄ）により明らかである
。したがって、ステップＮ１６ではＣＰ Ｕ （Ａ）で
は伝送回線監視用データの全てのデータアドレスに七ソ
卜すべき伝送回線の状態が決まることになる。Here, if the transmission line ■ is normal in step N15,
The state of the transmission line ■■@ is clear in C' P U (C), and the state of the C P U (D
), the status of the transmission line ■■0 is clear. Also,
By determining that the transmission line (2) is normal in step NI5, it becomes clear that the transmission line [phase] is abnormal. Therefore, in step N16, the transmission line ■
[Phase] is abnormal, ■ is normal Words CPU (A)
It is obvious in itself. Further, the status of other transmission lines ■■■ is determined by the result of logical product. Furthermore, other transmission lines■■■
■ If 00, it is clear from CPU (C) (D). Therefore, in step N16, the CPU (A) determines the state of the transmission line to be applied to all data addresses of the transmission line monitoring data.
ステップＮ１．で伝送回線■が正常でないためにＮ。Step N1. N because the transmission line ■ is not normal.
と判定したとき、また、ステップＮ７で伝送回線■が正
常でないためにＮ Ｏと判定したとき、更にステップＮ
９で伝送回線［相］が正常でないためにＮｏと判定した
ときより以降のステップについての説明は上述とほぼ同
様であるので省略する。, or when it is determined NO because the transmission line ■ is not normal in step N7, further step N
The description of the steps after the determination No is made in step 9 because the transmission line [phase] is not normal is substantially the same as described above, and will therefore be omitted.
第５図はＣＰ Ｕ （Ａ）が第４図のフローチャートに
したがって作成した伝送回線監視用データを各ＣＰＵへ
送信する場合のフローチャートである。ＣＰ Ｕ （Ａ
）は、ステップＴ、、 Ｔ３． Ｔ５で伝送回線監
視用データのデータアドレスＬ ２，８における七ノ
ド内容から伝送回線■■■の状態か正常であると判定し
たときはステップＴ２． Ｔ４． Ｔ６で正規の送
信先である各ＣＰ Ｕ （Ｂ） （Ｃ） （Ｄ）にこの
伝送回線監視用データを送信する。伝送回線■が異常で
あればＣＰＵ （Ａ）は直接、データをこの伝送回線■
を介してＣＰ Ｕ （Ｂ）に送信することができない。FIG. 5 is a flowchart when CPU (A) transmits the transmission line monitoring data created according to the flowchart of FIG. 4 to each CPU. CPU (A
) is performed in steps T, , T3. If it is determined at T5 that the state of the transmission line ■■■ is normal based on the contents of data addresses L2 and L8 of the transmission line monitoring data, step T2. T4. At T6, this transmission line monitoring data is transmitted to each CPU (B) (C) (D) which is a regular transmission destination. If the transmission line ■ is abnormal, the CPU (A) directly transfers the data to this transmission line ■.
cannot be sent to CPU (B) via.
そこで、ステップＴ７でＣＰ Ｕ （Ａ）とＣＰ Ｕ
（Ｃ）との間の伝送回線■と、ＣＰ Ｕ （Ｃ）とＣＰ
Ｕ （Ｂ）との間の伝送回線■とが共に正常であるか
否かを判定する。これは、ｃｐＵ （Ａ）からのデータ
を伝送回線■■を介してＣＰＵ（Ｂ）に送信するためで
ある。したがって、ステップＴ７で伝送回線■■が共に
正常であればＣＰ Ｕ （Ａ）からのデータをＣＰ Ｕ
（Ｂ）に送信できることになるが、ステップＴ８でＣ
Ｐ Ｕ （Ｃ）に一旦そのデータを送信する。このとき
、送信ヘッダの送り先コードをＣＰＵ （Ｂ）としてお
くことにより、ＣＰ Ｕ （Ｃ）はこのデータをＣＰ
Ｕ （Ｂ）に送信する。次に、伝送回線■■の少なくと
もいずれか一方が異常であるときは伝送回線■■を介し
てＣＰ Ｕ （Ａ）からのデータをＣＰＵ（Ｂ）に送信
することかできない。そこで、ステップＴ７ではＮｏと
判定し、ステップＴ９に移る。このステップＴ９では、
ＣＰ Ｕ （Ａ）からのデータを、伝送回線■と■とを
介してＣＰＵ（Ｂ）Ｋ送信するために画伝送回線■■の
正常・異常を判定する。共に画伝送回線■■が正常であ
れば、ＣＰ Ｕ （Ａ）からのデータをＣＰ Ｕ （Ｂ
）に送信することかできるので、ステップＴ９でＹＥＳ
と判定し、ステップＴ１０で送り先コードをＣ’Ｐ Ｕ
（Ｂ）にセントするとともに、ＣＰ Ｕ （Ａ）から
のデータをＣＰ Ｕ （Ｄ）に送信する。ＣＰ Ｕ （
Ｄ）はこのデータを送り先コードにしたがってＣＰ Ｕ
（Ｂ）に送信する。このようにして、ＣＰ Ｕ （Ｂ
）とＣＰＵ（Ａ）との間の伝送回線■が異常であっても
、他の伝送回線■■またば■■が正常であれば、ＣＰ
Ｕ （ＡＪのデータをＣＰ Ｕ （Ｂ）に送信すること
ができる。なお、ステップＴ１１” ”１８については
上記と同様の考えでＣＰ Ｕ （Ａ）のデータをＣＰ
Ｕ （Ｂ） （Ｃ） （Ｄ）にそれぞれ送信するので、
その詳細々説明は省略する。また、上記実施例の他に、
ＣＰ Ｕ （Ａ）からＣＰ Ｕ （Ｂ）へデータを送信
するのに、伝送回線■０■を介してｃｐＵ （Ｂ）−送
信させてもよいことは勿論である。Therefore, in step T7, CPU (A) and CPU
(C) and the transmission line ■ between CPU (C) and CP
It is determined whether both the transmission line (1) and (2) between U and (B) are normal. This is to transmit data from the CPU (A) to the CPU (B) via the transmission line ■■. Therefore, if both transmission lines ■■ are normal in step T7, data from CPU (A) is transferred to CPU
(B), but in step T8
The data is once sent to P U (C). At this time, by setting the destination code of the transmission header as CPU (B), CPU (C) sends this data to CP.
Send to U (B). Next, when at least one of the transmission lines (■) is abnormal, data from the CPU (A) cannot be transmitted to the CPU (B) via the transmission line (■). Therefore, the determination in step T7 is No, and the process moves to step T9. In this step T9,
In order to transmit data from the CPU (A) to the CPU (B)K via the transmission lines ■ and ■, it is determined whether the image transmission line ■■ is normal or abnormal. If the image transmission line ■■ is normal, data from CPU (A) is transferred to CPU (B
), so select YES in step T9.
It is determined that the destination code is C'P U in step T10.
(B) and transmits data from CPU (A) to CPU (D). CPU (
D) sends this data to the CPU according to the destination code.
Send to (B). In this way, CPU (B
) and CPU (A) is abnormal, if the other transmission line ■■ or ■■ is normal, the CPU
U (AJ data can be sent to CPU (B). Regarding step T11""18, the data of CPU (A) can be sent to CP U (A) using the same idea as above.
Since it is sent to U (B) (C) and (D) respectively,
A detailed explanation thereof will be omitted. In addition to the above embodiments,
Of course, in order to transmit data from CPU (A) to CPU (B), data may be transmitted to CPU (B) via the transmission line ■0■.
第１図は本発明の実施例に適用される多重ｃｐＵシステ
ムの構成を示す１ス、第２図は第１図のＣＰＵが作成す
る伝送回線監視用データの構成を示す図、第３図はその
データに付けられる送信ヘッダの構成を示す図、第４図
は伝送回線監視用データの作成用フローチャート、第５
図は該データの送信先決定用フローチャートである。
（Ａ） （Ｂ） （Ｃ） （Ｄ）・ＣＰＵ、■〜■・・
伝送回線。
特許用１頭人 立石電機株式会社
代 １ｕ１１ 人 弁理士岡田和秀手続補装置
（方式）
昭和５８年７月１２日
特許庁長官 殿
】 小作の表示
昭和５８年特 許願第５０８２６号
４１例との関係 特許出願人FIG. 1 is a diagram showing the configuration of a multiple CPU system applied to an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of transmission line monitoring data created by the CPU in FIG. 1, and FIG. A diagram showing the structure of the transmission header attached to the data, Figure 4 is a flowchart for creating transmission line monitoring data, and Figure 5 is a flowchart for creating transmission line monitoring data.
The figure is a flowchart for determining the destination of the data. (A) (B) (C) (D)・CPU, ■〜■・・
transmission line. 1 person for patent: Tateishi Electric Co., Ltd. 1u11 persons Patent attorney Kazuhide Okada Procedural assistance device (Method) July 12, 1980 Commissioner of the Japan Patent Office] Indication of tenant works 1988 Patent Application No. 50826 41 examples Related patent applicant
Claims (1)
る多重ＣＰＵンステムにおけるデータ送信方法であって
、送信側ＣＰＵで各Ｃ、Ｐ Ｕ相互間の伝送回線の状態
に関するデータに基づいて伝送回線監視用データを作成
し、送信側ＣＰＵは、この伝送回線監視用データから受
信側ｃｐＵとの間に直接、接続された伝送回線が異常で
あるが、他のＣＰＵとの間の伝送回線が正常であると判
断することにより他のＣＰＵとの間の正画な伝送回線を
介して受信側ＣＰＵにデータを送信することを特徴とす
る多重ＣＰＵンステムにおけるデータ送信方法。(1) A data transmission method in a multi-CPU system in which three or more CPUs are connected via a transmission line, in which the transmitting CPU transmits data based on data regarding the state of the transmission line between each CPU and PU. The transmission line monitoring data is created, and the sending side CPU uses this transmission line monitoring data to determine whether the transmission line connected directly to the receiving side cpu is abnormal, but the transmission line between it and other CPUs is abnormal. 1. A data transmission method in a multiple CPU system, characterized in that data is transmitted to a receiving CPU via a normal transmission line with other CPUs by determining that the CPU is normal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050823A JPS59176951A (en) | 1983-03-27 | 1983-03-27 | Method for transmitting data in multiplex cpu system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58050823A JPS59176951A (en) | 1983-03-27 | 1983-03-27 | Method for transmitting data in multiplex cpu system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59176951A true JPS59176951A (en) | 1984-10-06 |
Family
ID=12869482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58050823A Pending JPS59176951A (en) | 1983-03-27 | 1983-03-27 | Method for transmitting data in multiplex cpu system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59176951A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440010A (en) * | 1977-09-05 | 1979-03-28 | Fujitsu Ltd | Centralized monitor system for digital transmission network |
| JPS54152406A (en) * | 1978-05-22 | 1979-11-30 | Fujitsu Ltd | Information transfer control system of time-division multiple network |
| JPS5634262A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Remote control system of data communication network |
| JPS56129456A (en) * | 1980-03-14 | 1981-10-09 | Hitachi Ltd | Path control method |
-
1983
- 1983-03-27 JP JP58050823A patent/JPS59176951A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440010A (en) * | 1977-09-05 | 1979-03-28 | Fujitsu Ltd | Centralized monitor system for digital transmission network |
| JPS54152406A (en) * | 1978-05-22 | 1979-11-30 | Fujitsu Ltd | Information transfer control system of time-division multiple network |
| JPS5634262A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Remote control system of data communication network |
| JPS56129456A (en) * | 1980-03-14 | 1981-10-09 | Hitachi Ltd | Path control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60140951A (en) | Local area network system | |
| JPH01284035A (en) | Data transmission equipment | |
| JPS59176951A (en) | Method for transmitting data in multiplex cpu system | |
| JPS62150948A (en) | Bus faulty part detection system | |
| JPH0216847A (en) | Notice system for recognition and response for transmission of data | |
| JP2826774B2 (en) | Data transfer device | |
| JPS6259435A (en) | Data transfer supervisory equipment | |
| JP3008689B2 (en) | Incorrect cable connection detection method between devices | |
| JPS609246A (en) | Monitor system for data circuit network | |
| JP2768449B2 (en) | Optical parallel data transfer method | |
| JPH0358644A (en) | Method for detecting fault location | |
| JPH07334433A (en) | Bus controller | |
| JPH0523003Y2 (en) | ||
| JPH037177B2 (en) | ||
| KR0155000B1 (en) | Serial bus interface apparatus of different transfer types | |
| JPS62293453A (en) | Multiple bus system data processor | |
| JPH02234534A (en) | Contention control system between network tentative master stations | |
| JPS6022374B2 (en) | Fault detection/avoidance circuit | |
| JP2004234183A (en) | Bus check method and system for computer controller | |
| JPH11239197A (en) | Communication controller and communication control method | |
| JPH1174869A (en) | Transfer control system | |
| JPS61239745A (en) | Control method for constitution of network | |
| JPH03238551A (en) | Data transfer system between cpu | |
| JPH01206500A (en) | Integrated building control system | |
| JPS63300341A (en) | Duplex control circuit |